JP2000047872A - 低消費電力動作機能を備えたマイクロプロセッサ - Google Patents

Abstract

(57)【要約】 【課題】動作途中で処理能力を変えることが可能な低消
費電力機能を備えたマイクロプロセッサを提供するこ
と。 【解決手段】複数の演算器を有し、各演算器への処理命
令の発行を制御する命令スケジューラを備えた命令リザ
ベーションステーションを有するマイクロプロセッサに
おいて、動作途中に変化する供給電力の状況に応じて複
数の演算器の一部への処理命令の発行を停止するように
命令スケジューラを制御する。その他、ＳＩＭＤ型プロ
セッサにおいて、動作途中で命令が有効となる並列演算
の数を監視することにより、有効並列演算を実行する演
算器に対してのみクロックを供給する手段を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロプロセッ
サの消費電力を低減する技術に係り、特に携帯型の装置
に適用して好適な低電力動作機能を備えたマイクロプロ
セッサに関する。

【０００２】

【従来の技術】携帯端末やノート型パソコン等の電池で
駆動する装置にとり、装置の中心をなすマイクロプロセ
ッサの消費電力を低減することが特に重要であり、マイ
クロプロセッサに供給するクロックの周波数を制御する
ことや電源の供給を制御することが一般的に行なわれて
いる。

【０００３】マイクロプロセッサの外部でクロックの周
波数を制御する一般的な例を図１０に示す。クロックの
周波数を下げることによって電流が流れる充放電の回数
が減り、消費電力が減少する。マイクロプロセッサ402
の処理内容に応じて動作モード信号が設定され、同信号
に従ってクロック分周器401がクロックを分周し、クロ
ックの周波数を下げる。

【０００４】一方、消費電力を低減するための制御をマ
イクロプロセッサの内部で行なう方法として、プロセッ
サ内に電力制御を目的とするレジスタを設け、そのレジ
スタの値により各演算ユニットに供給するクロックの選
択や電力停止を行なう方法がある（例えば特開平９ー６
２４１８号公報参照）。この方法においては、マイクロ
プロセッサがアプリケーションを実行する前に電力消費
制御レジスタに値が予め設定される。

【０００５】その他の方法として、マイクロプロセッサ
が命令をデコードした際、ある演算器に対する処理をNo
-operation（処理無し）とすることが分かった場合、そ
の演算器に対する電力供給を停止してマイクロプロセッ
サの消費電力を削減する方法がある（例えば特開平９ー
３４５９９号公報参照）。消費電力削減対象の演算器
は、プログラムによって予め決められる。特にＶＬＩＷ
（Very Long Instruction Word）型マイクロプロセッサ
では、内蔵する演算器の全てが必ず動作するようなプロ
グラムの開発は困難であり、ある演算器の動作指定を処
理無しとするプログラムが多くある。上記方法は、その
ようなプログラムを実行する場合の無駄な消費電力の低
減には有用である。

【０００６】

【発明が解決しようとする課題】携帯装置の消費電力低
減の制御は、予め制御対象を決めて実行するだけではな
く、動作途中において柔軟に実行することも重要であ
る。動作途中での制御は、例えば、マイクロプロセッサ
に供給する電力の状況に応じて行なうことが挙げられ
る。供給電力の状況には、電池の残量が少なくなって電
力の供給能力が落ちている場合、或いは、商用電源から
電力の供給を受けるようにした場合等種々あるが、その
ような電力の状況に応じて、必要がある場合に随時消費
電力低減の制御を実行することが望ましい。

【０００７】しかし、電力制御をマイクロプロセッサの
外部で行なう上述の方法では、動作途中でクロック周波
数を変えると、多くの場合にマイクロプロセッサが異常
動作（ハザード）を起こすという問題がある。

【０００８】更に、マイクロプロセッサは、周辺回路と
一定の周波数を持った信号によってやり取りする場合が
多く、そのような場合は、マイクロプロセッサに供給す
るクロックの周波数を単独で任意に変更することは不可
能である。

【０００９】電力制御をマイクロプロセッサの内部で行
なう前記方法の前者の場合、レジスタの変更により各演
算器の処理能力が予め設定されることから、あるアプリ
ケーションをマイクロプロセッサが実行している途中で
任意にその処理能力を変えると、命令処理のパイプライ
ンが乱れ、誤った処理を実行するという問題が発生す
る。

【００１０】また、後者の場合は、プログラム自体で消
費電力が決定され、マイクロプロセッサが動作している
途中で処理速度を切り替えることができない。

【００１１】本発明の目的は、従来技術の前記問題点を
解決し、動作途中で処理能力を変えることが可能な低消
費電力機能を備えたマイクロプロセッサを提供すること
にある。

【００１２】

【課題を解決するための手段】上記の目的は、複数の演
算器を有し、各演算器への処理命令の発行を制御する命
令スケジューラを備えた命令リザベーションステーショ
ンを有するマイクロプロセッサにおいて、動作途中に変
化する供給電力の状況に応じて複数の演算器の一部への
処理命令の発行を停止し、かつ、同処理命令を他の演算
器に実行させるように命令スケジューラを制御する手段
を命令リザベーションステーションに備えることによっ
て達成される。

【００１３】演算器の一部が処理実行を停止することに
よって、マイクロプロセッサの単位時間当たりの処理能
力が低下し、消費電力が低減される。処理能力の低下に
よって処理時間が長くなるが、停止する演算器の演算を
他の演算器が代行することにより、プログラムは、変化
することなく継続して実行される。上記手段において
は、クロック周波数を外部で制御する必要がない。

【００１４】また、上記の目的は、その他に、一つの命
令により複数の演算器を同時に動作させるＳＩＭＤ（Si
ngle Instruction Multi Data）型プロセッサにおい
て、命令デコーダが発行する命令の並列演算数を監視す
ることにより、有効となる並列演算を実行する演算器の
みを動作させる制御手段を備えることによって達成され
る。並列演算の数の監視は、動作中行なわれる。

【００１５】クロック供給が停止されて動作を停止する
のは、無効となる並列演算に対応すする演算器であるか
ら、処理時間の延長なしに、かつ、クロック周波数を外
部で制御することなく、消費電力が低減される。

【００１６】

【発明の実施の形態】以下、本発明に係る低消費電力動
作機能を備えたマイクロプロセッサを幾つかの図面に示
した実施例による発明の実施の形態を用いて更に詳細に
説明する。

【００１７】

【実施例】＜実施例１＞本発明の第１の実施例を図１に
示す。基本的な簡易命令で処理を行ない、１クロックで
複数の命令を同時に実行するスーパスカラ型であるＲＩ
ＳＣ(Reduced Instruction Set Computer）プロセッサ
は、命令の発行を命令デコード後の命令を入力する命令
リザベーションステーション（並列演算命令有効判定回
路）と呼ばれるハードウェアを用いて制御する。命令リ
ザベーションステーションは、その中心に命令スケジュ
ーラを有し、各演算器の演算実行状況とデコードされた
命令から因果関係が誤りを起こさないように各演算器に
発行可能な命令を判断し、命令を各演算器に発行する。

【００１８】このような一般的なスーパスカラ構造をと
るマイクロプロセッサに対し電力制御を可能としたのが
本発明の第１の実施例である。図１は、そのようなマイ
クロプロセッサを示すもので、104は、Ｉ／Ｏ（Input／
Output）レジスタ101又は汎用レジスタ102等から内部バ
ス103を介して送られてくる命令を一時保持する命令キ
ャッシュ、105は、命令キャッシュ104からの命令をデコ
ード（解読）する命令デコーダ、107は高速動作の演算
器Ａ、108は低速動作の演算器Ｂ、109は、端子111に入
力されるクロック信号の演算器Ａ107への供給及びその
停止を行なうクロック停止回路、110は、端子111に入力
されるクロック信号を分周することによって低速化した
クロック信号を演算器Ｂ108に供給するクロック分周回
路、112は、電力の状況を表わす動作モード信号Ｓpを入
力する端子、106は、命令デコーダ105からの命令及び端
子112からの動作モード信号Ｓpを入力して演算器Ａ107
及び演算器Ｂ108への処理命令の発行を制御する命令リ
ザベーションステーションである。命令リザベーション
ステーション106の詳細については図２を用いて後述す
る。

【００１９】動作モード信号Ｓpは、省電力制御を行な
わなくてもよい通常動作の場合と、低消費電力を優先す
る場合とで別の状態を取る。

【００２０】演算器Ａ107及び演算器Ｂ108は、積和演算
等の特定の演算を行なう演算ユニットである。演算器Ａ
107は、通常動作の場合は、端子111より供給されるクロ
ック信号がクロック停止回路109を通して供給されてい
る。一方、演算器Ｂ108は、クロック分周回路110により
分周されたクロック信号によって動作する。

【００２１】本実施例は、この両演算器に対し処理命令
を送る命令リザベーションステーション106が動作モー
ド信号Ｓpに応じて命令発行の動作を変更することを特
徴とする。具体的には、動作モード信号Ｓpが通常動作
を示す場合は、命令リザベーションステーション106
は、各演算器にできるだけ演算を行なわせるよう、各演
算器の実行命令をチェックしながら処理命令を発行す
る。

【００２２】一方、動作モード信号Ｓpが低消費電力を
優先することを示す場合、命令リザベーションステーシ
ョン106は、演算器Ａ107に処理命令を供給せず、演算器
Ｂ108のみに処理命令を供給するように命令のスケジュ
ーリングを行なう。更に、命令リザベーションステーシ
ョン106は、演算器Ａ107へのクロック供給を停止するよ
うにクロック停止回路109を制御し、それによって演算
器Ａ107の消費する電力を減少させる。

【００２３】ここで、命令リザベーションステーション
106について、その詳細を図２を用いて説明する。同図
において、201は、命令デコーダ105が解読した命令を受
け取る命令レジスタ、202は、演算器Ａ107への処理命令
を一時記憶する演算器Ａ実行命令レジスタ、203は、演
算器Ｂ108への処理命令を一時記憶する演算器Ｂ実行命
令レジスタ、204は、動作モード信号Ｓpとレジスタ202
の値とを入力して論理演算を行なう論理回路、205は、
命令レジスタ201の値と論理回路204の結果を入力して演
算器Ａ107及び演算器Ｂ108への処理命令を制御する命令
スケジューラである。

【００２４】命令スケジューラ205は、命令レジスタ201
からの命令をＦＩＦＯ（First-In First-Out型メモリ）
206に格納する一方で、演算器Ａ実行命令レジスタ202と
演算器Ｂ実行命令レジスタ203の値を確認し、次に各演
算器がどの命令を実行することが可能かを判定する。

【００２５】動作モード信号Ｓpが通常動作を示す場合
は、論理回路204は、レジスタ202の値即ち演算器Ａ107
の実行状態をそのまま命令スケジューラ205に伝送す
る。このことにより、演算器Ａ107及び演算器Ｂ108の実
行状態がそのまま命令スケジューラ205に伝わるため、
命令スケジューラ205は、各演算器が常に演算を行うよう
各演算器に対し処理命令を伝える。

【００２６】一方、動作モード信号Ｓpが消費電力優先
を示す場合は、論理回路204は、演算器Ａ107の実行状態
をそのまま命令スケジューラ205に伝送せず、常に演算
器Ａ107が使用中であるとする状態信号を命令スケジュ
ーラ205に転送する。このことにより命令スケジューラ2
05は、演算器Ａ107に対する新規処理命令の発行を行な
わず、以降全ての命令を演算器Ｂ108に供給するよう動
作する。

【００２７】このように、論理回路204は、命令スケジ
ューラ205を制御する手段となり、この制御を受けた命
令スケジューラ205は、動作モード信号Ｓpが低消費電力
優先を示す場合には、演算器Ａ107の動作を停止させ、
演算器Ｂ108だけに処理を集中させる。このことによ
り、演算器Ａ107の電力消費を低減することが可能にな
る。

【００２８】以上に説明した本実施例の命令実行遷移を
表わすタイミングチャートを図３に示す。同図のクロッ
ク１は、図１の端子111に供給されるクロック信号であ
り、クロック２は、クロック分周器110により分周され
たクロック信号である。命令は、Ｉ1からＩ12の順に読
み出され、命令デコードを経て各演算器により実行され
る。高速動作（通常動作）期間は、演算器Ａ107及び演
算器Ｂ108両者が同時に実行可能であるため、演算器Ａ1
07が命令Ｉ1，Ｉ3を実行中に演算器Ｂ108が命令Ｉ2を処
理することが可能である。同様に演算器Ａ107が命令Ｉ
4，Ｉ6を実行中に演算器Ｂ108は命令Ｉ5を処理する。こ
のようにクロック１の周期で４クロック中に６命令の処
理が実行される。

【００２９】次に低消費電力動作期間では、演算器Ａ10
7の命令実行は停止され、演算器Ｂ108のみが命令Ｉ7，
Ｉ8，Ｉ9を実行する。この場合、演算能力は４クロック
中に２演算と後退するが、命令コードは中断することな
く継続し、かつ、演算器Ａ107による消費電力が低減さ
れる。更に、低消費電力動作期間への移行は、命令コー
ドのどの時点からでも可能であり、従って、本実施例
は、任意の時点から低消費電力を優先させるモードに速
やかに移行することができる特徴を持っている。

【００３０】次に、動作モード信号Ｓpを生成する回路
を図４に示す。生成回路は、電力検出手段1001と動作モ
ード判定回路1002とからなる。1004は、上述の本実施例
のマイクロプロセッサ、1003は、これに電力を供給する
電源である。電力検出手段1001は、電源1003の電力供給
能力を検出する。動作モード判定回路1002は、電力検出
手段1001の情報より、マイクロプロセッサ1004を高速動
作（通常動作）のモードにするか、低消費電力動作のモ
ードにするかの判定を行ない、動作モード信号Ｓpを判
定に対応する状態にする。

【００３１】本実施例により、電源が電池等の電力供給
に限りがある場合、電池の消耗を監視し、電池の残量が
少ない場合はマイクロプロセッサの処理能力を落として
消費電力を下げ、これによって電池の使用期間を長く確
保することができる。また、本発明においては、単位時
間当たりの消費電力が減少するため、ピーク電流も減少
する利点がある。

【００３２】なお、本実施例では低消費電力動作期間に
演算器Ａ107へのクロック供給を停止するようにした
が、これに代えて、演算器Ａ107への電源の供給を停止
するように制御することが可能である。この場合、クロ
ック停止回路109は、電源供給を停止する回路に変更さ
れる。

【００３３】更に、本実施例では演算器が２個の場合を
示したが、本発明は、これに限ることなく、任意の数の
演算器を有するマイクロプロセッサに適用可能である。

【００３４】＜実施例２＞本発明の第２の実施例を図５
に示す。同図に示すプロセッサは、一つの命令により複
数の演算器を同時に動作させるＳＩＭＤ（Single Instr
uction Multi Data）型プロセッサと呼ばれるもので、
本実施例は、このＳＩＭＤプロセッサに同時に動作する
演算器の数を制御する機能を付加することによって消費
電力を低減するようにしたマイクロプロセッサである。

【００３５】図５において、501は、命令を一時格納す
る命令キャッシュ、502は、命令キャッシュ501から読み
出した命令をデコードする命令デコーダ、504，505，50
6は、命令デコーダ502から共通の命令を受ける演算器、
507，508，509は、それぞれ演算器504、演算器505、演
算器506に供給するクロック信号の供給停止動作を行な
うクロック停止回路、503は、クロック停止回路507，50
8，509のクロック供給停止動作を制御する並列演算数制
御回路を示す。

【００３６】並列演算数制御回路503は、各演算器に共
通の命令が供給されるとき、発行される命令の並列演算
の数を監視する。即ち、同回路は、実行される命令が有
効となる並列演算と無効となる並列演算を判定し、無効
に対応する各演算器に対しクロック供給を断つようクロ
ック停止回路507、508、509を制御する。

【００３７】並列演算数を変化させる演算の例としてＡ
1×Ｂ1＋Ａ2×Ｂ2＋Ａ3×Ｂ3＋Ａ4×Ｂ4の演算を取り上
げる。この演算は、マトリクス演算の基本演算で、マル
チメディア処理に重要な演算である。

【００３８】図６に本演算を行うステップと、それに応
じた並列演算の使用演算器数を示した。

【００３９】番号１で示す第一ステップでは、Ａ1×Ｂ1
の演算を演算器504が実行し、Ａ2×Ｂ2の演算を演算器5
05が実行し、Ａ3×Ｂ3の演算を演算器506が実行し、Ａ4
×Ｂ4の演算を別の演算器510が実行するような命令処理
が行われる。この場合、並列に動作する演算器の数は４
であり、４個の演算器を持つＳＩＭＤプロセッサでは全
ての演算器が動作する。

【００４０】次に、第２のステップでは、それぞれの加
算を２つに分け、Ａ1×Ｂ1＋Ａ2×Ｂ2の演算を演算器50
4に実行させ、Ａ3×Ｂ3＋Ａ4×Ｂ4の演算を演算器505に
実行させる。この場合、演算に必要な演算器の数は２で
あり、４個の演算器を持つＳＩＭＤ型プロセッサでは、
２個の演算器の演算結果は必要としない。

【００４１】そこで、並列演算数制御回路503は、その
場合に演算器506及び演算器510に対する演算をその演算
器が実行しないよう、それぞれに接続されるクロック停
止回路を制御して、演算器506及び演算器510へのクロッ
ク供給を停止する。これによって演算器506及び別の演
算器が動作を停止し、これ等の演算器で消費されていた
電力が低減される。

【００４２】第三のステップでは、Ａ1×Ｂ1＋Ａ2×Ｂ2
＋Ａ3×Ｂ3＋Ａ4×Ｂ4の結果を求めるが、この場合必要
とされる演算器の数は１であり、他の演算器の動作を停
止することにより、消費電力を更に低減することが可能
となる。

【００４３】なお、本実施例においても、クロック供給
停止に代えて、電源の供給停止を採用することが可能で
ある。この場合、各クロック停止回路は、それぞれ電源
停止回路に変更される。

【００４４】＜実施例３＞本発明の第３の実施例を図７
に示す。同図には、本実施例の特徴となる命令発行部分
のみを示した。命令は、命令キャッシュ701から命令デ
コーダ702を介し命令リザベーションステーション703に
より各演算器に発行される。

【００４５】この命令リザベーションステーションに動
作モード信号Ｓpを入力し、命令リザベーションステー
ション703の動作を変更することにより、ある演算器に
対する処理命令発行を停止し、その演算器の消費してい
た消費電力を低減するのは前述の実施例１と同様であ
る。

【００４６】本実施例の特徴は、命令リザベーションス
テーション703にエミュレーションコードテーブル704を
追加したことにある。実施例１においては、消費電力優
先動作時に演算器Ａ107への命令発行を停止して、演算
器Ｂ108に全ての命令を実行させた。この場合は、演算
器Ａ107の命令をそのまま演算器Ｂ108が実行可能であっ
たので、そのような動作変更が行なわれた。しかしなが
ら、一般的にプロセッサに内蔵する演算器は全て同じも
のでなく、演算器Ｂが演算器Ａの命令の一部のサブセッ
トしか実行することができない場合がある。このような
場合においても動作変更を可能にしたのが本実施例であ
る。

【００４７】図８に示すように、演算器Ａは、Ｃ＝Ａ×
Ｂ＋Ｃのような積和演算が一サイクルで可能な演算器
（図８の左側）であるが、演算器Ｂは、積算、加算にそ
れぞれ１ステップを費やす演算器（図８の右側）である
とする。

【００４８】この場合、演算器Ａが１ステップで実行す
るＣ＝Ａ×Ｂ＋Ｃを演算器Ｂで実行するためには、Ｄ＝
Ａ×Ｂの演算を行ない、次のステップでＣ＝Ｃ＋Ｄの演
算を行なう必要がある。このように、演算器Ａが１ステ
ップで実行可能な命令を演算器Ｂが数ステップで実行す
ることができるように展開した命令セットを格納するテ
ーブルをエミュレーションコードテーブルと呼ぶことと
する。

【００４９】上述の例では、Ｃ＝Ａ×Ｂ＋Ｃの積和演算
に対して、Ｄ＝Ａ×Ｂの積算とＣ＝Ｃ＋Ｄの加算のコー
ドがエミュレーションテーブル704に格納されている。
このようにエミュレーションコードテーブル704を持つ
ことによって、本実施例のプロセッサは、消費電力優先
モードでは、演算器Ａへの命令発行を停止して演算器Ｂ
に演算器Ａの命令の実行をエミュレーションコードテー
ブル704を介して実行をさせることができる。その結
果、演算器Ｂが演算器Ａの命令の一部のサブセットしか
実行することができない場合でも、演算器Ａの動作を停
止させその消費電力を低減することが可能となる。

【００５０】本実施例のプロセッサの命令実行遷移を図
８のタイミングチャート図に示す。クロック１は、演算
器Ａ及び演算器Ｂの動作サイクルを示すクロックであ
り、命令は、命令の読み出し後命令デコードを経て命令
リザベーションステーション703により演算器Ａ、演算
器Ｂにそれぞれ供給される。高速動作期間においては、
演算器Ａを動作させることにより、高速な演算を行う
（命令Ｉ1，Ｉ2，Ｉ3）。

【００５１】次の低消費電力動作期間では、演算器Ａの
実行を停止し、演算器Ａへ供給していた命令を演算器Ｂ
に振り当てる。命令リザベーションステーション703で
は、命令Ｉ4が演算器Ｂではそのまま実行することがで
きないことから、エミュレーションコードテーブル704
により命令Ｉ4を演算器Ｂが実行可能な命令Ｉ4-1，Ｉ4-
2，Ｉ4-3に変更して演算器Ｂに供給する。

【００５２】このように、演算器Ｂでは演算器Ａが１ス
テップで実行していた命令を３ステップで実行する。こ
の場合、演算器Ａは高速で動作することから演算器Ｂよ
り消費電力が大きく、演算器Ａへの命令を演算器Ｂが実
行することにより、単位時間あたりの消費電力を低減す
ることができる。

【００５３】

【発明の効果】本発明によれば、動作途中で処理能力を
変更することを可能としたため、供給電力の状況に応じ
た消費電力の低減が可能となり、それによってマイクロ
プロセッサで消費するピーク電力を低減することがで
き、蓄積電力量に限りがある電池の寿命を延ばすことが
できる。更に、クロックの周波数を外部で制御すること
なく、また、動作中のプログラムを変更することなく、
消費電力の低減を実行することが可能になる。その他、
動作中に生じる無効演算を停止することが可能になり、
低消費電力のマイクロプロセッサを実現することができ
る。

【図面の簡単な説明】

【図１】本発明に係る低消費電力動作機能を備えたマイ
クロプロセッサの第１の実施例を説明するためのブロッ
ク図。

【図２】第１の実施例に用いる命令リザベーションステ
ーションを説明するためのブロック図。

【図３】第１の実施例の命令実行遷移を説明するための
タイミングチャート図。

【図４】動作モード信号を生成する回路を説明するため
のブロック図。

【図５】本発明の第２の実施例を説明するためのブロッ
ク図。

【図６】第２の実施例による演算の例を説明するための
図。

【図７】本発明の第３の実施例を説明するためのブロッ
ク図。

【図８】第３の実施例による演算の例を説明するための
図。

【図９】第３の実施例の命令実行遷移を説明するための
タイミングチャート図。

【図１０】従来のマイクロプロセッサの低消費電力技術
を説明するためのブロック図。

【符号の説明】

104，501，701，702…命令キャッシュ、105，502…命令
デコーダ、106，703…命令リザベーションステーショ
ン、107…演算器Ａ、108…演算器Ｂ、109，507〜509…
クロック停止回路、110…クロック分周回路、201…命令
レジスタ、202…演算器Ａ実行命令レジスタ、203…演算
器Ｂ実行命令レジスタ、204…制御回路、205…命令スケ
ジューラ、503…並列演算数制御回路、504〜506，510…
演算器、704…命令エミュレーションコードテーブル、1
001…電力検出手段、1002…動作モード判定回路、1003
…電源、1004…マイクロプロセッサ、Ｓp…動作モード
信号。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 複数の演算器を有し、各演算器への処理
   命令の発行を制御する命令スケジューラを備えた命令リ
   ザベーションステーションを有するマイクロプロセッサ
   において、当該命令リザベーションステーションは、マ
   イクロプロセッサの動作途中に変化する供給電力の状況
   に応じて複数の演算器の一部への処理命令の発行を停止
   し、かつ、同処理命令を他の演算器に実行させるように
   前記命令スケジューラを制御する手段を具備しているこ
   とを特徴とする低消費電力動作機能を備えたマイクロプ
   ロセッサ。
2. 【請求項２】 命令供給を停止した演算器に対するクロ
   ック供給を停止するクロック停止回路を更に具備してい
   ることを特徴とする請求項１に記載のマイクロプロセッ
   サ。
3. 【請求項３】 命令供給を停止した演算器に対する電源
   供給を停止する回路を更に具備していることを特徴とす
   る請求項１に記載のマイクロプロセッサ。
4. 【請求項４】 複数の演算器を有し、各演算器に対して
   共通の処理命令を発行する命令デコーダを有するＳＩＭ
   Ｄ（Single Instruction Multi Data）型マイクロプロ
   セッサにおいて、前記命令デコーダが発行する命令の並
   列演算数を監視することにより、有効となる並列演算を
   実行する演算器のみを動作させる制御手段を具備してい
   ることを特徴とする低消費電力動作機能を備えたマイク
   ロプロセッサ。
5. 【請求項５】 演算器毎にクロック停止回路を有し、前
   記制御手段は、無効となる並列演算に対応する演算器へ
   のクロック供給を停止するように当該クロック停止回路
   を制御するものであることを特徴とする請求項４に記載
   のマイクロプロセッサ。
6. 【請求項６】 演算器毎に電源停止回路を有し、前記制
   御手段は、無効となる並列演算に対応する演算器への電
   源供給を停止するように当該電源停止回路を制御するも
   のであることを特徴とする請求項４に記載のマイクロプ
   ロセッサ。
7. 【請求項７】 命令リザベーションステーションは、他
   の演算器に実行させる前記処理命令をステップ数の多い
   命令に展開するエミュレーションコードテーブルを備え
   ていることを特徴とする請求項１に記載のマイクロプロ
   セッサ。