JP2009151778A - ワークロード実行特徴に基づく性能低下のない低パワーのための動的なプロセッサを再構成するための方法、プログラム、およびシステム - Google Patents
ワークロード実行特徴に基づく性能低下のない低パワーのための動的なプロセッサを再構成するための方法、プログラム、およびシステム Download PDFInfo
- Publication number
- JP2009151778A JP2009151778A JP2008316674A JP2008316674A JP2009151778A JP 2009151778 A JP2009151778 A JP 2009151778A JP 2008316674 A JP2008316674 A JP 2008316674A JP 2008316674 A JP2008316674 A JP 2008316674A JP 2009151778 A JP2009151778 A JP 2009151778A
- Authority
- JP
- Japan
- Prior art keywords
- power
- throughput
- stage
- power level
- performance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Abstract
【解決手段】プロセッサ内の個々のユニットまたはステージが所与のワークロードを実行する際に、それらの性能を監視または検出することによって、各ステージは、スループット性能における低下が検出される時点まで高性能回路を使用することが可能であり、その時点でステージは、より少ないパワーを使用する低下した性能スループット要件に合致するように、低性能回路を使用するように再構成される。実行ワークロードの検出された性能特徴の保証に合わせるために、プロセッサを高性能設計から低性能設計へと後退させるように構成することによって、パワー損失を最適化することができる。
【選択図】図2
Description
202 lcacheフェッチ
204 命令復号
206 実行
208 書き戻し
210 完了
213 フェッチ
215 復号
217 実行
219 書き戻し
220 性能モニタ
221 完了
222 パワー損失
224 パワー・レベル
Claims (12)
- パイプライン型プロセッサ内のパワー損失を制御するための方法であって、
高性能モードで動作する対応する複数のパイプライン・ステージに関する複数のスループット・レートを測定するステップと、
前記複数のスループット・レートのうちの1つまたは複数が、第1の所定のスループット・レートまで減少したことを検出するステップと、
前記複数のスループット・レートが、前記第1の所定のスループット・レートまで減少したことを検出すると同時に、第1のパワー・レベル制御信号を前記複数のパイプライン・ステージに送信するステップと、
前記第1のパワー・レベル制御信号に応答して、前記複数のパイプライン・ステージを低性能モードで動作するように再構成するステップであって、それにより前記複数のパイプライン・ステージによってパワー損失が減少する、再構成するステップと、
を含む方法。 - 前記複数のスループット・レートが第2の所定のしきい値レートに一致するかまたは超えたことを検出するために、前記複数のパイプライン・ステージに関して前記複数のスループット・レートを監視するステップと、
前記複数のスループット・レートが、第2の所定のしきい値レートに一致するかまたは超えたことを検出すると同時に、第2のパワー・レベル制御信号を前記複数のパイプライン・ステージに送信するステップと、
前記第2のパワー・レベル制御信号に応答して、前記複数のパイプライン・ステージを高性能モードで動作するように再構成するステップと、
を含む、請求項1に記載の方法。 - 複数のスループット・レートを測定するステップが、各パイプライン・ステージに関して、所定のウィンドウ中にどれだけのステージ・イベントが発生するかをカウントするステップを含む、請求項1に記載の方法。
- 前記複数のスループット・レートのうちの1つまたは複数が、第1の所定のスループット・レートまで減少したことを検出するステップが、前記複数のスループット・レートのうちの1つまたは複数を、所定の高性能スループットしきい値と比較するステップを含む、請求項1に記載の方法。
- 第1のパワー・レベル制御信号を送信するステップが、1ビットのパワー・レベル制御信号を前記複数のパイプライン・ステージにブロードキャストするステップを含む、請求項1に記載の方法。
- 第1のパワー・レベル制御信号を送信するステップが、別のパワー・レベル制御信号を前記複数のパイプライン・ステージそれぞれに送信するステップを含む、請求項1に記載の方法。
- 第1のパワー・レベル制御信号を送信するステップが、対応する複数のパイプライン・ステージのパワー損失モード、レベル、または回路を選択するために、複数のパワー・レベル制御信号を各ステージに送信するステップを含む、請求項1に記載の方法。
- 前記複数のパイプライン・ステージを再構成するステップが、前記第1のパワー・レベル制御信号に応答して、各ステージで第1の低パワー回路を選択するステップを含む、請求項1に記載の方法。
- パイプライン型プロセッサ内のパワー損失を制御するためのプログラムであって、前記プロセッサに、
高性能モードで動作する対応する複数のパイプライン・ステージに関する複数のスループット・レートを測定するステップと、
前記複数のスループット・レートのうちの1つまたは複数が、第1の所定のスループット・レートまで減少したことを検出するステップと、
前記複数のスループット・レートが、前記第1の所定のスループット・レートまで減少したことを検出すると同時に、第1のパワー・レベル制御信号を前記複数のパイプライン・ステージに送信するステップと、
前記第1のパワー・レベル制御信号に応答して、前記複数のパイプライン・ステージを低性能モードで動作するように再構成するステップであって、それにより前記複数のパイプライン・ステージによってパワー損失が減少する、再構成するステップと、
を実行させるプログラム。 - データ処理システムであって、
複数の回路モジュールを備えるプロセッサであって、各回路モジュールが、所定の回路動作を実行し、前記所定の回路動作を実行するための高パワー回路、および前記所定の回路動作を実行するための低パワー回路を備える、プロセッサと、
前記プロセッサに結合されたデータ・バスと、
コンピュータ・プログラム・コードを具体化するコンピュータ使用可能媒体であって、前記コンピュータ使用可能媒体は前記データ・バスに結合され、前記コンピュータ・プログラム・コードは、前記プロセッサによって実行可能であり、
その高パワー回路を使用することによってそれぞれが動作する、対応する複数の回路モジュールに関する複数のスループット・レートを測定するステップと、
前記複数のスループット・レートのうちの1つまたは複数が、第1の所定のスループット・レートまで減少したことを検出するステップと、
前記複数のスループット・レートが、前記第1の所定のスループット・レートまで減少したことを検出すると同時に、第1のパワー・レベル制御信号を前記複数の回路モジュールに送信するステップと、
前記第1のパワー・レベル制御信号に応答して、その低パワー回路を使用することによって各回路モジュールが動作するように、前記複数の回路モジュールを再構成するステップであって、それにより前記複数の回路モジュールによってパワー損失が減少する、再構成するステップと、
によって、前記プロセッサ内のパワー損失を制御するために構成された、命令を備える、コンピュータ使用可能媒体と、
を備える、データ処理システム。 - 前記複数のスループット・レートが第2の所定のしきい値レートに一致するかまたは超えたことを検出するために、前記複数の回路モジュールに関して前記複数のスループット・レートを監視するステップと、
前記複数のスループット・レートが、第2の所定のしきい値レートに一致するかまたは超えたことを検出すると同時に、第2のパワー・レベル制御信号を前記複数の回路モジュールに送信するステップと、
前記第2のパワー・レベル制御信号に応答して、その高パワー回路を使用することによって各回路モジュールが動作するように、前記複数の回路モジュールを再構成するステップと、
によって、前記プロセッサ内のパワー損失を制御するために構成された、命令をさらに備える、請求項10に記載のデータ処理システム。 - 前記複数の回路モジュールが、プロセッサ・コア内に複数のパイプライン型プロセッサ・ステージを備える、請求項10に記載のデータ処理システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/960163 | 2007-12-19 | ||
US11/960,163 US7962770B2 (en) | 2007-12-19 | 2007-12-19 | Dynamic processor reconfiguration for low power without reducing performance based on workload execution characteristics |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009151778A true JP2009151778A (ja) | 2009-07-09 |
JP5336830B2 JP5336830B2 (ja) | 2013-11-06 |
Family
ID=40790091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008316674A Expired - Fee Related JP5336830B2 (ja) | 2007-12-19 | 2008-12-12 | ワークロード実行特徴に基づく性能低下のない低パワーのための動的なプロセッサを再構成するための方法、プログラム、およびシステム |
Country Status (3)
Country | Link |
---|---|
US (1) | US7962770B2 (ja) |
JP (1) | JP5336830B2 (ja) |
CN (1) | CN101464721B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110080540A (ko) * | 2010-01-06 | 2011-07-13 | 삼성전자주식회사 | 컴퓨팅 시스템 및 방법 |
KR20150054152A (ko) * | 2013-11-11 | 2015-05-20 | 삼성전자주식회사 | 대칭형 다중 프로세서를 구비한 시스템 온-칩 및 이를 위한 최대 동작 클럭 주파수 결정 방법 |
Families Citing this family (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7409315B2 (en) * | 2004-06-28 | 2008-08-05 | Broadcom Corporation | On-board performance monitor and power control system |
US20090182986A1 (en) * | 2008-01-16 | 2009-07-16 | Stephen Joseph Schwinn | Processing Unit Incorporating Issue Rate-Based Predictive Thermal Management |
US8010822B2 (en) * | 2008-03-28 | 2011-08-30 | Microsoft Corporation | Power-aware thread scheduling and dynamic use of processors |
US8296773B2 (en) * | 2008-06-30 | 2012-10-23 | International Business Machines Corporation | Systems and methods for thread assignment and core turn-off for integrated circuit energy efficiency and high-performance |
CN101620462A (zh) * | 2008-07-03 | 2010-01-06 | 鸿富锦精密工业(深圳)有限公司 | 计算机装置 |
US8219831B2 (en) | 2009-01-28 | 2012-07-10 | Oracle America, Inc. | Reducing temperature and power by instruction throttling at decode stage of processor pipeline in time constant duration steps |
US20110022870A1 (en) * | 2009-07-21 | 2011-01-27 | Microsoft Corporation | Component power monitoring and workload optimization |
US8918194B2 (en) | 2010-03-31 | 2014-12-23 | Panasonic Corporation | Mounting-line power control device and mounting-line power control method |
US8868944B2 (en) * | 2010-04-06 | 2014-10-21 | Ati Technologies Ulc | Computing center power and cooling control apparatus and method |
WO2012036954A2 (en) * | 2010-09-15 | 2012-03-22 | Rambus Inc. | Scheduling amongst multiple processors |
US8812825B2 (en) * | 2011-01-10 | 2014-08-19 | Dell Products L.P. | Methods and systems for managing performance and power utilization of a processor employing a fully multithreaded load threshold |
CN103210680B (zh) * | 2011-11-16 | 2016-08-24 | 华为技术有限公司 | 带宽调整方法、发送芯片及系统 |
CN102411492B (zh) * | 2011-11-25 | 2014-04-23 | 北京创毅视讯科技有限公司 | 一种数据处理的方法和装置 |
JP5725213B2 (ja) * | 2012-01-31 | 2015-05-27 | 日本電気株式会社 | 情報処理装置、及び情報処理装置の使用電力算出方法 |
US9009506B2 (en) * | 2012-03-01 | 2015-04-14 | Nxp B.V. | Energy efficient microprocessor platform based on instructional level parallelism |
US9442732B2 (en) | 2012-03-19 | 2016-09-13 | Via Technologies, Inc. | Running state power saving via reduced instructions per clock operation |
JP2013205905A (ja) * | 2012-03-27 | 2013-10-07 | Fujitsu Ltd | 演算処理装置及び演算処理装置の制御方法 |
WO2014006451A1 (en) | 2012-07-03 | 2014-01-09 | Freescale Semiconductor, Inc. | Data path configuration component, signal processing device and method therefor |
US8959371B2 (en) | 2012-07-17 | 2015-02-17 | Freescale Semiconductor, Inc. | Techniques for reducing processor power consumption through dynamic processor resource allocation |
US8966296B2 (en) * | 2012-07-17 | 2015-02-24 | Hewlett-Packard Development Company, L.P. | Transitioning a performance state of a processor |
US10025686B2 (en) * | 2012-10-30 | 2018-07-17 | Intel Corporation | Generating and communicating platform event digests from a processor of a system |
US9164570B2 (en) * | 2012-12-13 | 2015-10-20 | Advanced Micro Devices, Inc. | Dynamic re-configuration for low power in a data processor |
US9348402B2 (en) | 2013-02-19 | 2016-05-24 | Qualcomm Incorporated | Multiple critical paths having different threshold voltages in a single processor core |
US9170642B2 (en) | 2013-03-21 | 2015-10-27 | Applied Micro Circuits Corporation | Dynamic power control |
US9305632B2 (en) * | 2013-04-29 | 2016-04-05 | Qualcomm Incorporated | Frequency power manager |
US9330011B2 (en) | 2013-09-20 | 2016-05-03 | Via Alliance Semiconductor Co., Ltd. | Microprocessor with integrated NOP slide detector |
US10019260B2 (en) | 2013-09-20 | 2018-07-10 | Via Alliance Semiconductor Co., Ltd | Fingerprint units comparing stored static fingerprints with dynamically generated fingerprints and reconfiguring processor settings upon a fingerprint match |
US10043230B2 (en) * | 2013-09-20 | 2018-08-07 | Nvidia Corporation | Approach to reducing voltage noise in a stalled data pipeline |
US9965279B2 (en) * | 2013-11-29 | 2018-05-08 | The Regents Of The University Of Michigan | Recording performance metrics to predict future execution of large instruction sequences on either high or low performance execution circuitry |
US9755902B2 (en) * | 2014-05-20 | 2017-09-05 | Via Alliance Semiconductor Co., Ltd. | Dynamic system configuration based on cloud-collaborative experimentation |
US9575778B2 (en) | 2014-05-20 | 2017-02-21 | Via Alliance Semiconductor Co., Ltd. | Dynamically configurable system based on cloud-collaborative experimentation |
MX2016015355A (es) * | 2014-06-04 | 2017-04-13 | Nexpack Ltd | Plataforma energizada por bateria para modulos intercambiables. |
US9870226B2 (en) | 2014-07-03 | 2018-01-16 | The Regents Of The University Of Michigan | Control of switching between executed mechanisms |
US10254814B2 (en) * | 2014-09-04 | 2019-04-09 | Hewlett Packard Enterprise Development Lp | Storage system bandwidth determination |
US9569221B1 (en) * | 2014-09-29 | 2017-02-14 | Amazon Technologies, Inc. | Dynamic selection of hardware processors for stream processing |
CN104317557B (zh) * | 2014-10-27 | 2017-01-18 | 杭州中天微系统有限公司 | 基于流水线轮动的低峰值功耗嵌入式处理器 |
GB2539038B (en) * | 2015-06-05 | 2020-12-23 | Advanced Risc Mach Ltd | Processing pipeline with first and second processing modes having different performance or energy consumption characteristics |
GB2539037B (en) * | 2015-06-05 | 2020-11-04 | Advanced Risc Mach Ltd | Apparatus having processing pipeline with first and second execution circuitry, and method |
US10635446B2 (en) | 2015-09-24 | 2020-04-28 | Qualcomm Incorporated | Reconfiguring execution pipelines of out-of-order (OOO) computer processors based on phase training and prediction |
CN108293317B (zh) * | 2015-11-27 | 2019-11-01 | 株式会社富士 | 元件供给装置的电源控制装置及电源控制方法 |
US10417729B2 (en) * | 2016-02-12 | 2019-09-17 | Intel Corporation | Graphics hardware bottleneck identification and event prioritization |
US10310858B2 (en) * | 2016-03-08 | 2019-06-04 | The Regents Of The University Of Michigan | Controlling transition between using first and second processing circuitry |
US20180032418A1 (en) * | 2016-08-01 | 2018-02-01 | Futurewei Technologies, Inc. | Application-Specific, Performance-Aware Energy Optimization |
GB2555586B (en) * | 2016-10-31 | 2019-01-02 | Imagination Tech Ltd | Performance profiling in a graphics unit |
US10423209B2 (en) | 2017-02-13 | 2019-09-24 | Apple Inc. | Systems and methods for coherent power management |
US10613866B2 (en) * | 2017-04-04 | 2020-04-07 | The Regents Of The University Of Michigan | Method of detecting repetition of an out-of-order execution schedule, apparatus and computer-readable medium |
US10325341B2 (en) | 2017-04-21 | 2019-06-18 | Intel Corporation | Handling pipeline submissions across many compute units |
US10761589B2 (en) | 2017-04-21 | 2020-09-01 | Intel Corporation | Interconnect fabric link width reduction to reduce instantaneous power consumption |
US11232014B2 (en) * | 2018-04-30 | 2022-01-25 | Hewlett-Packard Development Company, L.P. | Countermeasure implementation for processing stage devices |
CN109388429B (zh) * | 2018-09-29 | 2024-01-02 | 古进 | Mhp异构多流水线处理器的任务分发方法 |
CN109542517B (zh) * | 2018-11-28 | 2023-07-18 | 中国电子科技集团公司第四十七研究所 | 一种基于指令载荷的流水线动态配置系统及方法 |
CN109785224B (zh) * | 2019-01-29 | 2021-09-17 | 华中科技大学 | 一种基于fpga的图数据处理方法和系统 |
CN110045989B (zh) * | 2019-03-14 | 2023-11-14 | 合肥雷芯智能科技有限公司 | 一种动态切换式低功耗处理器 |
US11455195B2 (en) | 2020-01-03 | 2022-09-27 | International Business Machines Corporation | Workload-based cognitive dynamic computing system optimization |
CN113535508B (zh) * | 2021-06-05 | 2022-03-18 | 复旦大学 | 一种面向risc-v众核处理器的功耗监测电路 |
TWI792546B (zh) * | 2021-09-09 | 2023-02-11 | 瑞昱半導體股份有限公司 | 用於管線化控制的設備以及方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11161383A (ja) * | 1997-09-05 | 1999-06-18 | Texas Instr Inc <Ti> | オンチップ・アクティビティに応答してマイクロプロセッサの電力消費を調節するためのマイクロプロセッサ回路、システム、及び方法 |
JP2000047872A (ja) * | 1998-08-03 | 2000-02-18 | Hitachi Ltd | 低消費電力動作機能を備えたマイクロプロセッサ |
JP2000322259A (ja) * | 1999-05-11 | 2000-11-24 | Hitachi Ltd | データ処理装置 |
US20030126478A1 (en) * | 2001-12-28 | 2003-07-03 | Burns James S. | Multiple mode power throttle mechanism |
JP2006059068A (ja) * | 2004-08-19 | 2006-03-02 | Matsushita Electric Ind Co Ltd | プロセッサ装置 |
WO2006037119A2 (en) * | 2004-09-28 | 2006-04-06 | Intel Corporation | Method and apparatus for varying energy per instruction according to the amount of available parallelism |
US20060224873A1 (en) * | 2005-03-31 | 2006-10-05 | Mccormick James E Jr | Acquiring instruction addresses associated with performance monitoring events |
JP2007148952A (ja) * | 2005-11-30 | 2007-06-14 | Renesas Technology Corp | 半導体集積回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6785826B1 (en) * | 1996-07-17 | 2004-08-31 | International Business Machines Corporation | Self power audit and control circuitry for microprocessor functional units |
US6820209B1 (en) * | 1999-07-15 | 2004-11-16 | Apple Computer, Inc. | Power managed graphics controller |
US6651176B1 (en) * | 1999-12-08 | 2003-11-18 | Hewlett-Packard Development Company, L.P. | Systems and methods for variable control of power dissipation in a pipelined processor |
US7017060B2 (en) | 2001-03-19 | 2006-03-21 | Intel Corporation | Power management system that changes processor level if processor utilization crosses threshold over a period that is different for switching up or down |
EP1554647A1 (en) * | 2002-10-11 | 2005-07-20 | Koninklijke Philips Electronics N.V. | Vliw processor with power saving |
US7167989B2 (en) * | 2003-10-14 | 2007-01-23 | Intel Corporation | Processor and methods to reduce power consumption of processor components |
US7797561B1 (en) * | 2006-12-21 | 2010-09-14 | Nvidia Corporation | Automatic functional block level clock-gating |
-
2007
- 2007-12-19 US US11/960,163 patent/US7962770B2/en not_active Expired - Fee Related
-
2008
- 2008-11-25 CN CN2008101768304A patent/CN101464721B/zh not_active Expired - Fee Related
- 2008-12-12 JP JP2008316674A patent/JP5336830B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11161383A (ja) * | 1997-09-05 | 1999-06-18 | Texas Instr Inc <Ti> | オンチップ・アクティビティに応答してマイクロプロセッサの電力消費を調節するためのマイクロプロセッサ回路、システム、及び方法 |
JP2000047872A (ja) * | 1998-08-03 | 2000-02-18 | Hitachi Ltd | 低消費電力動作機能を備えたマイクロプロセッサ |
JP2000322259A (ja) * | 1999-05-11 | 2000-11-24 | Hitachi Ltd | データ処理装置 |
US20030126478A1 (en) * | 2001-12-28 | 2003-07-03 | Burns James S. | Multiple mode power throttle mechanism |
JP2006059068A (ja) * | 2004-08-19 | 2006-03-02 | Matsushita Electric Ind Co Ltd | プロセッサ装置 |
WO2006037119A2 (en) * | 2004-09-28 | 2006-04-06 | Intel Corporation | Method and apparatus for varying energy per instruction according to the amount of available parallelism |
US20060224873A1 (en) * | 2005-03-31 | 2006-10-05 | Mccormick James E Jr | Acquiring instruction addresses associated with performance monitoring events |
JP2007148952A (ja) * | 2005-11-30 | 2007-06-14 | Renesas Technology Corp | 半導体集積回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110080540A (ko) * | 2010-01-06 | 2011-07-13 | 삼성전자주식회사 | 컴퓨팅 시스템 및 방법 |
KR101658792B1 (ko) | 2010-01-06 | 2016-09-26 | 삼성전자주식회사 | 컴퓨팅 시스템 및 방법 |
KR20150054152A (ko) * | 2013-11-11 | 2015-05-20 | 삼성전자주식회사 | 대칭형 다중 프로세서를 구비한 시스템 온-칩 및 이를 위한 최대 동작 클럭 주파수 결정 방법 |
KR102189115B1 (ko) * | 2013-11-11 | 2020-12-09 | 삼성전자주식회사 | 대칭형 다중 프로세서를 구비한 시스템 온-칩 및 이를 위한 최대 동작 클럭 주파수 결정 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP5336830B2 (ja) | 2013-11-06 |
CN101464721A (zh) | 2009-06-24 |
CN101464721B (zh) | 2012-02-01 |
US7962770B2 (en) | 2011-06-14 |
US20090164812A1 (en) | 2009-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5336830B2 (ja) | ワークロード実行特徴に基づく性能低下のない低パワーのための動的なプロセッサを再構成するための方法、プログラム、およびシステム | |
US8001394B2 (en) | Method and system of multi-core microprocessor power management and control via per-chiplet, programmable power modes | |
US9606797B2 (en) | Compressing execution cycles for divergent execution in a single instruction multiple data (SIMD) processor | |
JP4811879B2 (ja) | 最大パワーを制御するためのマイクロプロセッサ・リソースの相互排除アクティブ化のためのシステム及び方法 | |
TWI494850B (zh) | 通透地提供給作業系統之非對稱多核心處理器系統 | |
TWI455022B (zh) | 提高處理器中渦輪加速模式之操作的電源效率之設備、方法及系統 | |
JP4898687B2 (ja) | 利用可能な並列性の量に従って1命令当たりのエネルギーを変化させるための方法及び装置 | |
TWI512448B (zh) | 用以啟用處理器等待狀態之指令 | |
CN105144082B (zh) | 基于平台热以及功率预算约束,对于给定工作负荷的最佳逻辑处理器计数和类型选择 | |
US8230176B2 (en) | Reconfigurable cache | |
GB2497443B (en) | Processor power management based on class and content of instructions | |
US10078518B2 (en) | Intelligent context management | |
US8370671B2 (en) | Saving power by powering down an instruction fetch array based on capacity history of instruction buffer | |
WO2009006607A1 (en) | Dynamically composing processor cores to form logical processors | |
WO2013137862A1 (en) | Dynamically controlling interconnect frequency in a processor | |
US10515611B2 (en) | Performance-based graphics processing unit power management | |
WO2004095245A2 (en) | A method and circuitry for managing power in a simultaneous multithread processor | |
US10102003B2 (en) | Intelligent context management | |
US20110258419A1 (en) | Attaching And Virtualizing Reconfigurable Logic Units To A Processor | |
JP2010061642A (ja) | スレッドのスケジューリングテクニック | |
Mehta et al. | Fetch halting on critical load misses | |
JP5474926B2 (ja) | 電力アウェア・リタイヤメント | |
Kaxiras et al. | Optimizing capacitance and switching activity to reduce dynamic power |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111011 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130802 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |