JP2003271267A

JP2003271267A - プロセッサの電力制御方法

Info

Publication number: JP2003271267A
Application number: JP2003059641A
Authority: JP
Inventors: Takenobu Tani; 丈暢谷
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-03-06
Filing date: 2003-03-06
Publication date: 2003-09-26
Anticipated expiration: 2020-12-13
Also published as: JP4370109B2

Abstract

(57)【要約】【課題】プロセッサの低消費電力動作をユーザがきめ
細かく定義でき、かつイベントドリブン方式を実現した
電力制御方法を提供する。【解決手段】各々電力制御情報を書き換え可能に記憶
するための複数の電力制御レジスタ２１を備えたパワー
テーブル２０と、複数の動作条件（例えばプログラムカ
ウンタ１１に対する比較アドレス）を書き換え可能に記
憶し、プロセッサの現在の動作が当該複数の動作条件の
いずれを満たすかを判定し、当該判定の結果に応じて複
数の電力制御レジスタ２１のいずれかを選択するように
インデックス信号を供給するための条件判定器３０と、
インデックス信号により選択された電力制御レジスタ２
１中の電力制御情報に従って制御対象回路ブロック１５
の消費電力を制御するための電圧・クロックコントロー
ラ４０とを設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プロセッサの内部
で消費される電力を制御するための電力制御方法に関す
るものである。

【０００２】

【従来の技術】コンピュータ、マイクロプロセッサ、マ
イクロコントローラ、ディジタル信号処理プロセッサ
（ＤＳＰ）等が知られている。ここでは、これらストア
ード・プログラム方式の装置を総称して「プロセッサ」
という。

【０００３】従来のプロセッサの中には、電力制御装置
を備えたものがある。例えば、あるプロセッサの電力制
御方法では、スタンバイモードにおいて当該プロセッサ
の内部クロックの周波数を特定の周波数まで下げること
で、消費電力を削減する。

【０００４】

【発明が解決しようとする課題】上記従来のプロセッサ
の電力制御方法では、低減されたクロック周波数を当該
プロセッサのユーザが決めることはできなかった。ま
た、特別な命令を当該プロセッサが実行することでスタ
ンバイモードへ入るようにしていたので、プログラムが
大きくなる問題もあった。

【０００５】本発明の目的は、プロセッサの低消費電力
動作をユーザがきめ細かく定義できるようにし、以てプ
ログラミングの負担を軽減することにある。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、プロセッサの内部で消費される電力を制
御するための電力制御方法において、実行アドレスに応
じてプロセッサ内部の消費電力を制御することとしたも
のである。複数の部分からなるプログラムを実行するプ
ロセッサでは、実行しているプログラムの部分に応じて
プロセッサ内部の消費電力を制御する。

【０００７】

【発明の実施の形態】以下、マイクロプロセッサへの本
発明の適用例について、図面を参照しながら具体的に説
明する。

【０００８】（第１の実施形態）図１は、本発明の第１
の実施形態に係るマイクロプロセッサの電力制御装置を
示している。当該マイクロプロセッサ１０は、プログラ
ムカウンタ１１と、複数の回路ブロック１５とに加え
て、パワーテーブル２０と、条件判定器３０と、電圧・
クロックコントローラ４０とで構成された電力制御装置
を備えている。

【０００９】パワーテーブル２０は、各々電力制御情報
を書き換え可能に記憶するための複数の電力制御レジス
タ２１を備えている。電力制御情報の各々は、複数の回
路ブロック１５のうち電力制御の対象とすべき１以上の
回路ブロックを指定するためのブロック情報と、制御対
象ブロックの電圧に関する情報（電圧情報）と、制御対
象ブロックへ供給すべきクロックに関する情報（クロッ
ク情報）とを含んでいる。また、複数の電力制御レジス
タ２１のうちのいずれか１つが、条件判定器３０から供
給されるインデックス信号により選択されるようになっ
ている。

【００１０】電圧・クロックコントローラ４０は、イン
デックス信号により選択された電力制御レジスタ２１中
の電力制御情報に従って制御対象回路ブロックの消費電
力を制御するためのコントローラであって、ブロック情
報と電圧情報とを受け取る電圧コントローラ４１と、ブ
ロック情報とクロック情報とを受け取るクロックコント
ローラ４５とで構成されている。

【００１１】条件判定器３０は、アドレステーブル３１
と、比較器３２と、ラッチ３３とを備えている。アドレ
ステーブル３１は、各々比較アドレスと、当該比較アド
レスに対応付けられたインデックス番号とを書き換え可
能に記憶するための複数のレジスタを備えている。比較
器３２は、プログラムカウンタ１１が示すアドレスがア
ドレステーブル３１の中の複数の比較アドレスのいずれ
に一致したかを判定する。ラッチ３３は、一致判定され
た比較アドレスに対応付けられたインデックス番号を保
持し、このインデックス番号を表す信号をパワーテーブ
ル２０へ前記インデックス信号として供給する。

【００１２】図２は、図１中のパワーテーブル２０の詳
細構成例を示している。各電力制御レジスタ２１は、対
象ブロック指定フィールドと、第１及び第２の電圧指定
フィールドと、第１及び第２のクロック指定フィールド
とを持つ。対象ブロック指定フィールドは、複数の回路
ブロック１５のそれぞれに対応した複数のビットを持
ち、例えばビット値“１”が対応回路ブロックを電力制
御の対象とすべき旨を表す。この対象ブロック指定フィ
ールドの情報は、ブロック情報（ＩＮＦＯ＿ＢＬＫ）と
して電圧コントローラ４１及びクロックコントローラ４
５へ供給される。第１の電圧指定フィールドは、制御対
象回路ブロックへ供給すべき電源電圧Ｖｃｃの大きさを
表す第１の電圧情報（ＩＮＦＯ＿Ｖｃｃ）を記憶するた
めのフィールドである。第２の電圧指定フィールドは、
制御対象回路ブロックを構成するトランジスタの閾値電
圧Ｖｔを制御するための第２の電圧情報（ＩＮＦＯ＿Ｖ
ｔ）を記憶するためのフィールドである。第１のクロッ
ク指定フィールドは、制御対象回路ブロックへ供給すべ
きクロックの周波数を表す第１のクロック情報（ＩＮＦ
Ｏ＿ＦＲＥＱ）を記憶するためのフィールドである。第
２のクロック指定フィールドは、制御対象回路ブロック
へのクロック供給を停止するか否かを表す第２のクロッ
ク情報（ＩＮＦＯ＿ＴＥＲＭ）を記憶するためのフィー
ルドである。電圧情報は電圧コントローラ４１へ、クロ
ック情報はクロックコントローラ４５へそれぞれ供給さ
れる。

【００１３】図３は、図１中の電圧コントローラ４１の
詳細構成例を示している。図３の電圧コントローラ４１
は、ＤＣ−ＤＣコンバータ４２と、ゼロ判定器４３と、
各ブロック用の論路回路４４とで構成されている。ＤＣ
−ＤＣコンバータ４２は、基本電圧を第１の電圧情報
（ＩＮＦＯ＿Ｖｃｃ）で指定された大きさの電圧に変換
し、この変換により得た電圧を電源電圧Ｖｃｃとして出
力する。ゼロ判定器４３は、第１の電圧情報（ＩＮＦＯ
＿Ｖｃｃ）がゼロを指定しているか否かを調べる。論理
回路４４は２個のＡＮＤゲートで構成されており、ブロ
ック情報（ＩＮＦＯ＿ＢＬＫ）とゼロ判定器４３の出力
とに基づく電源遮断信号と、ブロック情報（ＩＮＦＯ＿
ＢＬＫ）と第２の電圧情報（ＩＮＦＯ＿Ｖｔ）とに基づ
くＶｔ選択信号とを出力する。電源遮断信号は、制御対
象回路ブロックにおける電源電圧Ｖｃｃ供給スイッチの
制御に用いられる。Ｖｔ選択信号は、制御対象回路ブロ
ックを構成するトランジスタの閾値電圧Ｖｔを制御する
ように、例えばＭＯＳトランジスタのバックゲート電圧
の選択制御に用いられる。各回路ブロックの消費電力は
電源電圧Ｖｃｃの２乗に比例する。したがって、電源電
圧Ｖｃｃの低減は、各回路ブロックの消費電力削減に極
めて大きく寄与する。また、トランジスタ閾値電圧Ｖｔ
の制御は、当該トランジスタの高速動作モードと、漏れ
電流が削減された非動作モードとを実現し得る。

【００１４】図４は、図１中のクロックコントローラ４
５の詳細構成例を示している。図４のクロックコントロ
ーラ４５は、ＰＬＬ４６と、分周器４７と、各ブロック
用の論理回路４８とで構成されている。ＰＬＬ４６は、
ある周波数を持つ通常動作のための内部クロックを基本
クロックから生成する。分周器４７は、第１のクロック
情報（ＩＮＦＯ＿ＦＲＥＱ）で指定されたクロック周波
数に見合った分周比で、内部クロックを分周する。論理
回路４８は１個のマルチプレクサと１個のＡＮＤゲート
とで構成されており、ＰＬＬ４６から供給された内部ク
ロックと分周器４７から供給された分周クロックとのい
ずれかをブロック情報（ＩＮＦＯ＿ＢＬＫ）に基づいて
選択し、かつ当該選択したクロックの供給・停止を第２
のクロック情報（ＩＮＦＯ＿ＴＥＲＭ）に応じて制御す
る。各回路ブロックの消費電力はクロック周波数に比例
する。したがって、クロック周波数の低減は、高速動作
が必要でない回路ブロックの消費電力削減に大きく寄与
する。

【００１５】図５は、図１の電力制御装置の動作例を概
念的に示している。図５において、パワーテーブル２０
は、各々インデックス番号０、１、２、３で識別される
４個の電力制御レジスタを備えている。アドレステーブ
ル３１は、比較アドレス１０００とインデックス番号３
との組と、比較アドレス１４００とインデックス番号２
との組と、比較アドレス４Ｂ００とインデックス番号０
との組と、比較アドレス７０１０とインデックス番号３
との組と、比較アドレスＣ６ＦＦとインデックス番号１
との組と、比較アドレスＤ２００とインデックス番号２
との組と、比較アドレスＤ７７０とインデックス番号１
との組とを記憶しているものとする。

【００１６】図５によれば、マイクロプロセッサ１０の
プログラムフローに応じて、次のような電力制御が実現
する。まず、アドレス００００からプログラムの実行が
開始する。その後、アドレス１０００の命令実行時に、
プログラムカウンタ１１が示すアドレスと、アドレステ
ーブル３１の中の１番目の比較アドレスとが一致する。
これにより、番号３を表すインデックス信号がパワーテ
ーブル２０へ供給される。これを受けて、パワーテーブ
ル２０はインデックス番号３で指定された電力制御情報
を電圧・クロックコントローラ４０へ供給し、電圧・ク
ロックコントローラ４０は当該電力制御情報に応じた電
圧制御とクロック制御とを実行する。続いて、プログラ
ムの実行がアドレス１４００に到達すると、プログラム
カウンタ１１が示すアドレスと、アドレステーブル３１
の中の２番目の比較アドレスとが一致し、番号２を表す
インデックス信号がパワーテーブル２０へ供給される。
これを受けて、パワーテーブル２０はインデックス番号
２で指定された電力制御情報を電圧・クロックコントロ
ーラ４０へ供給し、電圧・クロックコントローラ４０は
当該電力制御情報に応じた電圧制御とクロック制御とを
実行する。更に、アドレスＣ６ＦＦへ分岐すべくサブル
ーチンコール命令が実行されると、プログラムカウンタ
１１が示すアドレスと、アドレステーブル３１の中の５
番目の比較アドレスとが一致し、番号１を表すインデッ
クス信号がパワーテーブル２０へ供給される。これを受
けて、パワーテーブル２０はインデックス番号１で指定
された電力制御情報を電圧・クロックコントローラ４０
へ供給し、電圧・クロックコントローラ４０は当該電力
制御情報に応じた電圧制御とクロック制御とを実行す
る。

【００１７】以上のとおり、図１の電力制御装置によれ
ば、パワーテーブル２０とアドレステーブル３１とをユ
ーザが適宜書き換えることで、当該マイクロプロセッサ
１０の低消費電力動作をユーザがきめ細かく定義でき
る。例えば、サブルーチン単位での電力制御や、１命令
単位での頻繁な電力制御も可能である。また、特定アド
レス区間の命令実行時の電力制御や、多重ループ内の一
部命令のみの実行時の電力制御も可能である。しかも、
これら電力制御のための特別な命令の実行は不要である
ので、電力制御によりアプリケーションプログラム本体
の処理効率が低下することはなく、命令メモリ容量の増
加を招くこともない。更に、図１の電力制御装置によれ
ば、アプリケーションプログラムの開発と電力制御設計
とを独立に行い得る。したがって、プログラム開発の効
率向上、保守性向上を図ることができる。また、既存の
アプリケーションプログラムを修正することなく、詳細
な電力制御を実現することができる。

【００１８】図６は、図１中の条件判定器３０の変形例
を示している。図６によれば、プログラムカウンタ１１
の更新のために、インクリメンタ１２と、セレクタ１３
とが配置されている。インクリメンタ１２は、プログラ
ムカウンタ１１の出力アドレス信号を受けて、アドレス
をインクリメントする。セレクタ１３は、通常はインク
リメンタ１２の出力アドレスをプログラムカウンタ１１
へ供給するが、ロード信号が与えられた場合には分岐ア
ドレスをプログラムカウンタ１１へ供給するように構成
されている。図６の条件判定器３０は、アドレステーブ
ル３１と、比較器３２と、ラッチ３３とに加えて、ロー
ド信号を受けてイネーブル信号を生成するためのアドレ
ス不連続検出器３４を備えている。比較器３２は、この
イネーブル信号により、プログラムカウンタ１１が示す
アドレスの不連続変化が検出された場合にのみアドレス
一致判定を実行するように制御される。その結果、条件
判定器３０の内部における消費電力が、図１の場合に比
べて削減される。

【００１９】図７は、図１中の条件判定器３０の他の変
形例を示している。図７の条件判定器３０は、例えばサ
ブルーチン単位での電力制御に適したものであって、各
々比較開始アドレスと、当該比較開始アドレスに対応付
けられた比較終了アドレスと、当該比較開始アドレス及
び比較終了アドレスに対応付けられたインデックス番号
とを書き換え可能に記憶するための複数のレジスタを持
つアドレステーブル３１を備え、プログラムカウンタ１
１が示すアドレスが複数の比較開始アドレスと複数の比
較終了アドレスとで定義される複数のアドレス範囲のい
ずれに属するかを判定し、この範囲判定された比較開始
アドレス及び比較終了アドレスに対応付けられたインデ
ックス番号を表す信号をパワーテーブル２０へインデッ
クス信号として供給するようになっている。そのため
に、図７の条件判定器３０は、アドレステーブル３１に
加えて、第１の比較器３２ａと、第２の比較器３２ｂ
と、ＡＮＤゲート３５と、ラッチ３３とを備えている。
なお、図１中の比較器３２における一致判定をアドレス
上位ビットに限定すれば、図７の場合より大まかな範囲
判定を実現できる。

【００２０】（第２の実施形態）図８は、本発明の第２
の実施形態に係る電力制御装置を備えたマイクロプロセ
ッサを示している。図８のマイクロプロセッサ１１０
は、外部ブロック１５０からのバースト的な大量データ
の受信を、当該外部ブロック１５０から与えられる送信
開始／完了フラグに基づく割り込み処理として実行する
機能を有するものであって、送信開始／完了フラグ等に
応じた割り込み種別（イベント種別）を表すイベント信
号を発生するためのイベント信号発生器１１１と、デー
タ受信のための受信処理ブロック１１５と、受信データ
を格納するためのメモリブロック１１６と、その他の機
能ブロック１１７とを備えている。更に、図８のマイク
ロプロセッサ１１０は、図１中のパワーテーブル２０と
同様のパワーテーブル１２０と、イベント信号に応答し
て当該パワーテーブル１２０へインデックス信号を供給
するための条件判定器１３０と、図１中の電圧・クロッ
クコントローラ４０と同様の電圧・クロックコントロー
ラ１４０とを備えており、これらが各回路ブロック１１
５，１１６，１１７の消費電力を制御するための電力制
御装置を構成している。

【００２１】図９は、図８中の条件判定器１３０の詳細
構成例を示している。図９の条件判定器１３０は、イベ
ントテーブル１３１と、比較器１３２と、ラッチ１３３
とを備えている。イベントテーブル１３１は、各々比較
イベント種別と、当該比較イベント種別に対応付けられ
たインデックス番号とを書き換え可能に記憶するための
複数のレジスタを備えている。比較器１３２は、イベン
ト信号発生器１１１が発生したイベント信号により表さ
れたイベントの種別がイベントテーブル１３１の中の複
数の比較イベント種別のいずれに一致したかを判定す
る。ラッチ１３３は、一致判定された比較イベント種別
に対応付けられたインデックス番号を保持し、このイン
デックス番号を表す信号をパワーテーブル１２０へ前記
インデックス信号として供給する。

【００２２】図１０は、図８の電力制御装置の動作例を
概念的に示している。図１０において、パワーテーブル
１２０は、各々インデックス番号０、１、２、３で識別
される４個の電力制御レジスタを備えている。イベント
テーブル１３１は、比較イベント種別１とインデックス
番号３との組と、比較イベント種別２とインデックス番
号２との組と、比較イベント種別３とインデックス番号
０との組と、比較イベント種別４とインデックス番号３
との組と、比較イベント種別５とインデックス番号１と
の組と、比較イベント種別６とインデックス番号２との
組と、比較イベント種別７とインデックス番号１との組
とを記憶している。外部ブロック１５０は、マイクロプ
ロセッサ１１０へのデータ送信を開始する際に送信開始
／完了フラグをアクティブにし、送信完了時に当該フラ
グをネガティブにする。これを受けて、イベント信号発
生器１１１は、送信開始／完了フラグがアクティブにな
った時点でイベント種別４を表す信号を、当該フラグが
ネガティブになった時点でイベント種別５を表す信号を
それぞれ発生するものとする。

【００２３】図１０によれば、マイクロプロセッサ１１
０に生じたイベントの種別に応じて、次のような電力制
御が実現する。まず、外部ブロック１５０からマイクロ
プロセッサ１１０へのデータ送信の開始時に送信開始／
完了フラグがアクティブになると、イベント信号発生器
１１１がイベント種別４を表す信号を発生するので、発
生した当該イベント種別と、イベントテーブル１３１の
中の４番目の比較イベント種別とが一致する。これによ
り、番号３を表すインデックス信号がパワーテーブル１
２０へ供給される。これを受けて、パワーテーブル１２
０はインデックス番号３で指定された電力制御情報を電
圧・クロックコントローラ１４０へ供給し、電圧・クロ
ックコントローラ１４０は当該電力制御情報に応じた電
圧制御とクロック制御とを実行する。ここで、例えば受
信処理ブロック１１５へ供給する電源電圧Ｖｃｃを高く
し、かつ当該ブロック１１５へ供給するクロックの周波
数を高くすることができる。続いて、外部ブロック１５
０からマイクロプロセッサ１１０へのデータ送信の完了
時に送信開始／完了フラグがネガティブになると、イベ
ント信号発生器１１１がイベント種別５を表す信号を発
生するので、発生した当該イベント種別と、イベントテ
ーブル１３１の中の５番目の比較イベント種別とが一致
する。これにより、番号１を表すインデックス信号がパ
ワーテーブル１２０へ供給される。これを受けて、パワ
ーテーブル１２０はインデックス番号１で指定された電
力制御情報を電圧・クロックコントローラ１４０へ供給
し、電圧・クロックコントローラ１４０は当該電力制御
情報に応じた電圧制御とクロック制御とを実行する。こ
こで、例えば受信処理ブロック１１５への電源電圧を遮
断し、かつ当該ブロック１１５へのクロックの供給を停
止することができる。これにより、受信処理ブロック１
１５を必要な期間だけ高速動作させることができる。

【００２４】以上のとおり、図８の電力制御装置によれ
ば、パワーテーブル１２０とイベントテーブル１３１と
をユーザが適宜書き換えることで、アプリケーションプ
ログラムと非同期に発生するイベント応じた当該マイク
ロプロセッサ１１０の低消費電力動作をユーザがきめ細
かく定義できる。しかも、これら電力制御のための特別
な命令の実行は不要であるので、電力制御によりアプリ
ケーションプログラム本体の処理効率が低下することは
なく、命令メモリ容量の増加を招くこともない。更に、
図８の電力制御装置によれば、アプリケーションプログ
ラムの開発と電力制御設計とを独立に行い得る。したが
って、プログラム開発の効率向上、保守性向上を図るこ
とができる。また、既存のアプリケーションプログラム
を修正することなく、詳細な電力制御を実現することが
できる。

【００２５】（第３の実施形態）図１１は、本発明の第
３の実施形態に係る電力制御装置を備えたマイクロプロ
セッサを示している。図１１のマイクロプロセッサ２１
０は、外部ブロック２５０との間のデータ送受信を定め
られた時間帯に実行する機能を有するものであって、時
刻を表す時刻信号を発生するためのタイマ２１１と、デ
ータ受信のための受信ブロック２１５と、データ送信の
ための送信ブロック２１６と、その他の機能ブロック２
１７とを備えている。更に、図１１のマイクロプロセッ
サ２１０は、図１中のパワーテーブル２０と同様のパワ
ーテーブル２２０と、時刻信号に応答して当該パワーテ
ーブル２２０へインデックス信号を供給するための条件
判定器２３０と、図１中の電圧・クロックコントローラ
４０と同様の電圧・クロックコントローラ２４０とを備
えており、これらが各回路ブロック２１５，２１６，２
１７の消費電力を制御するための電力制御装置を構成し
ている。

【００２６】図１２は、図１１中の条件判定器２３０の
詳細構成例を示している。図１２の条件判定器２３０
は、タイムテーブル２３１と、比較器２３２と、ラッチ
２３３とを備えている。タイムテーブル２３１は、各々
比較時刻と、当該比較時刻に対応付けられたインデック
ス番号とを書き換え可能に記憶するための複数のレジス
タを備えている。比較器２３２は、タイマ２１１が発生
した時刻信号により表された時刻がイベントテーブル２
３１の中の複数の比較時刻のいずれに一致したかを判定
する。ラッチ２３３は、一致判定された比較時刻に対応
付けられたインデックス番号を保持し、このインデック
ス番号を表す信号をパワーテーブル２２０へ前記インデ
ックス信号として供給する。

【００２７】図１３は、図１１の電力制御装置の動作例
を概念的に示している。図１３において、パワーテーブ
ル２２０は、各々インデックス番号０、１、２、３で識
別される４個の電力制御レジスタを備えている。タイム
テーブル２３１は、比較時刻とインデックス番号との多
数の組を記憶している。図１３中のＴ０００、Ｔ０２
０、Ｔ０４０、Ｔ０５０、Ｔ１００、Ｔ１２０、Ｔ１４
０、Ｔ１５０は各々時刻を表している。ここでは、当該
マイクロプロセッサ２１０がＴ０４０からＴ０５０まで
の時間範囲では送信動作を、Ｔ１００からＴ１２０まで
の時間範囲では受信動作をそれぞれ実行するものとす
る。

【００２８】図１３によれば、時間の流れに応じて、次
のような電力制御が実現する。まず、タイマ２１１の時
刻信号により表された時刻がＴ０２０になると、この時
刻と、タイムテーブル２３１の中の比較時刻Ｔ０２０と
が一致する。これにより、番号３を表すインデックス信
号がパワーテーブル２２０へ供給される。これを受け
て、パワーテーブル２２０はインデックス番号３で指定
された電力制御情報を電圧・クロックコントローラ２４
０へ供給し、電圧・クロックコントローラ２４０は当該
電力制御情報に応じた電圧制御とクロック制御とを実行
する。ここで、例えば受信ブロック２１５及び送信ブロ
ック２１６への電源電圧及びクロックの供給を停止し、
かつマイクロプロセッサ２１０の全体の動作周波数を低
くすることで、プロセッサ全体として消費電力を削減で
きる。続いて、タイマ２１１の時刻信号により表された
時刻がＴ０４０になると、この時刻と、タイムテーブル
２３１の中の比較時刻Ｔ０４０とが一致する。これによ
り、番号１を表すインデックス信号がパワーテーブル２
２０へ供給される。これを受けて、パワーテーブル２２
０はインデックス番号３で指定された電力制御情報を電
圧・クロックコントローラ２４０へ供給し、電圧・クロ
ックコントローラ２４０は当該電力制御情報に応じた電
圧制御とクロック制御とを実行する。ここで、例えば受
信ブロック２１５への電源電圧及びクロックの供給を停
止したまま、送信ブロック２１６への電源電圧及びクロ
ックの供給を開始し、かつマイクロプロセッサ２１０の
全体の動作周波数を中程度にまで上げることができる。
続いて、タイマ２１１の時刻信号により表された時刻が
Ｔ０５０になると、この時刻と、タイムテーブル２３１
の中の比較時刻Ｔ０５０とが一致する。これにより、番
号３を表すインデックス信号がパワーテーブル２２０へ
再び供給されることとなり、Ｔ０２０からＴ０４０まで
の時間範囲と同じ状態に戻る。続いて、タイマ２１１の
時刻信号により表された時刻がＴ１００になると、この
時刻と、タイムテーブル２３１の中の比較時刻Ｔ１００
とが一致する。これにより、番号２を表すインデックス
信号がパワーテーブル２２０へ供給される。これを受け
て、パワーテーブル２２０はインデックス番号２で指定
された電力制御情報を電圧・クロックコントローラ２４
０へ供給し、電圧・クロックコントローラ２４０は当該
電力制御情報に応じた電圧制御とクロック制御とを実行
する。ここで、例えば送信ブロック２１６への電源電圧
及びクロックの供給を停止したまま、受信ブロック２１
５への電源電圧及びクロックの供給を開始し、かつマイ
クロプロセッサ２１０の全体の動作周波数を最大限に上
げることができる。

【００２９】以上のとおり、図１１の電力制御装置によ
れば、パワーテーブル２２０とタイムテーブル２３１と
をユーザが適宜書き換えることで、時間の流れに沿った
当該マイクロプロセッサ２１０の低消費電力動作をユー
ザがきめ細かく定義できる。しかも、これら電力制御の
ための特別な命令の実行は不要であるので、電力制御に
よりアプリケーションプログラム本体の処理効率が低下
することはなく、命令メモリ容量の増加を招くこともな
い。更に、図１１の電力制御装置によれば、アプリケー
ションプログラムの開発と電力制御設計とを独立に行い
得る。したがって、プログラム開発の効率向上、保守性
向上を図ることができる。また、既存のアプリケーショ
ンプログラムを修正することなく、詳細な電力制御を実
現することができる。なお、タイマ２１１を周期的にリ
セットするように構成すれば、タイムテーブル２３１の
レジスタ数を削減できる。

【００３０】図１４は、図１１中の条件判定器２３０の
変形例を示している。図１４の条件判定器２３０は、各
々比較開始時刻と、当該比較開始時刻に対応付けられた
比較終了時刻と、当該比較開始時刻及び比較終了時刻に
対応付けられたインデックス番号とを書き換え可能に記
憶するための複数のレジスタを持つタイムテーブル２３
１を備え、タイマ２１１の時刻信号が示す時刻が複数の
比較開始時刻と複数の比較終了時刻とで定義される複数
の時間範囲のいずれに属するかを判定し、この範囲判定
された比較開始時刻及び比較終了時刻に対応付けられた
インデックス番号を表す信号をパワーテーブル２２０へ
インデックス信号として供給するようになっている。そ
のために、図１４の条件判定器２３０は、タイムテーブ
ル２３１に加えて、第１の比較器２３２ａと、第２の比
較器２３２ｂと、ＡＮＤゲート２３５と、ラッチ２３３
とを備えている。なお、図１２中の比較器２３２におけ
る一致判定を時刻信号の上位ビットに限定すれば、図１
４の場合より大まかな範囲判定を実現できる。

【００３１】なお、上記各実施形態において種々の変更
が可能である。例えば図１の構成において、用途に応じ
てパワーテーブル２０とアドレステーブル３１とを一体
化した１つの装置として実装してもよい。図２中の電力
制御レジスタ２１は５フィールドからなるが、必ずしも
これに限る必要はない。例えば、用途によっては各電力
制御レジスタ２１に電源電圧Ｖｃｃのフィールドのみを
実装した構成も可能である。

【００３２】上記各テーブルは、フリップフロップやラ
ッチ構成に限らず、ＲＡＭやＥＥＰＲＯＭ構成、ＦＰＧ
Ａ等のプログラマブルロジック構成等が可能である。各
テーブルを命令実行により書き換えできるようにしても
よい。複数のパワーテーブルを備えた構成も可能であ
る。

【００３３】上記各パワーテーブルへ供給すべきインデ
ックス信号を命令実行により更新できるようにしてもよ
い。例えば、サブルーチンコール命令等の分岐命令のオ
ペランド部でパワーテーブルのインデックス番号を指定
する。

【００３４】条件判定器の入力として、命令コードや、
当該マイクロプロセッサが扱うデータを採用してもよ
い。特定メモリ空間（例えばフラッシュメモリの空間）
にデータが読み書きされることを条件判定器で検出して
電源電圧制御を行うことも可能である。

【００３５】上記各実施形態の組み合わせによる電力制
御も可能である。例えば、アドレス比較により特定のサ
ブルーチン処理時の電源電圧を低くし、かつ外部イベン
トの発生時にクロック周波数を上げることも可能であ
る。

【００３６】

【発明の効果】以上説明してきたとおり、本発明によれ
ば、実行アドレスに応じてプロセッサ内部の消費電力を
制御することとし、特に複数の部分からなるプログラム
を実行するプロセッサでは、実行しているプログラムの
部分に応じてプロセッサ内部の消費電力を制御すること
としたので、当該プロセッサの低消費電力動作をユーザ
がきめ細かく定義でき、以てプログラミングの負担が軽
減される。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係るマイクロプロセ
ッサの電力制御装置のブロック図である。

【図２】図１中のパワーテーブルの詳細構成例を示すブ
ロック図である。

【図３】図１中の電圧コントローラの詳細構成例を示す
ブロック図である。

【図４】図１中のクロックコントローラの詳細構成例を
示すブロック図である。

【図５】図１の電力制御装置の動作例を示す概念図であ
る。

【図６】図１中の条件判定器の変形例を示すブロック図
である。

【図７】図１中の条件判定器の他の変形例を示すブロッ
ク図である。

【図８】本発明の第２の実施形態に係る電力制御装置を
備えたマイクロプロセッサのブロック図である。

【図９】図８中の条件判定器の詳細構成例を示すブロッ
ク図である。

【図１０】図８の電力制御装置の動作例を示す概念図で
ある。

【図１１】本発明の第３の実施形態に係る電力制御装置
を備えたマイクロプロセッサのブロック図である。

【図１２】図１１中の条件判定器の詳細構成例を示すブ
ロック図である。

【図１３】図１１の電力制御装置の動作例を示す概念図
である。

【図１４】図１１中の条件判定器の変形例を示すブロッ
ク図である。

【符号の説明】

１０マイクロプロセッサ１１プログラムカウンタ２０パワーテーブル２１電力制御レジスタ３０条件判定器３１アドレステーブル３２，３２ａ，３２ｂ比較器４０電圧・クロックコントローラ１１０マイクロプロセッサ１１１イベント信号発生器１２０パワーテーブル１３０条件判定器１３１イベントテーブル１３２比較器１４０電圧・クロックコントローラ２１０マイクロプロセッサ２１１タイマ２２０パワーテーブル２３０条件判定器２３１タイムテーブル２３２，２３２ａ，２３２ｂ比較器２４０電圧・クロックコントローラ

Claims

【特許請求の範囲】

【請求項１】プロセッサの内部で消費される電力を制
御するための電力制御方法であって、実行アドレスに応じて前記プロセッサの内部で消費され
る電力を制御することを特徴とする電力制御方法。
【請求項２】複数の部分からなるプログラムを実行す
るプロセッサの内部で消費される電力を制御するための
電力制御方法であって、実行しているプログラムの部分に応じて前記プロセッサ
の内部で消費される電力を制御することを特徴とする電
力制御方法。
【請求項３】前記実行しているプログラムの部分は、
実行アドレスに応じて判別することを特徴とする請求項
２記載の電力制御方法。
【請求項４】前記プロセッサは、さらに電力制御レジ
スタを備え、前記電力制御レジスタの電力制御情報に従い、前記プロ
セッサの内部で消費される電力を制御することを特徴と
する請求項１〜３のいずれか１項に記載の電力制御方
法。
【請求項５】前記電力制御情報は、電力制御の対象と
すべき１以上の回路ブロックを指定するためのブロック
情報と、制御対象回路ブロックへ供給すべきクロックの
周波数を表すクロック情報とを含むことを特徴とする請
求項４記載の電力制御方法。
【請求項６】前記電力制御情報は、電力制御の対象と
すべき１以上の回路ブロックを指定するためのブロック
情報と、制御対象回路ブロックへ供給すべき電源電圧の
大きさを表す電圧情報とを含むことを特徴とする請求項
４記載の電力制御方法。