KR20030025115A - 프로그램 카운터 제어회로 - Google Patents

프로그램 카운터 제어회로 Download PDF

Info

Publication number
KR20030025115A
KR20030025115A KR1020010058065A KR20010058065A KR20030025115A KR 20030025115 A KR20030025115 A KR 20030025115A KR 1020010058065 A KR1020010058065 A KR 1020010058065A KR 20010058065 A KR20010058065 A KR 20010058065A KR 20030025115 A KR20030025115 A KR 20030025115A
Authority
KR
South Korea
Prior art keywords
program counter
signal
voltage
program
counter control
Prior art date
Application number
KR1020010058065A
Other languages
English (en)
Other versions
KR100442290B1 (ko
Inventor
이상대
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0058065A priority Critical patent/KR100442290B1/ko
Publication of KR20030025115A publication Critical patent/KR20030025115A/ko
Application granted granted Critical
Publication of KR100442290B1 publication Critical patent/KR100442290B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/261—Microinstruction address formation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/262—Arrangements for next microinstruction selection
    • G06F9/264—Microinstruction selection based on results of processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 안정적인 리셋동작을 수행하여 프로세서의 오동작을 방지하는데 적당한 프로그램 카운터 제어회로에 관한 것으로, 리셋전압의 레벨을 감지하여 전압 감지신호를 출력하는 전압 레벨 감지부와, 상기 전압 레벨 감지부의 출력신호에 의해 카운팅한 후 카운팅 신호를 출력하는 타이머/카운터부와, 상기 타이머/카운터부의 출력신호에 의해 프로그램 카운터 제어신호를 출력하는 프로그램 카운터 제어부와, 상기 프로그램 카운터 제어부의 프로그램 카운터 제어신호를 입력받고 미리 설정된 어드레스 신호를 저장하는 프로그램 카운터 저장부와, 상기 프로그램 카운터 제어부의 프로그램 카운터 제어신호 및 프로그램 카운터 저장부에 저장된 어드레스 신호에 의해 최종 어드레스 신호를 출력하는 프로그램 카운터를 포함하여 구성됨을 특징으로 한다.

Description

프로그램 카운터 제어회로{A CIRCUIT FOR CONTROLLING PROGRAM COUNTER}
본 발명은 프로그램 카운터 제어회로에 관한 것으로, 더욱 상세하게는 안정적인 리셋동작을 수행하여 프로세서의 오동작을 방지하는데 적당한 프로그램 카운터 제어회로에 관한 것이다.
이하, 종래 기술에 따른 프로그램 카운터를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 명령 코드를 나타낸 구성도이고, 도 2는 종래의 프로그램 카운터의 동작을 설명하기 위한 신호 파형도이다.
도 1에 도시한 바와 같이, 일반적으로 디지털 컴퓨터는 여러 가지 동작을 실행할 수 있는 범용 장치이고 또한 수행되어야 하는 지정된 동작들에 관하여 지시를 받을 수 있다.
이러한 컴퓨터의 사용자는 프로그램을 이용하여 처리를 제어할 수 있는데, 프로그램은 동작과 오퍼랜드(OPERAND), 그리고 처리가 일어나는 순서를 규정하는 명령의 한 세트로 이루어진다.
명령의 형태는 메모리 워드나 제어 레지스터에서 발견되는 직사각형 상자로 기호화된 명령의 비트들로 설명될 수 있다.
명령 코드의 비트들은 영역이라고 불리는 부분들로 명령을 세분화하여 나눈 그룹으로 이루어져 있으며 각 영역은 오피코드(OPCODE) 또는 메모리 어드레스 등으로 할당되어 있다.
그리고, 여러 가지 영역은 명령에서 다양한 기능으로 지정되어 있고 합쳐져 하나의 명령코드 형태로 구성된다.
종래의 프로그램 카운터의 동작을 설명하면 다음과 같다.
도 2에 도시한 바와 같이, 초기 리셋(Reset)이 해제되고 나면 프로그램 카운터가 리셋 어드레스를 가리키게 되고, 상기 리셋 어드레스의 값인 시작 어드레스를 다시 프로그램 카운터에 전달하여 시작 어드레스의 오피코드(OPCODE)를 해석하여 오퍼랜드(OPERAND)의 처리뿐 아니라 상기 오퍼랜드에 상응하는 프로세스를 실행한다.
그리고, 프로그램 카운터를 기본적으로 하나 증가시켜 다음 오퍼랜드를 해석하게 된다.
a는 프로그램 카운터의 값이 정상적으로 하나씩 증가하는 경우이고, b는 외부로부터 입력된 인터럽트 신호가 프로그램 카운터의 값을 변경시켜 어드레스를 천이시키는 경우이다.
프로그램 수행중에 리셋전압이 일정레벨 이하가 되면 다시 리셋 상태가 되어 프로그램이 종료되어 초기 상태가 되고, 리셋전압이 일정레벨 이상이 되면 상기의 프로세스를 다시 수행한다.
그러나, 종래의 인터럽트 회로는 완전히 리셋 상태로 되어 프로그램을 다시 처음부터 수행하게 되는데, 이때 내외부 노이즈(Noise)에 의한 프로세서의 오동작으로 프로그램 카운터에 영향을 주어 프로그램 카운터의 값이 오피코드가 아닌 오포랜드를 가리키거나, 프로그램 영역이외의 비사용 영역(Not used area)을 가리키거나 또는 무한 루프(LOOP) 영역에 진입하는 등의 오동작을 일으키게 된다.
그러나, 상기와 같은 종래의 프로그램 카운터 제어회로는 다음과 같은 문제점이 있다.
내외부로부터 발생한 노이즈 성분에 의해 불안정한 리셋전압이 인가되면 프로세서는 프로그램의 의도와 다르게 오동작을 수행하게 된다.
본 발명은 이와 같은 종래 기술의 프로그램 카운터 제어회로의 문제를 해결하기 위한 것으로, 불안정한 리셋전압을 감지하여 미리 설정된 프로그램 카운터 값을 출력함으로써 보다 안정적인 리셋동작을 수행하는데 적당한 프로그램 카운터 제어회로를 제공하는데 그 목적이 있다.
도 1은 종래의 프로그램 카운터 제어회로의 동작을 설명하기 위한 도면
도 2는 종래의 프로그램 카운터 제어회로의 동작을 설명하기 위한 신호 파형도
도 3은 본 발명에 의한 프로그램 카운터 제어회로를 나타낸 구성도
도 4는 본 발명의 정상적인 리셋전압 인가 시의 동작을 설명하기 위한 신호 파형도
도 5는 본 발명의 불안정한 리셋전압 인가 시의 동작을 설명하기 위한 신호 파형도
도면의 주요 부분에 대한 부호의 설명
31 : 전압 레벨 감지부 32 : 타이머/카운터부
33 : 프로그램 카운터 제어부 34 : 프로그램 카운터 저장부
35 : 프로그램 카운터
이와 같은 목적을 달성하기 위한 본 발명에 따른 프로그램 카운터 제어회로는 리셋전압의 레벨을 감지하여 전압 감지신호를 출력하는 전압 레벨 감지부와, 상기 전압 레벨 감지부의 출력신호에 의해 카운팅한 후 카운팅 신호를 출력하는 타이머/카운터부와, 상기 타이머/카운터부의 출력신호에 의해 프로그램 카운터 제어신호를 출력하는 프로그램 카운터 제어부와, 상기 프로그램 카운터 제어부의 프로그램 카운터 제어신호를 입력받고 미리 설정된 어드레스 신호를 저장하는 프로그램 카운터 저장부와, 상기 프로그램 카운터 제어부의 프로그램 카운터 제어신호 및 프로그램 카운터 저장부에 저장된 어드레스 신호에 의해 최종 어드레스 신호를 출력하는 프로그램 카운터를 포함하여 구성됨을 특징으로 한다.
이하, 본 발명에 따른 프로그램 카운터 제어회로를 첨부된 도면을 참조하여 설명하기로 한다.
도 3는 본 발명에 의한 프로그램 카운터 제어회로를 나타낸 구성도이다.
도 3에 도시한 바와 같이, 리셋전압의 레벨을 감지하여 전압 감지신호(Svtgdet)를 출력하는 전압 레벨 감지부(31)와, 상기 전압 레벨 감지부(31)의 출력신호를 입력받아 카운팅한 후 하이 레벨의 카운팅 신호(Stmrout)를 출력하는 타이머/카운터부(32)와, 상기 타이머/카운터부(32)의 출력신호를 입력받아 프로그램 카운터 제어신호(Spcctl)를 출력하는 프로그램 카운터 제어부(33)와, 상기 프로그램 카운터 제어부(33)의 프로그램 카운터 제어신호(Spcctl)를 입력받고 미리 설정된 어드레스 신호를 저장하는 프로그램 카운터 저장부(34)와, 상기 프로그램 카운터 제어부(33)의 프로그램 카운터 제어신호(Spcctl) 및 프로그램 카운터 저장부(34)에 저장된 어드레스 신호(Dctlpc)를 입력받아 내부 어드레스 버스에 최종 어드레스 신호(Dpc)를 출력하는 프로그램 카운터(35)를 포함하여 구성된다.
여기서, 상기 전압 레벨 감지부(31)는 프로세서의 오동작을 일으킬 수 있는 전압 레벨을 검출할 수 있도록 적절한 전압 마진이 설정된다.
그리고, 상기 프로그램 카운터 저장부(34)에 저장된 어드레스 값은 하드웨어 어드레스 영역 또는 소프트웨어에 따라 사용자가 설정한다.
예를 들어, 0000H 및 FFFFH를 구현하기 위해 전압 감지신호(Svtgdet)에 의해 제어되는 풀-다운(Pull-down) 및 풀-업(Pull up)을 각각 사용하거나 BDF0H를 구현하기 위해 전압 감지신호(Svtgdet)에 의해 제어되는 풀-다운과 풀-업을 사용할 수도 있고, 프로그램 카운터(35)의 출력 값의 일부 비트만 변경하도록 설정할 수 있다.
또한, 미리 설정된 어드레스 값을 저장하는 프로그램 카운터 저장부(34)를 최종 어드레스를 출력하는 프로그램 카운터(35)에 내장하여 프로그램 카운터 제어회로를 구성할 수 있다.
상기와 같은 구성을 갖는 본 발명에 의한 프로그램 카운터 제어회로의 동작을 설명하면 다음과 같다.
도 4는 본 발명의 정상적인 리셋전압 인가 시의 동작을 설명하기 위한 신호 파형도이고, 도 5는 본 발명의 불안정한 리셋전압 인가 시의 동작을 설명하기 위한 신호 파형도이다.
도 4에 도시한 바와 같이, 본 발명에 의한 프로그램 카운터 제어회로에 정상적인 리셋전압이 인가되는 경우, 프로그램 수행 중에 전원전압(VDD)이 하이 레벨을 유지하다가 로우 레벨로 천이되는 리셋전압을 입력받게 되는데 이때 입력된 리셋전압은 프로세서가 리셋 요구를 인식하고 오동작하지 않도록 충분한 전압 마진을 갖는다.
그리고, 상기 전원전압(VDD)이 정상적인 전압으로 복귀하면 리셋상태가 해제되어 초기의 프로그램을 다시 수행하게 된다.
이때, 전압 레벨 감지부(31)는 입력되는 리셋전압의 레벨이 프로세서의 오동작을 일으킬 수 있는지 여부를 감지하게 되고, 충분한 전압 마진을 갖는 리셋전압을 입력받은 상기 전압 레벨 감지부(31)는 타이머/카운터부(32), 프로그램 카운터 제어부(33)를 동작시키지 않고 프로그램 카운터(35)를 통해 어드레스를 출력한다.
한편, 도 5에 도시한 바와 같이 본 발명에 의한 프로그램 카운터 제어회로에불안정한 리셋전압이 인가되는 경우, 프로그램 수행 중에 전원전압(VDD)이 하이 레벨을 유지하다가 전압 마진이 부족한 로우 레벨의 리셋전압이 입력되면, 전압 레벨 감지부(31)는 상기 리셋전압의 로우 레벨로 천이되는 때부터 하이 레벨로 바뀌는 때까지 하이 레벨의 전압 감지신호(Svtgdet)를 출력한다.
그리고, 상기 전압 감지신호(Svtgdet)가 하이 레벨이 되면 타이머/카운터부(32)는 동작하며, 오버플로우(Overflow)가 발생할 때까지 카운팅한 후에 하이 레벨의 카운팅 신호(Stmrout)를 출력한다.
이때, 상기 오버플로우는 미리 설정된 값에 따라 발생하며 변경이 가능하다.
이어, 프로그램 카운터 제어부(33)는 상기 카운팅 신호(Stmrout)에 의해 프로그램 카운터 저장부(34) 및 프로그램 카운터(35)에 프로그램 카운터 제어신호(Spcctl)를 출력하며, 상기 프로그램 카운터 제어신호(Spcctl)에 의해 상기 프로그램 카운터 저장부(34)는 미리 저장된 어드레스 값을 프로그램 카운터(35)에 전달한다.
그리고, 상기 프로그램 카운터(35)는 상기 프로그램 카운터 저장부(34)로부터 입력받은 어드레스 값을 내부 어드레스 버스를 통해 출력한다.
따라서, 상기 프로그램 카운터 저장부(34)에 저장되었던 어드레스에 따라 프로그램을 다시 수행하게 된다.
상기와 같은 본 발명에 의한 프로그램 카운터 제어회로는 다음과 같은 효과가 있다.
내외부의 노이즈에 의한 불안정한 리셋전압을 감지하여 미리 설정된 프로그램 카운터의 값을 출력함으로써 프로그래머가 의도한대로 오피코드를 해석하여 정상적으로 프로그램을 수행할 수 있다.
즉, 안정된 프로그램 카운터 값을 출력하여 리셋 시 프로세서의 오동작을 사전에 방지하여 제품의 신뢰도를 향상시킬 수 있는 효과가 있다.

Claims (2)

  1. 리셋전압의 레벨을 감지하여 전압 감지신호를 출력하는 전압 레벨 감지부와,
    상기 전압 레벨 감지부의 출력신호에 의해 카운팅한 후 카운팅 신호를 출력하는 타이머/카운터부와,
    상기 타이머/카운터부의 출력신호에 의해 프로그램 카운터 제어신호를 출력하는 프로그램 카운터 제어부와,
    상기 프로그램 카운터 제어부의 프로그램 카운터 제어신호를 입력받고 미리 설정된 어드레스 신호를 저장하는 프로그램 카운터 저장부와,
    상기 프로그램 카운터 제어부의 프로그램 카운터 제어신호 및 프로그램 카운터 저장부에 저장된 어드레스 신호에 의해 최종 어드레스 신호를 출력하는 프로그램 카운터를 포함하여 구성됨을 특징으로 하는 프로그램 카운터 제어회로.
  2. 제 1 항에 있어서, 상기 프로그램 카운터가 프로그램 카운터 저장부를 내장하는 것을 특징으로 하는 프로그램 카운터 제어회로.
KR10-2001-0058065A 2001-09-19 2001-09-19 프로그램 카운터 제어회로 KR100442290B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0058065A KR100442290B1 (ko) 2001-09-19 2001-09-19 프로그램 카운터 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0058065A KR100442290B1 (ko) 2001-09-19 2001-09-19 프로그램 카운터 제어회로

Publications (2)

Publication Number Publication Date
KR20030025115A true KR20030025115A (ko) 2003-03-28
KR100442290B1 KR100442290B1 (ko) 2004-07-30

Family

ID=27724772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0058065A KR100442290B1 (ko) 2001-09-19 2001-09-19 프로그램 카운터 제어회로

Country Status (1)

Country Link
KR (1) KR100442290B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100908519B1 (ko) * 2007-02-14 2009-07-20 주식회사 하이닉스반도체 마이크로 컨트롤러의 프로그램 카운터

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54161862A (en) * 1978-06-12 1979-12-21 Fujitsu Ltd Data processor
JPS61138356A (ja) * 1984-12-10 1986-06-25 Nippon Denso Co Ltd １チツプマイクロコントロ−ラ
JPS60258623A (ja) * 1984-06-05 1985-12-20 Nippon Denso Co Ltd マイクロコンピユ−タ
JPH02264317A (ja) * 1989-04-05 1990-10-29 Canon Inc データ処理装置
JPH06150028A (ja) * 1992-11-10 1994-05-31 Nec Ic Microcomput Syst Ltd マイクロコンピュータ
KR100316520B1 (ko) * 1998-12-30 2002-02-19 김영환 오동작방지장치를내장한마이크로콘트롤러
KR100403339B1 (ko) * 2001-06-30 2003-10-30 주식회사 하이닉스반도체 프로그램 카운터 컨트롤 프로세서

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100908519B1 (ko) * 2007-02-14 2009-07-20 주식회사 하이닉스반도체 마이크로 컨트롤러의 프로그램 카운터

Also Published As

Publication number Publication date
KR100442290B1 (ko) 2004-07-30

Similar Documents

Publication Publication Date Title
US8041965B2 (en) Power control device for processor
KR930002959A (ko) Scsi 컨트롤러, 그것을 사용한 정보처리 시스템 및 그 제어방법
US6125440A (en) Storing executing instruction sequence for re-execution upon backward branch to reduce power consuming memory fetch
KR100442290B1 (ko) 프로그램 카운터 제어회로
JP4370109B2 (ja) プロセッサの電力制御方法
KR100321745B1 (ko) 외부메모리액세스를위한마이크로컨트롤러유닛
JP7276755B2 (ja) 処理速度整合回路およびマイクロプロセッサ
JP4647276B2 (ja) 半導体回路装置
JPH0573296A (ja) マイクロコンピユータ
KR100569498B1 (ko) 마이크로 컨트롤러 유닛의 전원 노이즈 방지 장치
JPH0764822A (ja) マイクロコンピュータ
JP2007188137A (ja) マイクロプロセッサ
JPH0683986A (ja) シングルチップ・マイクロコンピュータ
JP2007316961A (ja) 半導体集積回路装置
JPH036758A (ja) マイクロプロセッサ
JPS62151936A (ja) マイクロプロセツサに内蔵されるキヤツシユ回路
KR20030056850A (ko) 마이크로 컨트롤러의 스탑 모드 제어 회로
JPH04107792A (ja) マイクロコンピュータ
JPH05189014A (ja) プログラマブルコントローラ
JPS63138437A (ja) プログラム制御システム
JPH10340209A (ja) データ処理装置
JPH05346876A (ja) Ｃｐｕ制御装置
JPH03154115A (ja) 半導体集積回路
JP2001249913A (ja) マイクロコンピュータ
JP2003323393A (ja) 周辺デバイス制御回路および電子回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee