JPH04107792A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH04107792A JPH04107792A JP2227733A JP22773390A JPH04107792A JP H04107792 A JPH04107792 A JP H04107792A JP 2227733 A JP2227733 A JP 2227733A JP 22773390 A JP22773390 A JP 22773390A JP H04107792 A JPH04107792 A JP H04107792A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- signal
- counter
- microcomputer
- time data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000630 rising effect Effects 0.000 claims abstract description 13
- 238000003708 edge detection Methods 0.000 claims abstract description 12
- 238000001514 detection method Methods 0.000 claims abstract description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータに係り、特にマイクロコ
ンピュータの外部入力信号の周期認識機構に関する。
ンピュータの外部入力信号の周期認識機構に関する。
従来のこの種のマイクロコンピュータは、例えばマイク
ロコンピュータの外部入力信号の立下がりエツジ又は立
ち上がりエツジまでの周期を認識する場合、複雑なプロ
グラム命令の組合せにより認識していた。
ロコンピュータの外部入力信号の立下がりエツジ又は立
ち上がりエツジまでの周期を認識する場合、複雑なプロ
グラム命令の組合せにより認識していた。
〔発明が解決しようとする課題］
前述した従来のマイクロコンピュータは、入力信号の周
期を認識する為に、複雑なプログラム命令の組み合せの
ソフト手段により実現し、かつその手段は多種のシステ
ムに利用され、固定化している。
期を認識する為に、複雑なプログラム命令の組み合せの
ソフト手段により実現し、かつその手段は多種のシステ
ムに利用され、固定化している。
しかし、そのソフト手段では、マイクロコンピュータ内
のメモリ容量の増加やプログラム開発時間の増加等を引
きおこす欠点があった。
のメモリ容量の増加やプログラム開発時間の増加等を引
きおこす欠点があった。
そこで本発明の目的は、前記欠点が解決され前記入力信
号の周期の認識の為の固定化されたソフト手段を、マイ
クロコピュータのハード手段におぎかえることにより、
メモリ容量の減少やプログラム開発時間の削減等を実現
させるようにした入力信号制御回路を備えたマイクロコ
ンピュータを提供することである。
号の周期の認識の為の固定化されたソフト手段を、マイ
クロコピュータのハード手段におぎかえることにより、
メモリ容量の減少やプログラム開発時間の削減等を実現
させるようにした入力信号制御回路を備えたマイクロコ
ンピュータを提供することである。
本発明のマイクロコンピュータの構成は、外部入力信号
の立上り、もしくは立ち下がりエツジを検出するエツジ
検出回路と、前記エツジ検出回路からの検出信号により
動作クロックのカウントを開始する第１及び第２のカウ
ンタと、前記第１゜第２カウンタに対して各々第１．第
２のカウント値を設定する手段と、前記第１．第２のカ
ウンタの計数値が前記第１．第２のカウント値に達する
とそれぞれ第１．第２の出力パルスを出力する手段と、
前記外部入力信号の立ち上がり、もしくは立下がりエツ
ジが、前記第１．第２の出力パルスの出力間隔内に生じ
ると割込み信号を発生する手段とを備えたことを特徴と
する。
の立上り、もしくは立ち下がりエツジを検出するエツジ
検出回路と、前記エツジ検出回路からの検出信号により
動作クロックのカウントを開始する第１及び第２のカウ
ンタと、前記第１゜第２カウンタに対して各々第１．第
２のカウント値を設定する手段と、前記第１．第２のカ
ウンタの計数値が前記第１．第２のカウント値に達する
とそれぞれ第１．第２の出力パルスを出力する手段と、
前記外部入力信号の立ち上がり、もしくは立下がりエツ
ジが、前記第１．第２の出力パルスの出力間隔内に生じ
ると割込み信号を発生する手段とを備えたことを特徴と
する。
次に本発明において図面を参照して説明する。
第１図は本発明の一実施例のマイクロコンピュータのブ
ロック図である。
ロック図である。
第１図において、本実施例のマイクロコンピュータは、
外部入力信号の立ち下がりエツジを検出するエツジ検出
回路１と、第１のカウンタ２と、第２のカウンタ３と、
割り込み信号制御回路６とを含み、構成される。ここで
、制御回路６は、外部入力信号、第１．第２のカウンタ
２，３が入力され、割り込み信号１１が出力され、内部
に２人力ＡＮＤゲートを備えている。
外部入力信号の立ち下がりエツジを検出するエツジ検出
回路１と、第１のカウンタ２と、第２のカウンタ３と、
割り込み信号制御回路６とを含み、構成される。ここで
、制御回路６は、外部入力信号、第１．第２のカウンタ
２，３が入力され、割り込み信号１１が出力され、内部
に２人力ＡＮＤゲートを備えている。
マイクロコンピュータの外部入力信号の立ち下がりエツ
ジをエツジ検出回路１が検出すると、検出信号４により
、内部クロック７をカウントする。但し、予じめプログ
ラム命令により内部バス８から次の入力信号の立ち上が
りエツジの時間を予測し、最小時間データ値より小さい
値を第１のカウンタ２に、又最大時間データ値より大き
い値を第２のカウンタ３に各々設定しておく。すると、
次の立ち上がりエツジを検出する前に、第１のカウンタ
２の動作が終了し、カウント終了信号９が発生する。そ
の後、立ち上がり高レベル信号により、割り込み制御回
路６のゲートが開き、割り込み信号１１が出力され、予
じめ予測しておいた時間データ値の範囲内であることを
認識することができる。以上の動作を繰り返すことによ
り、入力信号の周期を認識することが可能となる。
ジをエツジ検出回路１が検出すると、検出信号４により
、内部クロック７をカウントする。但し、予じめプログ
ラム命令により内部バス８から次の入力信号の立ち上が
りエツジの時間を予測し、最小時間データ値より小さい
値を第１のカウンタ２に、又最大時間データ値より大き
い値を第２のカウンタ３に各々設定しておく。すると、
次の立ち上がりエツジを検出する前に、第１のカウンタ
２の動作が終了し、カウント終了信号９が発生する。そ
の後、立ち上がり高レベル信号により、割り込み制御回
路６のゲートが開き、割り込み信号１１が出力され、予
じめ予測しておいた時間データ値の範囲内であることを
認識することができる。以上の動作を繰り返すことによ
り、入力信号の周期を認識することが可能となる。
以上説明したように、本発明は、従来のマイクロコンピ
ュータに外部入力信号の立ち上がりもしくは立ち下がり
エツジ検出回路と、エツジ検出回路からの検出信号によ
り、マイクロコンピュータの動作クロックをカウントす
る第１及び第２カウンタと、第１カウンタの所定のカウ
ント時間と第２カウンタの所定のカウント時間の終了を
検出する検出信号と、外部入力信号の高又は低レベル検
出信号により制御される割り込み発生回路を有する入力
信号制御回路を含むことにより、従来複雑なプログラム
命令により実現していた外部入力信号の周期の認識を、
マイクロコンピュータのハードで代替することで、メモ
リ容量の減少、プログラム開発時間の削減を可能にでき
るという効果がある。
ュータに外部入力信号の立ち上がりもしくは立ち下がり
エツジ検出回路と、エツジ検出回路からの検出信号によ
り、マイクロコンピュータの動作クロックをカウントす
る第１及び第２カウンタと、第１カウンタの所定のカウ
ント時間と第２カウンタの所定のカウント時間の終了を
検出する検出信号と、外部入力信号の高又は低レベル検
出信号により制御される割り込み発生回路を有する入力
信号制御回路を含むことにより、従来複雑なプログラム
命令により実現していた外部入力信号の周期の認識を、
マイクロコンピュータのハードで代替することで、メモ
リ容量の減少、プログラム開発時間の削減を可能にでき
るという効果がある。
第１図は本発明の一実施例のマイクロコンピュータを示
すブロック図である。 １・・・・・・立上がり又は立ち下がりエツジ検出回路
、２・・・・・・第１のカウンタ、３・・・・・・第２
のカウンタ、４・・・・・・エツジ検出信号、５・・・
・・・入力信号の高又は低レベル信号、６・・・・・・
割込み制御回路、７・・・・・・動作クロック、８・・
・・・・内部バス、９・・・・・・第１のカウンタ動作
終了信号（キャリー信号）、１０・・・・・・第２のカ
ウンタ動作終了信号（キャリー信号）、１１・・・・・
・割込み信号。 代理人 弁理士 内 原 晋
すブロック図である。 １・・・・・・立上がり又は立ち下がりエツジ検出回路
、２・・・・・・第１のカウンタ、３・・・・・・第２
のカウンタ、４・・・・・・エツジ検出信号、５・・・
・・・入力信号の高又は低レベル信号、６・・・・・・
割込み制御回路、７・・・・・・動作クロック、８・・
・・・・内部バス、９・・・・・・第１のカウンタ動作
終了信号（キャリー信号）、１０・・・・・・第２のカ
ウンタ動作終了信号（キャリー信号）、１１・・・・・
・割込み信号。 代理人 弁理士 内 原 晋
Claims (1)
- 外部入力信号の立上がり、もしくは立ち下がりエッジを
検出するエッジ検出回路と、前記エッジ検出回路からの
検出信号により動作クロックのカウントを開始する第１
及び第２のカウンタと、前記第１、第２カウンタに対し
て各々第１、第２のカウント値を設定する手段と、前記
第１、第２のカウンタの計数値が前記第１、第２のカウ
ント値に達するとそれぞれ第１、第２の出力パルスを出
力する手段と、前記外部入力信号の立ち上がり、もしく
は立下がりエッジが、前記第１、第２の出力パルスの出
力間隔内に生じると割込み信号を発生する手段とを備え
たことを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2227733A JPH04107792A (ja) | 1990-08-29 | 1990-08-29 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2227733A JPH04107792A (ja) | 1990-08-29 | 1990-08-29 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04107792A true JPH04107792A (ja) | 1992-04-09 |
Family
ID=16865512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2227733A Pending JPH04107792A (ja) | 1990-08-29 | 1990-08-29 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04107792A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0844594A (ja) * | 1994-08-03 | 1996-02-16 | Nec Corp | データ処理装置 |
-
1990
- 1990-08-29 JP JP2227733A patent/JPH04107792A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0844594A (ja) * | 1994-08-03 | 1996-02-16 | Nec Corp | データ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311475A (en) | High speed full and empty flag generators for first-in first-out memory | |
| JPH04107792A (ja) | マイクロコンピュータ | |
| US5185770A (en) | Variable frequency dividing circuits | |
| JPH01246602A (ja) | プログラマブルコントローラ用特殊機能ユニット | |
| JPH04156649A (ja) | 割り込み制御回路 | |
| JPS62226361A (ja) | マイクロプロセツサシステム | |
| KR100205780B1 (ko) | 원격 제어 신호 수신 장치 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| KR930009798B1 (ko) | 숫자 연산 코프로세서의 리세트-레디 카운터회로 | |
| KR100442290B1 (ko) | 프로그램 카운터 제어회로 | |
| JP2981275B2 (ja) | プログラマブルコントローラ | |
| KR100207481B1 (ko) | 데이터 검출을 위한 검출 시간 조정 장치 | |
| JP2517943B2 (ja) | タイマ装置 | |
| JPH0773072A (ja) | イベント回路 | |
| KR0182956B1 (ko) | 클럭신호를 이용한 마이크로프로세스의 지연기능 구현 장치 | |
| JPH0784669A (ja) | マイクロプロセッサ装置から供給される制御信号の発生時点を決定するための回路装置 | |
| JPS6282814A (ja) | 割込み回路 | |
| JPS6020393A (ja) | メモリリフレツシユ制御回路 | |
| JPH02280263A (ja) | マイクロプロセッサ | |
| JPS63211533A (ja) | リレ−制御装置 | |
| JPH04117096A (ja) | マイクロコンピュータ | |
| JPH07152460A (ja) | 電圧検出リセット回路 | |
| JPH0289136A (ja) | マイクロプロセツサの再起動方式 | |
| JPH1196019A (ja) | 割り込み制御方法 | |
| JPH05108384A (ja) | マイクロプロセツサ |