JPH02280263A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサに関する。

〔従来の技術〕

一般に、マイクロプロセッサにおいては、入力命令によ
り周辺装置からデータを読出したり、または、出力命令
によりデータを書込んだりする場合には、入出力バス・
サイクルと、それに引続く入出力バス・サイクルとの間
には一定の回復時間が必要であり、この間においては、
同一の周辺装置に対するアクセスを行ってはならないが
、一般に、この回復時間は各周辺装置によって異なって
いる。

通常、動作周波数がソフトウェアにより分離可能であり
、且つ入出力バス・サイクルの後にアイドル・ロックを
挿入する機能を有するマイクロプロセッサにおいては、
従来は、前記動作周波数を変えても挿入されるアイドル
・クロック数が変らないのが一般である。

第６図に示されるのは、従来の、この種のマイクロプロ
セッサの一例の構成を示すブロック図であり、第７図（
ａ）、　（ｂ）および（ｃ）は、この従来例における主
要信号のタイミング図である。第６図に示されるように
、マイクロプロセ・ソサ２１は、予め設定されるアイド
ル・クロック数を記憶するりカバリタイム制御レジスタ
２２と、外部から入力されるクロックを分周する動作周
波数制御部２３と、バス・サイクル制御部２４と、端子
２５と、を備えて構成されている、 第６図において、所定の設定アイドル・クロック数はリ
カバリタイム制御レジスタ２２に挿入されて格納される
が、このアイドル・クロック数の設定値は、信号線１０
９を経由してバス・サイクル制御部２４に伝達される。

第７図（ａ）に示されるように、マイクロプロセッサ２
１の基本バス・サイクルは、Ｔ１およびＴ２の２クロツ
クにより構成されており、リカバリタイムを必要とする
入出力装置（図示されない）に対する入出力バス・サイ
クルの後には、　ＴＩステートを挿入することにより、
リカバリタイムを確保することが可能となる。

例えば、リカバリタイム制御レジスタ２２に挿入される
アイドル・クロック数として「４」が設定されているも
のとすると、この「４」の情報は、前述のように、信号
線１０９を経由してバス・サイクル制御部２４に伝達さ
れる。バス・サイクル制御部２４においては、第７図（
ｂ）に示されるように、基本バ°ス・サイクルＴｌおよ
びＴ２の後にＴＩを四つ挿入して、リカバリタイムを確
保する。ここで、動作周波数を１７２に設定すると、端
子２５から入力されるクロック信号ＣＬＫは、動作周波
数制御部２３において２分周され、信号線１１０を経由
して、バス・サイクル制御部２４に伝達される。バス・
サイクル制御部２４においては、第７図（Ｃ）に示され
るように、第７１Ｊ（ｂ）のタイミング図に対し、２＠
の時間をかけて、リカバリタイムを含めた１バス・サイ
クルが完結される。以下、同様にしてバス・サイクルが
繰返されてゆく。

〔発明が解決しようとする課題〕

上述した従来のマイクロプロセッサにおいては、クロ・
ツク周波数として、低周波数のクロックで動作させる場
合においても、高周波数のクロックで動作させる場合と
同じ数だけのアイドル・クロックが挿入されることにな
り、アイドル・クロックに占有される時間が冗長にわた
るため、マイクロプロセ・ソサの処理速度に対して、・
必要以上の性能低下を招来するという欠点がある。

〔課題を解決するための手段〕

本発明のマイクロブ・ロセッサは、動作周波数を、所定
の入力クロックに対するソフトウェアによる分周作用を
介して生成することが可能なマイクロブロセ・ソサにお
いて、入出力バス・サイクルの後に挿入するアイドル・
クロックの設定数を予め格納しておく記憶手段と、前記
記憶手段に格納されている前記設定数を、前記入力クロ
ックに対する分周比に応じて制御調整するアイドル・ク
ロック制御手段と、前記アイドル・クロック制御手段に
より得られる情報に基づいて、所定のリカバリ・タイム
を制御調整するバス・サイクル制御手段と、を備えて構
成される。

〔実施例〕

次に、本発明について図面を参照して説明する。第１図
は、本発明の第１の実施例の構成を示すブロック図、第
２図は、本実施例に含まれるシフタのブロック図、第３
図（ａ）、（ｂ）および（［’＞は、第１の実施例にお
ける主要信号のタイミングを示す図である。第１図に示
されるように１本実施例のマイクロプロセッサ１は、ア
イドル・クロック数を格納するリカバリタイム制御レジ
スタ２と、外部から入力されるクロ・ツクを分周する動
作周波数制御部３と、リカバリタイム制御レジスタ２の
設定内容を、動作周波数制御部３において分周された動
作クロックの分周比に応じてシフトするシフタ４と、バ
ス・サイクル制御部５と、端子６と、を備えて構成され
ている。また、シフタ４は、第３図のブロック図に示さ
れるように、トランスファゲート７〜１２およびインバ
ータ１３により構成される。

第１図において、リカバリタイム制御レジスタ２に設定
されるアイドル・クロック数は、信号線１０１を経由し
てシフタ４に伝達される。本実施例においては、アイド
ル・クロック数の設定値の−例として、アイドル・クロ
ック数がｒ　１００（４）Ｊの場合について以後の説明
を行うものとする。

一方において、端子６から入力されるクロックＣＬＫは
、動作周波数制御部３に入力されて分周され、動作クロ
ックとして信号線１０４を経由してバス・サイクル制御
部５に入力される。また、動作周波数制御部３からは、
同時に、ｇＩｊ作周波周波数制御部３ける分周動作の有
無を識別する分周識別信号が、信号線１０３を経由して
シフタ４に送られる。−例として、クロックＣＬＫは動
作周波数制御部３において分周されず、そのままの周波
数の動作クロックとしてバス・サイクル制御部５に入力
される場合についての説明を最初に行う。

第２図に示されるシフタ４においては、信号線１０１を
経由して、リカバリタイム制御レジスタ２より送られて
くるアイドル・クロック数ｒｔｏｏ。

は、動作周波数制御部３から送られてくる前記分周識別
信号により、そのトランスファを制御されて、信号線１
０２を介してバス・サイクル制御部５に送られる。第２
図においては、動作周波数制御部３から信号線１０３を
経由して送られてくる分周識別信号は、上述のように、
動作周波数制御部３においてクロックＣＬＫに対する分
周が行われていないため、ｒ□、レベルの信号として入
力される。従って、アイドル・クロック数ｒｔｏｏ、は
、トランスファゲート７〜１２およびインバータ１３を
介して、そのまま出力され、信号線１０２を経由してバ
ス・サイクル制御部５に送られる。

基本バス・サイクルは、第３図（ａ）のタイミング図に
示されるように、ＴＩ、Ｔ２の２クロツクで１バス・サ
イクルを完結するが、リカバリタイム制御レジスタ２よ
り送られてくるアイドル・クロック数がｒｌｏｏ、すな
わち４であり、且つ動作周波数制御部３より送られてく
る分周識別信号がｒＱ。

レベルであるなめ、バス・サイクル制御部５においては
、第３図（ｂ）のタイミング図に示されるように、Ｔ１
が４個挿入される。

次に、動作周波数制御部３における分周数が１／２に設
定されている場合には、２分周された動作クロックが信
号線１０４を経由してバス・サイクル制御部５に送られ
るとともに、分周識別信号が「ＩＪレベルの信号として
信号線１０３を経由してシフタ４に入力される。シフタ
４においては、トランスファゲート７〜１２およびイン
バータ１３を介して、アイドル・クロック数ｆｌｏｐ、
は１ビ・ソト分シフトされ、信号［１０２を経由してバ
ス・サイクル制御部５に送られる。

バス・サイクル制御部５斉こおいては、シフタ４から送
られてくるアイドル・クロック数ｒｏｌｏ＋すなわち２
に対応して、第３図（ｃ）に示されるようにアイドル・
クロックＴ１が２Ｗｉ挿入される。この場合、動作クロ
ックの周期が２分周により２倍に伸びているため、１バ
ス・サイクルは第３図（ｂ）におけるｌバス・サイクル
よりも長くなり、リカバリ・タイムを十分にとることが
可能となる。

なお、上記の説明は、設定分周数が１と１／２の場合に
ついての例であるが、シフタ４において、アイドル・ク
ロック数を、４分周の場合には、２ビツト右にシフトし
、８分周の場合には、３ビツト右にシフトすることによ
り、容易にアイドル・クロック数を最適値に制御するこ
とができる。

次に、本発明の第２の実施例について説明する。第４図
は、本発明の第２の実施例の構成を示すブロック図、第
５図（ａ）、（ｂ）および（Ｃ）は、第２の実施例にお
ける主要信号のタイミングを示す図である。第４図に示
されるように、本実施例のマイクロプロセッサ１４は、
アイドル・クロック数を格納するリカバリタイム制御レ
ジスタ１５と、外部から入力されるクロックを分周する
動作周波数制御部１６と、リカバリタイム制御レジスタ
１５の設定内容を、動作周波数制御部１６において分周
された動作クロックの分周比に応じてシフトするシフタ
１７と、バス・サイクル制御部１８と、端子１９．２０
と、を備えて構成されている。なお、シフタ１７の構成
および作用は、前述の第２図に示されるシフタ４と同様
である。

第４図において、リカバリタイム制御レジスタ１５に設
定されるアイドル・クロック数が、信号線１０５を経由
してシフタ１７に伝達されることと、端子２０から入力
されるクロックＣＬにが動作周波数制御部１６に入力さ
れて分周され、動作クロックとして信号線１０８を経由
してバス・サイクル制御部１８に入力されるとともに、
動作周波数Ｍｎ２部１６からは、動作周波数制御部１６
における分周作用の有無を識別する分周識別信号が、信
号線１０７を経由してシフタ１７に送られることとは、
前述の第１の実施例の場合と同様である。この第２の実
施例の特徴は、端子１９からＲＣＶ制御信号が入力され
、バス・サイクル制御部１８に対する、挿入パルス数に
関連する制御作用を行っていることである。

今、−例として、入出力バス・サイクルの後に挿入され
るアイドル・クロック数としで、リカバリタイム制御レ
ジスタ１５に設定されている設定値がｒ　１００（４）
Ｊであり、また、動作周波数制御部１６における分周作
用無しの場合について説明を行うものとする。この場合
については、既に第１の実施例の場合について説明した
ように、シフタ１７からは、アイドル・クロック数の設
定値ｒ　１００（４）Ｊが、そのまま出力され、信号線
１０６を経由してバス・サイクル制御部１８に伝達され
るとともに、外部から入力されるクロックが、そのまま
動作クロックとしてバス・サイクル制御部１８に伝達さ
れる。

この場合の基本バス・サイクルは、第５図（ａ）に示さ
れるように、前記ＲＣＶ　＠御信号が「１１であるとき
には、ＴＩ、Ｔ２の２クロツクで１バス・サイクルが完
結する。今、ＲＣＶ制御信号が始めに「０」であるとき
には、リカバリタイム制御レジスタ１５より送られてく
るアイドル・クロック数「１００」すなわち４に対して
、第５図（ｂ）のタイミング図に示されるように、ＲＣ
Ｖ制御信号が［ＩＪレベルになるまで、アイドル・クロ
ックＴ１が７個挿入される。

次に、入力クロックが２分周される場合には、動作周波
数制御部１６から、２分周された動作クロックが信号ｍ
　ｔｏｇを経由してバス・サイクル制御部１８に送られ
るとともに、「ｌ」の分周識別信号が、信号４１１０７
を経由してシフタ１７に入力される。

この結果、アイドル・クロック数の設定値ｒ１００１は
、右方向に１ビット分シフトされて、ｒｏｌｏＪすなわ
ち２クロツク挿入の設定値が、バス・サイクル制御部１
８に伝達される。

この場合に、バス・サイクル制御部１８においては、Ｒ
ＣＶ制御信号が「０」であるときには、第５図（Ｃ）に
示されるように、ＲＣＶ制御信号がｒｌ、になるまでに
Ｔ１が３個挿入される。従って、挿入するアイドル・ク
ロック数を２個に設定しても、外部からの制御信号によ
り、リカバリタイムを追加挿入することが可能である。

〔発明の効果〕

以上、詳細に説明したように、本発明は、動作周波数が
ソフトウェアにより分周可能であり、且つ入出力バス・
サイクルの後にアイドル・クロックを挿入する機能を有
するマイクロプロセ・ソサに適用されて、予め設定され
ているアイドル・クロック数を、動作周波数に対応して
自動的に制御調整することにより、動作周波数の変化に
対して、処理速度を常時正常に保持することができると
いう効果がある。

【図面の簡単な説明】

第１図および第４図は、それぞれ本発明の第１および第
２の実施例の構成を示すブロック図、第２図は本発明に
おけるシフタのブロック図、第３図および第５図は、そ
れぞれ第１および第２の実施例における主要信号のタイ
ミングを示す図、第６図は、従来のマイクロプロセ・ソ
サの一例の構成を示すブロック図、第７図は、前記従来
例における主要信号のタイミングを示す図である。 図において、１．１４．２１・・・・・・マイクロプロ
セ・ソサ、　２，１５．２２・・・・・・リカバリタイ
ム制御レジスタ。 ３．１６．２３・・・・・・動作周波数制御部、４．１
７・・・・・・シフタ、５．１８．２４・・・・・・バ
ス・サイクル制御部、６．１９゜２０．２５・・・・・
・端子、７〜１２・−・・・・トランスファゲート、１
３・・・・・・インバータ。 代理人　弁理士　　内　原　　晋 ２５＋（ぐム１１）（し 烹δ困 基予ｆ惇ゴ１７（し 煽す呂

Claims (1)

【特許請求の範囲】
1. 動作周波数を、所定の入力クロックに対するソフトウェ
   アによる分周作用を介して生成することが可能なマイク
   ロプロセッサにおいて、入出力バス・サイクルの後に挿
   入するアイドル・クロックの設定数を予め格納しておく
   記憶手段と、前記記憶手段に格納されている前記設定数
   を、前記入力クロックに対する分周比に応じて制御調整
   するアイドル・クロック制御手段と、前記アイドル・ク
   ロック制御手段により得られる情報に基づいて、所定の
   リカバリ・タイムを制御調整するバス・サイクル制御手
   段と、を備えることを特徴とするマイクロプロセッサ。