JPS58222346A - マイクロプログラムの実行時間制御方式 - Google Patents
マイクロプログラムの実行時間制御方式Info
- Publication number
- JPS58222346A JPS58222346A JP10521482A JP10521482A JPS58222346A JP S58222346 A JPS58222346 A JP S58222346A JP 10521482 A JP10521482 A JP 10521482A JP 10521482 A JP10521482 A JP 10521482A JP S58222346 A JPS58222346 A JP S58222346A
- Authority
- JP
- Japan
- Prior art keywords
- execution
- microprogram
- control
- execution time
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/223—Execution means for microinstructions irrespective of the microinstruction function, e.g. decoding of microinstructions and nanoinstructions; timing of microinstructions; programmable logic arrays; delays and fan-out problems
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はマイクロプログラムによって制御される論理
装置におけるマイクロプログラムの実行時間制御方式に
関するものである。
装置におけるマイクロプログラムの実行時間制御方式に
関するものである。
従来のマイクロプログラムの実行制御と、これを実行す
るための実行時間との関係は、第１図、第２図に示すも
のであった。第１図は、マイクロプログラムの実行フロ
ーチャートであ！Ｄ、＋１１、（２）、（３）、（４）
は各々マイクロプログラム′の１実行うロックで実行さ
れる実行制御を表わし、Ａ、、ＢｌＣはマイクロプログ
ラムの実行制御指定フィールドで指定される実行制御内
容を表わす。
るための実行時間との関係は、第１図、第２図に示すも
のであった。第１図は、マイクロプログラムの実行フロ
ーチャートであ！Ｄ、＋１１、（２）、（３）、（４）
は各々マイクロプログラム′の１実行うロックで実行さ
れる実行制御を表わし、Ａ、、ＢｌＣはマイクロプログ
ラムの実行制御指定フィールドで指定される実行制御内
容を表わす。
第２図は、第１図のマイクロプログラム実行フロアチャ
ートに従って、マイクロプログラムの各ステップで実行
される実行制御内容と、実行時間との関係を示したもの
で′ちυ、ＴＯ，ＴＩ、 ’ｌ’ｉはマイクロプログラ
ムの各ステップの実行時間を嵌わす。
ートに従って、マイクロプログラムの各ステップで実行
される実行制御内容と、実行時間との関係を示したもの
で′ちυ、ＴＯ，ＴＩ、 ’ｌ’ｉはマイクロプログラ
ムの各ステップの実行時間を嵌わす。
次にマイクロプログラムの実行制御と実行時間の関係に
おける従来技術について述べる。第１図に示すマイクロ
プログラムの実行フロチャートを実行する場合、Ｂの実
行制御の実行時間に注目すると、例えば、Ｂの実行制御
と、Ｃの実行制御とでは、実行に必要なデータのセット
やデータバスを決定する制御信号等が互いに乱されない
関係にあれば、Ｂの実行制御内容を実行するに必要なデ
ータのセットやデータバスを決定する制御信号等が始め
て決定される（２）の時点の電気的遅延時間と（４）の
時点でＢの実行制御内容を実行するに必要なデータセッ
ト或いはデータバスを決定する制御信号等が前ステップ
Ｃの実行制御では乱されないため既に安定している場合
の電気的遅延時間、すなわち実行時間とは十分異なり得
る。
おける従来技術について述べる。第１図に示すマイクロ
プログラムの実行フロチャートを実行する場合、Ｂの実
行制御の実行時間に注目すると、例えば、Ｂの実行制御
と、Ｃの実行制御とでは、実行に必要なデータのセット
やデータバスを決定する制御信号等が互いに乱されない
関係にあれば、Ｂの実行制御内容を実行するに必要なデ
ータのセットやデータバスを決定する制御信号等が始め
て決定される（２）の時点の電気的遅延時間と（４）の
時点でＢの実行制御内容を実行するに必要なデータセッ
ト或いはデータバスを決定する制御信号等が前ステップ
Ｃの実行制御では乱されないため既に安定している場合
の電気的遅延時間、すなわち実行時間とは十分異なり得
る。
すなわち、（１）の時点でのＡの実行制御の実行時間が
Ｔｌ、（２）の時点でのＢの実行制御の実行時間がＴ・
、（３）の時点でのＣの実行制御の実行時間がＴ茸。
Ｔｌ、（２）の時点でのＢの実行制御の実行時間がＴ・
、（３）の時点でのＣの実行制御の実行時間がＴ茸。
（４）の時点でのＢの実行制御の実行時間がＴｓであり
、Ｔｓ ＜ ７１＜ Ｔｍ ＜’ｒｅ の実行時間の
関係にあったとすると従来は、第２図のｃ！Ｕに示す如
く、マイクロプログラムの実行うロックが・Ａ、Ｂ、Ｃ
の実行制御のうちの最大実行時間ＴＯに画一化され、実
行時間制御が全くなされないとか、また、第２図の四に
示すＢの実行制御と実行時間の如く、実行時間を実行制
御によシー量的に決定する実行時間制御の方式がとられ
てきた０ 。
、Ｔｓ ＜ ７１＜ Ｔｍ ＜’ｒｅ の実行時間の
関係にあったとすると従来は、第２図のｃ！Ｕに示す如
く、マイクロプログラムの実行うロックが・Ａ、Ｂ、Ｃ
の実行制御のうちの最大実行時間ＴＯに画一化され、実
行時間制御が全くなされないとか、また、第２図の四に
示すＢの実行制御と実行時間の如く、実行時間を実行制
御によシー量的に決定する実行時間制御の方式がとられ
てきた０ 。
′：１１
このように、従来の方式では、マイクロプログラムの各
ステップごとに、実行時間を任意に制御できないため、
実行時間を決定する信号の設定環境によっては、必ずし
も一意的に定められた実行時間を必要としない実行制御
の場合には、冗長時間が強制されることとなυマイクロ
プログラムの実行時間により性能が影響される論理装置
等の性能を低下せしめる欠点があった。
ステップごとに、実行時間を任意に制御できないため、
実行時間を決定する信号の設定環境によっては、必ずし
も一意的に定められた実行時間を必要としない実行制御
の場合には、冗長時間が強制されることとなυマイクロ
プログラムの実行時間により性能が影響される論理装置
等の性能を低下せしめる欠点があった。
まだ、マイクロプログラムの実行制御の実行時間を変更
する必要が生じた場合、大巾な／・−ドウエアの修正を
必要とし、実行時間の移行も容易でなかった。
する必要が生じた場合、大巾な／・−ドウエアの修正を
必要とし、実行時間の移行も容易でなかった。
この発明は、上記のような従来の欠点を除去するために
なされたもので、マイクロプログラムの実行制御フィー
ルドに、実行時間指定フィールドを、独立に設け、マイ
クロプログラムの実行制御をステップごとに最′適の実
行時間に容易に制御できるマイクロプログラムの実行時
間制御方式を提供することを目的としている。
なされたもので、マイクロプログラムの実行制御フィー
ルドに、実行時間指定フィールドを、独立に設け、マイ
クロプログラムの実行制御をステップごとに最′適の実
行時間に容易に制御できるマイクロプログラムの実行時
間制御方式を提供することを目的としている。
以下、この発明の一実施例を・図について説明す、、１
す る。第６図は、マイクロプログラムの実行フローチャー
トであシ、（１）、（２）、（３）、（４）は第１図で
説明したごとく、各々マイクロプログラムの１実行うロ
ックで実行される実行制御を表わし、またＡｌＢＳＣも
第１図で説明したごとく、マイクロプログラムの実行制
御指定フィールドで指定フィールドで指定される実行制
御内容を表わす。一方（ＴＣｏ）、（ＴＣｌ）、（Ｔｅ
３）、（Ｔｅ３）。
す る。第６図は、マイクロプログラムの実行フローチャー
トであシ、（１）、（２）、（３）、（４）は第１図で
説明したごとく、各々マイクロプログラムの１実行うロ
ックで実行される実行制御を表わし、またＡｌＢＳＣも
第１図で説明したごとく、マイクロプログラムの実行制
御指定フィールドで指定フィールドで指定される実行制
御内容を表わす。一方（ＴＣｏ）、（ＴＣｌ）、（Ｔｅ
３）、（Ｔｅ３）。
は各マイクロプログラムの実行時間指定フィールドの内
容を表わす。第４図は、第３図に示したマイクロプログ
ラムの実行フローチャートでＡ、Ｂ。
容を表わす。第４図は、第３図に示したマイクロプログ
ラムの実行フローチャートでＡ、Ｂ。
Ｃの各実行制御内容が第１図に示される。Ａ、 Ｂ。
Ｃの各実行制御内容と同じであり、かつＢとＣの実行制
御内容の関係も、第１図で説明した如く、データセット
、データノくスを決定する制御信号等が互に乱されない
関係にある場合におけるこの発明の実行時間制御方式を
実施時のマイクロプログラムの各ステップでの、実行制
御と実行時間との関係である。なお、Ｔ・ Ｔ、、Ｔｍ
、Ｔｓ、は実行時間を示す。
御内容の関係も、第１図で説明した如く、データセット
、データノくスを決定する制御信号等が互に乱されない
関係にある場合におけるこの発明の実行時間制御方式を
実施時のマイクロプログラムの各ステップでの、実行制
御と実行時間との関係である。なお、Ｔ・ Ｔ、、Ｔｍ
、Ｔｓ、は実行時間を示す。
第５図は、この発明のマイクロプログラム実行時間制御
方式を具現化した実行時間制御回路（Ｑ 一実施例であ
！＋、（５１）は、マイクロプログラムの実行制御指定
フィールドレジスタであり、（５乃は他の実行制御指定
とは独立に設けられたマイクロプログラムの実行時間制
御フィールドレジスタ、Ｇ６）は、実行時間指定フィー
ルドのデコード回路、（Ｇ４）はりｐツク発生回路、６
９はマイクロプログラム実行時間指定フィールドで指定
されたマイクロプログラム実行り四ツクを選択する実行
うロック選択回路、Ｇ６）はマイクロプログラムの実行
制御により実行される各制御部である。
方式を具現化した実行時間制御回路（Ｑ 一実施例であ
！＋、（５１）は、マイクロプログラムの実行制御指定
フィールドレジスタであり、（５乃は他の実行制御指定
とは独立に設けられたマイクロプログラムの実行時間制
御フィールドレジスタ、Ｇ６）は、実行時間指定フィー
ルドのデコード回路、（Ｇ４）はりｐツク発生回路、６
９はマイクロプログラム実行時間指定フィールドで指定
されたマイクロプログラム実行り四ツクを選択する実行
うロック選択回路、Ｇ６）はマイクロプログラムの実行
制御により実行される各制御部である。
次に動作について述べる０第３図の実行フロチャートに
おいて、（１）の時点でマイクロプログラムの実行制御
指定フィールドＡが実行制御指定フィー、ルドレジスタ
（５１）にセットされ、また実行時間指定フィールドＴ
Ｃ１は実行時間指定フィールドレジスタ （５２）にセ
ットされる０実行時間指定フィールドレジスタ ６乃の
出力は、実行時間指定フィールドデコード回路（５粉
に伝達され、このデコード結果によυ、実行時間指定フ
ィールドで指定された実行う四ツ２１重を選ぶべく選択
信号６乃がマイクロプログラム実行うロック選択回路（
５５）に伝えられる。実行うロック選択回路０！１９で
は、実行時間に対応したタイミングの異なる種々のクロ
ックを具備したクロック発生回路（５４）から供給され
る種々のクロックのうち、選択信号６カにより指定され
た実行り四ツクＴ１を選択し、夾行うロックライン（５
Ｂ）を通じ各制御部Ｇ６）、及び実行制御指定フィール
ドレジスタ ６１）、実行時間指定フィールドレジスタ
（５２）へ供給する 以下、同様の動作で、第４図に示
すごとく、（２）の時点で実行制御Ｂが実行時間制御フ
ィールドＴＣＯにより実行うロックＴ、で、（３）の時
点で実行制御Ｃが実行時間制御フィールドＴＣ２によシ
、実行うロックＴｒ（’、 （４１の時点で実行制御Ｂ
が実行時間制御フィールドＴＣ５により実行うロックＴ
３で実行される。
おいて、（１）の時点でマイクロプログラムの実行制御
指定フィールドＡが実行制御指定フィー、ルドレジスタ
（５１）にセットされ、また実行時間指定フィールドＴ
Ｃ１は実行時間指定フィールドレジスタ （５２）にセ
ットされる０実行時間指定フィールドレジスタ ６乃の
出力は、実行時間指定フィールドデコード回路（５粉
に伝達され、このデコード結果によυ、実行時間指定フ
ィールドで指定された実行う四ツ２１重を選ぶべく選択
信号６乃がマイクロプログラム実行うロック選択回路（
５５）に伝えられる。実行うロック選択回路０！１９で
は、実行時間に対応したタイミングの異なる種々のクロ
ックを具備したクロック発生回路（５４）から供給され
る種々のクロックのうち、選択信号６カにより指定され
た実行り四ツクＴ１を選択し、夾行うロックライン（５
Ｂ）を通じ各制御部Ｇ６）、及び実行制御指定フィール
ドレジスタ ６１）、実行時間指定フィールドレジスタ
（５２）へ供給する 以下、同様の動作で、第４図に示
すごとく、（２）の時点で実行制御Ｂが実行時間制御フ
ィールドＴＣＯにより実行うロックＴ、で、（３）の時
点で実行制御Ｃが実行時間制御フィールドＴＣ２によシ
、実行うロックＴｒ（’、 （４１の時点で実行制御Ｂ
が実行時間制御フィールドＴＣ５により実行うロックＴ
３で実行される。
なお、この発明を具現化した実行時間制御回路には上記
実施例に限るものでなく、様々な態様の実行時間制御回
路がある。 パ：１′ 以上のように、この発明によれば、簡単な回路でかつ容
易にマイクロプログラムの実行制御を最も適切な実行時
間で実行することが可能であり、マイクロプログラムに
より、制御される論理装置の性能が向上されるに効果が
ある。
実施例に限るものでなく、様々な態様の実行時間制御回
路がある。 パ：１′ 以上のように、この発明によれば、簡単な回路でかつ容
易にマイクロプログラムの実行制御を最も適切な実行時
間で実行することが可能であり、マイクロプログラムに
より、制御される論理装置の性能が向上されるに効果が
ある。
第１図は従来のマイクロプログラムの実行フローチャー
ト、第２図は従来のマイクロプログラム実行における実
行制御と実行時間の関係図面、第３図はこの発明の一実
施例のマイクロプログラムの実行フロチャート、第４図
はこの発明を実施した場合のマイクログログレム実行に
おける実行制御と実行時間の関係を示す図、第５図はこ
の発明の一実施例を示すブロック図である。 図において、・ （５１）は実行制御指定フィールドレ
ジ、スタ、Ｇ２）は実行時間指定フィールドレジスタ、
６３）は実行時間指定フィールドデコード回路、（Ｇ５
４）はクロック発生回路、（５っけマイクロプログラム
実行うロック選択回路である。 １１ １１″ 代理人葛野信− 第 １ 図 第２図 ヒη＋ Ｔｏ ＋ ７２ −１− Ｔｏ−１第３図 第４図
ト、第２図は従来のマイクロプログラム実行における実
行制御と実行時間の関係図面、第３図はこの発明の一実
施例のマイクロプログラムの実行フロチャート、第４図
はこの発明を実施した場合のマイクログログレム実行に
おける実行制御と実行時間の関係を示す図、第５図はこ
の発明の一実施例を示すブロック図である。 図において、・ （５１）は実行制御指定フィールドレ
ジ、スタ、Ｇ２）は実行時間指定フィールドレジスタ、
６３）は実行時間指定フィールドデコード回路、（Ｇ５
４）はクロック発生回路、（５っけマイクロプログラム
実行うロック選択回路である。 １１ １１″ 代理人葛野信− 第 １ 図 第２図 ヒη＋ Ｔｏ ＋ ７２ −１− Ｔｏ−１第３図 第４図
Claims (1)
- マイクロプロゲラ、ムの実行制御を指定するフィールド
に他の実行制御指定フィールドと無関係に実行時間制、
御をつかさどる実行時間制御フィールドを設け、タイミ
ングの異なる種々のクロックを具備したクロック発生回
路から上記実行時間制御フィールドに対応した実行うロ
ックを選択し、マイクロプログラムの実行制御を上記選
択された実行うロックで制御するようにしたことを特徴
とするマイクロプログラムの実行時間制御方式４゜
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10521482A JPS58222346A (ja) | 1982-06-18 | 1982-06-18 | マイクロプログラムの実行時間制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10521482A JPS58222346A (ja) | 1982-06-18 | 1982-06-18 | マイクロプログラムの実行時間制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58222346A true JPS58222346A (ja) | 1983-12-24 |
Family
ID=14401414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10521482A Pending JPS58222346A (ja) | 1982-06-18 | 1982-06-18 | マイクロプログラムの実行時間制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58222346A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60194489A (ja) * | 1984-03-15 | 1985-10-02 | ダイキン工業株式会社 | Ｃｒｔデイスプレイ装置の図形デ−タ解析処理回路 |
| JPS6295633A (ja) * | 1985-10-22 | 1987-05-02 | Nec Corp | マイクロプログラム制御装置 |
-
1982
- 1982-06-18 JP JP10521482A patent/JPS58222346A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60194489A (ja) * | 1984-03-15 | 1985-10-02 | ダイキン工業株式会社 | Ｃｒｔデイスプレイ装置の図形デ−タ解析処理回路 |
| JPS6295633A (ja) * | 1985-10-22 | 1987-05-02 | Nec Corp | マイクロプログラム制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6029402B2 (ja) | クロツク制御信号発生装置 | |
| US4757444A (en) | Vector processor capable of performing iterative processing | |
| JPH05197673A (ja) | 論理回路 | |
| JPS58222346A (ja) | マイクロプログラムの実行時間制御方式 | |
| JPS595736A (ja) | タイミング作成回路 | |
| JPH0828834B2 (ja) | 信号処理装置 | |
| JPS61282946A (ja) | プログラマプルコントロ−ラ | |
| JPH02280263A (ja) | マイクロプロセッサ | |
| JP2984808B2 (ja) | 大規模集積回路の内部初期化回路 | |
| SU1624532A1 (ru) | Д-триггер | |
| JPS5991555A (ja) | プライオリテイ制御方式 | |
| JPH0474273A (ja) | 論理シミュレーション方式 | |
| JP2615504B2 (ja) | マイクロコントローラ | |
| JP2609685B2 (ja) | リセット回路 | |
| JPS648369B2 (ja) | ||
| JPS604328A (ja) | 集積回路 | |
| JPS581248A (ja) | インタロツク条件制御方式 | |
| JPH03216898A (ja) | 集積回路 | |
| JPS6120135A (ja) | デ−タ処理装置 | |
| JPS60149222A (ja) | 論理回路 | |
| JPH0535817A (ja) | シミユレーシヨン方法 | |
| JPH044614B2 (ja) | ||
| JPH0744521B2 (ja) | エラステイツクストアメモリ回路 | |
| JPH0322613A (ja) | データ選択回路 | |
| JPS63304181A (ja) | テストモ−ド選択回路 |