JPH0474273A - 論理シミュレーション方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理シミュレーション方式に関し、特に与えら
れた論理回路の一部の構成要素に対する論理的な機能の
モデリングを前記構成要素に対応して実際に存在する半
導体回路（以下、実チップと称す）を動作させながら行
う論理シミュレーション方式に関する。

〔従来の技術〕

従来、かかる論理シミュレーション（以下、シミュレー
ションと称す）の対象となる論理回路の大規模化や複雑
化に伴い、各種の新しい方式が開発されている。これに
対する従来技術の１つとして、実チップを動作させなが
らのシミュレーション（以下、実チップシミュレーショ
ンと称す）の機能を有する論理シミュレーション方式を
あげることができる。この実チップシミュレーションは
マイクロコンピュータ・システムのように既に実チップ
化された構成要素を含む論理回路のシミュレーションに
おいて有効なものであり、前記構成要素についてはソフ
トウェア的な機能技術は一切行わず、シミュレーション
における前記構成要素の論理的な機能のモデリングは実
際に該当する実チップを動作させることにより行なって
いる。

以下、実チップシミュレーションを行なうにあたっての
従来の論理シミュレーション方式について図面を用いて
説明する。

第４図は従来の一例を説明するための実チップシミュレ
ーションの論理的構成図である。

第４図に示すように、シミュレーション・プロセス８は
与えられた論理回路と入力バタンから所定の論理演算に
よりシミュレーションを行っていくソフトウェアブロッ
クであり、実チップ１０を用いない通常のシミュレーシ
ョンはすべてこのプロセスだけで実行可能なものである
。一般に、このシミュレーション・プロセス８はさらに
論理回路や入力バタン等のシミュレーションへの各種入
力データとのインタフェース機能を有するプロセスと、
論理演算を担当するプロセスと、出力結果のトレース表
示等のシミュレーションからの各種出力データとのイン
タフェース機能を有するプロセス等に細分化されるが、
ここでは１つのプロセスとして扱う。また、実チップ制
御プロセス９はシミュレーション・プロセス８から要求
に応じて実チップ１０を駆動し、その結果得られる実チ
ップ１０からの出力をサンプリングしてシミュレーショ
ン・プロセス８にフィードバックするものである。

第５図は従来の一例を説明するための実チップモデルに
対するイベント発生後の動作を示すフロー図である。

第５図に示すように、このフローは実チップ１０により
その論理的機能がモデリングされる論理回路中の構成要
素、すなわち実チップモデルに対するイベント発生後の
論理シミュレーション方式の動作を示している。この第
５図においては、まずシミュレーション・プロセス８に
おいて実チップモデルに対するイベントが発生する（以
下、この時点の状態を状１１ｉＡと称す）。この状ｉＡ
におけるシミュレーション・プロセス８は実チップ１０
に入力するデータを実チップ制御プロセス９に送信する
。

次に、実チップ制御プロセス９はこのデータをシミュレ
ーション・プロセス８から受信した後、実チップｌＯを
駆動する。そして、実チップ制御プロセス９はこの結果
得られる実チップ１０がらの出力データをサンプリング
し、これを再びシミュレーション・プロセス８へ送信す
る。

一方、シミュレーション・プロセス８は実チップ制御プ
ロセス９へ送信した後、待ち状態を続ける。そして、実
チップ制御プロセス９から実チップ１０の出力データを
受信した後、これを状態Ａに対する実チップモデルの出
力としてシミュレーション演算を再開する。

このように、従来の論理シミュレーション方式はシミュ
レーションプロセス８における実チップモデルに対する
入力イベントの発生に対して、実チップ制御プロセス９
に対する入力データを送信した後、実チップ制御プロセ
ス９がらの出力データの受信を待ってシミュレーション
演算を再開することになる。従って、この間の２度にわ
たるプロセス間通信によりオーバーヘッドが生じている
。

〔発明が解決しようとする課題〕

上述した従来の論理シミュレーション方式は実チップシ
ミュレーションを行うにあたり、シミュレーションプロ
セスにおける実チップモデルに対する入力イベントの発
生に対して、実チップ制御プロセスに対する入力データ
を送信した後、実チップ制御プロセスからの出力データ
の受信を待ってシミュレーション演算を再開することに
なるので、この間の２度にわたるプロセス間通信により
生じるオーバーヘッドはシミュレーション時間の大幅な
増加を招くとうい欠点がある。

特に、実チップモデルがマイクロプロセッサ等の場合は
、入力クロックの変化に対して出力が変化する割合は非
常に少ないにもがかわらず、入力クロックの変化毎に第
５図に示す動作が行われることになり、その結果生ずる
シミュレーション時間の増加は実チップシミュレーショ
ンの重大な欠点になっている。

本発明の目的は、かかるシミュレーション時間を短縮す
ることのできる論理シミュレーション方式を提供するこ
とにある。

〔課題を解決するための手段〕

本発明の論理シミュレーション方式は、論理回路中の論
理ブロックに対する実チップを用意し、前記論理ブロッ
クに対する入力イベントの発、生に対する論理的な機能
のモデリングを前記実チップを動作させることにより行
う論理シミュレーション方式において、前記入力イベン
ト発生時の前記論理回路の状態に対する前記実チップの
動作結果を待つことなく前記モデルの出力変化がないも
のと仮定してシミュレーション演算を行う手段と、前記
実チップの動作結果が得られた時点で前記入力イベント
発生時の前記論理回路の状態を再現する手段とを有して
構成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の第一の実施例を説明するための実チッ
プモデルに対するイベント発生後の動作を示すフロー図
である。

第１図に示すように、本実施例においても実チップシミ
ュレーションの論理的構成は、前述した従来例と同様に
第４図に示すとおりである。すなわち、シミュレーショ
ン・プロセス８における実チップモデルに対するイベン
トの発生と、実チップ制御プロセス９への入力データの
送信と、実チップ制御プロセス９におけるシミュレーシ
ョン・プロセス８からの入力データの送信と、実チップ
１０に対する入力データの駆動と、実チップ１゜からの
出力データのサンプリングと、シミュレーション・プロ
セス８への出力データの送信とについては、前述した第
５図と同様である。

本実施例においては、実チップ制御プロセス９への入力
データの送信後、シミュレーションプロセス８上では状
ＤＡに対して実チップモデルからの出力が変化しながっ
たものとしてシミュレーション演算を続行する。そして
、実チップ制御プロセス９から出力した時点で実チップ
モデルの出力変化を判定する。さらに、実チップモデル
の出力が変化している場合は状［Ａに対して再度シミュ
レーション演算を行ない、実チップモデルの出力が変化
していない場合は状ｆｌＢに対してシミュレーション演
算を続行する。

第２図（ａ）、（ｂ）はそれぞれ第１図における実チッ
プモデルを含む回路図およびその動作シーケンス図であ
る。

第２図（ａ）に示すように、本実施例はインバータゲー
ト１，３．５〜７と、実チップモデル２と、ＮＡＮＤゲ
ート４とがら構成され、特にインバータ５，６は２Ｎ個
の素子で形成される。

また、第２図（ｂ）に示すように、その回路動作はシミ
ュレーション・プロセス８上でインバータゲート１の出
力がハイがらロウに変化し、実チップモデル２に対する
入力イベントが発生する。

この時点が状ＢＡである。この人力イベントに対でシミ
ュレーション・プロセス８は実チップ制御プロセス９へ
入力データを送信する。すなわち、シミュレーション・
プロセス８上では、この入力イベントに対する実チップ
モデル２の出力はハイのまま変化しないものとしてさら
にシミュレーション演算が進められ、その結果インバー
タゲート３、ＮＡＮＤゲート４．インバータゲート５お
よび６の各出力がゲート１段につき１ユニツトずつ遅れ
て変化している。ただし、状態Ａ以降のシミュレーショ
ン演算については変化したゲート名及びその変化前の値
を記録しておく。

次に、インバータゲート６の出力が変化した状態、すな
わち状ＢＢでシミュレーション・プロセス８は実チップ
制御プロセス９から出力データを受信するものとする。

その結果、実チップモデル２の出力はハイのまま変化し
ないことが確認され、シミュレーション・プロセス８上
では状ＵＢに対してそのままシミュレーション演算が続
行される。

ここで、仮に実チップ制御プロセス９から出力データを
受信した結果、実チップモデル２の出力がハイからロウ
に変化していた場合を考える。この場合、シミュレーシ
ョン・プロセス８上では、状ＢＢから状態Ａを再現した
後、実チップモデル２の変化後の出力をもとにシミュレ
ーション演算が続けられる。これは状態Ａ以降のシミュ
レーション演算について、変化したゲート名及びその変
化前の値を記録しであるので可能である。

これにより、従来技術のプロセス間通信により生ずるオ
ーバーヘッドに起因するシミュレーション時間の増加は
、本実施例により回避できることができる。また、前述
したようなマイクロプロセッサ等の実チップモデルにお
いては、入力クロック等の入力イベントに対して出力は
変化しない場合が多い。このような場合、本発明を用い
ることにより特に大幅なシミュレーション時間の短縮を
図ることが可能である。

第３図（ａ）、（ｂ）はそれぞれ本発明の第二の実施例
を説明するためのフル・デイレイ・シミュレーション回
路図およびその動作フロー図である。

第３図（ａ＞、（ｂ）に示すように、本実施例も実チッ
プシミュレーションの論理的構成は前述した第一の実施
例と同様に第４図に示すとおりである。また、本実施例
は実チップモデルに対するイベント発生後の動作も第一
の実施例と同様に第１図に示すとおりである。更に、前
述した第一の実施例はユニット・デイ７レイ・シミュレ
ーションに適用しているのに対して、本実施例はフル・
デイレイ・シミュレーションに適用している。

まず、第３図（ａ）に示すように、フル・デイレイ・シ
ミュレーションの動作は各ゲート毎にデイレイ値りが付
加された回路で行なわれる。そして、シミュレーション
においては、第３図（ｂ）に示すように、各ゲート入力
イベントに対し、与えられたデイレイ値を反映させなが
ら出力が変化していくことになる。

このフル・デイレイ・シミュレーションは、前述した第
一の実施例におけるユニット・デイレイ・シミュレーシ
ョンと同様であるなめ、詳細な説明を省略するが、特に
マイクロプロセッサ等の実チップモデルにおいて大幅に
シミュレーション時間の短縮を図ることができる。

〔発明の効果〕

以上説明したように、本発明は実チップシミニレ−ジョ
ンを行うにあたり、シミュレーションプロセスにおける
実チップモデルに対する入力イベントの発生に対して、
実チップ制御プロセスに対する入力データの送信後、実
チップ制御プロセスからの出力データの受信を待つこと
なく、状ＯＡに対して実チップモデルの出力は変化しな
いものとしてその後のシミュレーション演算を続行し、
実チップ制御プロセスから出力データを受信した時点で
状ＵＢにおける実チップモデルの出力変化を判定し、実
チップモデルの出力が変化している場合のみ状ＤＡに対
して再度シミュレーション演算を行ない、実チップモデ
ルの出力が変化していない場合は状態Ｂに対してシミュ
レーション演算を続行することにより、シミュレーショ
ン時間の大幅な減少を図ることができるという効果かあ
る。

【図面の簡単な説明】

第１図は本発明の第一の実施例を説明するための実チッ
プモデルに対するイベント発生後の動作を示すフロー図
、第２図（ａ）、（ｂ）はそれぞれ第１図における実チ
ップモデルを含む回路図およびその動作シーケンス図、
第３図（ａ）（ｂ）はそれぞれ本発明の第二の実施例を
説明するためのフル・ティレイ・シミュレーション回路
図およびその動作フロー図、第４図および第５図はそれ
ぞれ従来の一例を説明するための実チップシミュレーシ
ョンの論理的構成図および実チップモデルに対するイベ
ント発生後の動作を示すフロー図である。 １．３．５，６．７・・・インバータ・ゲート、２・・
・実チップモデル、４・・・ＮＡＮＤゲート。

Claims (1)

1. 【特許請求の範囲】 １、論理回路中の論理ブロックに対する実チップを用意
   し、前記論理ブロックに対する入力イベントの発生に対
   する論理的な機能のモデリングを前記実チップを動作さ
   せることにより行う論理シミュレーション方式において
   、前記入力イベント発生時の前記論理回路の状態に対す
   る前記実チップの動作結果を待つことなく前記モデルの
   出力変化がないものと仮定してシミュレーション演算を
   行う手段と、前記実チップの動作結果が得られた時点で
   前記入力イベント発生時の前記論理回路の状態を再現す
   る手段とを有することを特徴とする論理シミュレーショ
   ン方式。 ２、実チップシミュレーションを行なうにあたり、シミ
   ュレーションプロセスにおける実チップモデルに対する
   入力イベントの発生に対して、実チップ制御プロセスに
   対する入力データの送信後、前記実チップ制御プロセス
   からの出力データの受信を待つことなく、状態Ａに対し
   て前記実チップモデルの出力は変化しないものとしてそ
   の後のシミュレーション演算を続行し、前記実チップ制
   御プロセスから前記出力データを受信した時点で状態Ｂ
   での前記実チップモデルの出力変化を判定し、前記実チ
   ップモデルの出力が変化している場合のみ前記状態Ａに
   対して再度シミュレーション演算を行ない、前記実チッ
   プモデルの出力が変化していない場合は前記状態Ｂに対
   してシミュレーション演算を続行することを特徴とする
   論理シミュレーション方式。