JPH05324754A - 論理シミュレーション用ゲート論理回路生成方法 - Google Patents

Abstract

(57)【要約】 【目的】 周辺論理を設計論理のゲート論理とマージし
て装置全体をゲート論理レベルでシミュレーション可能
とし、システム全体を高速にシミュレーションする。 【構成】 本発明による論理シミュレーション用ゲート
論理生成方法は、タイムチャート記述を入力する第１の
ステップと、タイムチャート記述から入力信号名、出力
信号名、及び出力信号名からなるタイムチャート要素テ
ーブルを作成する第２のステップと、当該タイムチャー
ト要素テーブルの出力信号の変化タイミングから、当該
変化タイミングに合わせてパルス信号を発生させるゲー
ト論理回路を生成する第３のステップと、前記パルス信
号をラッチして、当該タイムチャート記述の機能を実現
するフリップフロップを生成する第４のステップから構
成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、論理装置の論理検証に
用いる論理シミュレーションに係り、特に論理動作レベ
ルから、論理シミュレーション用ゲート論理回路生成方
法に関する。

【０００２】

【従来の技術】ＷＳなどの装置開発期間を短縮するため
には、設計段階で論理不良出来うる限り取り除くことが
必須であり、そのためのツールとして論理シミュレータ
が適用されている。

【０００３】シミュレーションするためには設計対象論
理のほか、その周辺論理についてもシミュレーションの
ためのモデルを作成する必要がある。

【０００４】従来、設計対象論理はゲートレベルでモデ
ル化し、周辺論理については高位記述言語を用いた論理
動作レベルでモデル化し、論理動作／ゲートレベル混在
で、ＷＳ上のソフトウェア論理シミュレータでシミュレ
ーションされてきた。しかし、現在では対象の大規模
化、複雑化に伴い論理シミュレータを高速化しＴＡＴ短
縮を図るため、専用ハードウェアを利用したシミュレー
ションエンジンを用いる方法（特開昭６２−３７３１
８，特開平１−２３００７４）が一般的になってきてい
る。

【０００５】ところがシミュレーションエンジンでは、
ＡＮＤ，ＯＲなどのゲート素子、フリップフロップ、遅
延素子などのゲート論理素子しか取り扱えないため、上
記混在モデルをそのままシミュレーションエンジンを用
いた論理シミュレーションシステムでシミュレーション
しようとすると、論理動作モデルは従来のＷＳでソフト
ウェアシミュレーションするほか手立てがなく、全体と
しての高速化は達成されない。

【０００６】そこで、シミュレーションエンジンをフル
に活用するためには、論理動作レベル記述からゲート論
理をシミュレーション用に生成することが必須になる。

【０００７】

【発明が解決しようとする課題】周辺論理の内部構造は
不明な場合が多いため、外部とのインタフェース情報を
基に周辺論理のミュレーションモデルを作成することが
多い。この外部とのインタフェース情報として、周辺論
理ＬＳＩのメーカーが出しているユーザーズマニュアル
などに記述された、入出力信号の信号変化のタイミング
を記述したタイムチャートがある。

【０００８】従来、上記のタイムチャートから人手でＣ
などの高位記述言語で論理動作モデルを作成し、この動
作モデルと設計対象論理のゲート論理モデルを混在した
モデルをシミュレーションエンジンを用いた論理シミュ
レーションシステムでシミュレーションを実施してい
た。しかし、この混在モデルだと論理動作モデルは従来
のＷＳ上のソフトウェア論理シミュレータでシミュレー
ションする他なく、これが全体の処理性能を低下させる
原因となるという問題点があった。

【０００９】本発明の目的は、タイムチャート記述によ
る外部インタフェース情報から、直接、周辺論理のシミ
ュレーション用ゲートモデルを生成する手段を提供する
ことにある。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、周辺論理の外部インタフェース情報から
ゲート論理回路を生成する。周辺論理の外部インタフェ
ース情報を基に外部との信号接続を表すブロック部とそ
の出力信号の信号変化を記述するタイムチャート部から
なるタイムチャート記述を入力する第一のステップと、
前記タイムチャート記述からトリガとする入力信号名、
出力信号名、及び出力信号の変化タイミングからなるタ
イムチャート要素テーブルを作成する第２のステップ
と、当該タイムチャート要素テーブルの出力信号の変化
タイミングから、当該変化タイミングに合わせてパルス
信号を発生させるゲート論理回路を生成する第３のステ
ップと、前記パルス信号をラッチして、当該タイムチャ
ート記述の機能を実現するフリップフロップを生成する
第４のステップとからなる手段によって周辺論理のシミ
ュレーション用ゲート論理回路を生成する。

【００１１】

【作用】上記第１第２のステップは、周辺論理の外部イ
ンタフェース情報であるタイムチャートを直接入力し、
そのタイムチャートから周辺論理のシミュレーションモ
デルを生成するために必要なデータを自動的に抽出す
る。それにより、設計者がゲート論理を意識することな
く機能設計することを可能とする。また、上記第３第４
のステップは、タイムチャートより抽出されたデータよ
り、その外部インタフェース条件を満たすゲート論理を
自動的に生成する。これにより、設計対象ゲート論理と
上記で生成した周辺論理のシミュレーション用ゲート論
理モデルをマージすることによってシミュレーションエ
ンジンの十全な処理能力を利用した論理検証を行うこと
ができる。

【００１２】

【実施例】以下、本発明の一実施例を図面により詳細に
説明する。図２は論理検証対象の全体構成図である。こ
の例では、ＤＭＡＣ２０１、ＭＰＵ２０３、メインメモ
リ２０４、及びバス２０２が設計対象論理であり、周辺
論理のシミュレーションモデル化対象２１０は、ＦＤＣ
２１１、及びＦＤＤ２１２である。周辺論理のシミュレ
ーションモデルとして実現する必要のある機能は、この
場合ＦＤＣ２１１と、バス２０２のインタフェース部分
である。

【００１３】図３にＦＤＣ２１１と、バス２０２のイン
タフェース部分の信号変化をタイムチャートで記述した
ものの一部例を示す。ＦＤＣ２１１側からみてＥ３０１
及びＤＡＣＫ３０２は入力信号、ＤＲＥＱ３０３、及び
ＩＲＱ３０４は出力信号、Ｄ０〜Ｄ７３０５は入出力信
号である。ＦＤＣ２１１は、ＭＰＵ２０３からの入力信
号Ｅ３０１がＬｏｗの時、同じく入力信号ＤＡＣＫの３
０２の立上りを受けて、データリクエスト信号ＤＲＥＱ
３０３をＨｉｇｈにする。次にＤ０〜Ｄ７３０５からデ
ータを受け取った後、ＤＲＥＱ３０３をＬｏｗにし、終
了報告としてＩＲＱ３０４をＨｉｇｈにする。以下で
は、ＤＡＣＫ３０２入力信号を基にＤＲＥＱ３０３、及
びＩＲＱ３０４出力信号を生成するタイムチャート記述
を例として説明する（３０６の部分）。ＤＲＥＱ３０３
はＤＡＣＫ立ち上がり後１０ｎｓ後にＨｉｇｈ、２６ｎ
ｓ後にＬｏｗになることを表している。ＩＲＱ３０４は
ＤＡＣＫ立ち上がり後３０ｎｓ後にＨｉｇｈになること
を表している。

【００１４】図４はゲート論理シミュレーションを行う
ための機器構成である。ワークステーション４０２、４
０３、及び４０４は、ネットワーク４０１を通じてシミ
ュレーションエンジン４０５と接続されている。設計論
理の入力、及び周辺論理の入力から論理コンパイルまで
をワークステーション４０２、４０３、及び４０４で行
い、シミュレーションの実行はシミュレーションエンジ
ン４０５で行い、シミュレーション結果の出力はワーク
ステーション４０２、４０３、及び４０４で行う。

【００１５】図５はゲート論理シミュレーションの処理
の流れである。まず周辺論理からゲート論理を作成する
までを説明し、次に設計対象論理からゲート論理ファイ
ルを作成するまでを説明し、最後にこれら二つのゲート
論理ファイルから論理シミュレーションを行うまでを説
明する。

【００１６】周辺論理は論理動作レベルで記述（５１
０）し、論理入力ステップ５００を経て論理動作ファイ
ル５１１が作成される。論理動作ファイル５１１は、論
理動作記述コンパイラステップ５０１によりゲート論理
ファイル５１２に展開される。設計対象論理はゲートレ
ベルで記述（５１３）を行い、論理入力ステップ５０３
を経てゲート論理ファイル５１４が作成される。

【００１７】以上二つのゲート論理ファイル５１２、５
１４を入力し、論理シミュレーション５０４を実行す
る。

【００１８】図６に論理動作記述５１０の一例として、
図３の３０２から３０４の信号を取上げ、そのタイムチ
ャート記述ブロック部６１０、及びそのタイムチャート
部６２０を示す。タイムチャート記述ブロック部６１０
は、当該ブロックのブロック種を表すブロック識別子６
１１、ブロックの個別名称を表しタイムチャート部と結
び付けるのに用いるブロック名称６１２、入出力関係を
表す入力パラメタ６１３、出力パラメタ６１４、及び６
１５、他のブロック叉は外部信号との接続関係を表す信
号線３０２、３０３、及び３０４からなる。タイムチャ
ート部６２０は、ブロック部６１０との結び付きを表す
ブロック名称６２１、ブロック部６１０の出力パラメタ
と対応する波形名称６２２、及び６２３、信号の変化タ
イミングを表すタイムチャート波形６２４からなる。こ
の例では、信号ＤＲＥＱ３０３は信号ＤＡＣＫ３０２の
立ち上がりから１０ｎｓ後にＨｉｇｈに、２６ｎｓ後に
Ｌｏｗになることを表している。叉、信号ＩＲＱ３０４
はＤＡＣＫ３０２の立ち上がりから３０ｎｓ後にＨｉｇ
ｈになることを表している。

【００１９】図７に論理動作ファイル５１１の一例を示
す。論理動作ファイル５１１は、行番号部７０１、コマ
ンド部７０２、オペランド部７０３から構成される。論
理動作ファイル５１１の概要を以下で各行単位に説明す
る。１０行目はタイムチャート記述ブロックのブロック
種を表すブロック識別子、２０行目はブロックの個別名
称を表すブロック名称、３０行目から８０行目は入出力
関係と接続する信号を表す入出力指示部、９０行目から
１２０行目は出力信号のタイムチャートを表すタイムチ
ャート記述部である。

【００２０】論理動作記述コンパイラ５０１は、テキス
ト形式の論理動作ファイル５１１を入力しゲートレベル
論理ファイル５１２を出力する。論理動作ファイルのう
ちタイムチャート記述の部分をゲートレベル論理ファイ
ル５１２に展開するのがタイムチャート論理展開５０２
である。

【００２１】図１は本発明に基づくタイムチャート論理
展開５０２の処理のフローチャートである。この図にお
いてステップ１１０が本発明に関する部分である。この
図に基づき、タイムチャート論理展開処理の処理手順を
順次説明する。

【００２２】ステップ１１１：本ステップは、論理動作
ファイル１０１から、タイムチャート記述部分を入力す
る。

【００２３】ステップ１１２：本ステップは、ステップ
１１１で入力したタイムチャート記述から、接続する信
号名とそれぞれの出力信号の変化時刻と変化する値を抽
出し、これらのデータをまとめたタイムチャート要素テ
ーブル１０４を出力する。

【００２４】ステップ１１３：本ステップは、ステップ
１１２で抽出したタイムチャート要素テーブル１０４の
信号の変化時刻のデータを基に、それぞれの信号変化時
刻にワンショットパルスを発生させるためのゲート論理
を作成する。

【００２５】ステップ１１４：本ステップは、ステップ
１１２で抽出したタイムチャート要素テーブル１０４の
出力信号名を基に、それぞれの信号に対応するＳＲフリ
ップフロップを作成しステップ１１３で作成したゲート
論理の出力をセットリセット入力に接続する。

【００２６】図８は第６図のタイムチャート記述を基に
作成されるゲートレベル論理の例である。入力信号ＤＡ
ＣＫ３０２は、上記ステップ１１３で生成されたタイミ
ング生成ゲート論理８１０を通って、各出力信号の変化
タイミングで発生するワンショットパルスに変換され
る。この信号を上記ステップ１１４で生成されたフリッ
プフロップ部８２０に入力して出力信号ＤＲＥＱ３０３
及びＩＲＱ３０４が生成される。以下で生成されるゲー
トの詳細を説明する。タイミング生成ゲート論理８１０
は、入力信号の立ち上がりを基にＳＲフリップフロップ
でラッチできる最少幅分のワンショット信号を生成する
ワンショット信号生成マクロ８１１、出力信号の変化時
刻までの経過時間と等しいディレイ時間を持つゲート８
１２、８１３、および８１５、同一出力信号に対する同
一信号変化（時刻は異なる）用のワンショット信号をま
とめるＯＲゲート８１４から構成される。フリップフロ
ップ部８２０は、出力信号ＤＲＥＱ３０３及びＩＲＱ３
０４にそれぞれ対応するＳＲフリップフロップ８２１及
び８２２から構成される。

【００２７】ステップ１０３：本ステップではタイムチ
ャート記述の全ブロックの処理が終了したかを調べ、終
了していた場合はタイムチャート論理展開処理を終了す
る。

【００２８】

【発明の効果】本発明によれば、周辺論理の外部仕様を
表すタイムチャートを直接ゲート論理に展開することが
できるので設計対象論理のゲート論理とマージしてシミ
ュレーションエンジンを用いてシミュレーションできる
ため、システム全体の論理シミュレーションを高速に実
行できるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例としてのタイムチャート論理
展開の概略処理フローである。

【図２】本発明の一実施例としての論理検証対象全体の
構成図である。

【図３】本発明の一実施例としての周辺論理の外部仕様
の一例としてのタイムチャートである。

【図４】本発明の一実施例としてのゲートレベル論理シ
ミュレータを実行する機器構成の一例を示す図である。

【図５】本発明の一実施例としてのゲートレベル論理シ
ミュレータの概略処理フローである。

【図６】本発明の一実施例としてのタイムチャート記述
による論理動作記述図である。

【図７】本発明の一実施例としてのタイムチャート記述
から作成される論理動作ファイルを示す図である。

【図８】本発明の一実施例としてのタイムチャート記述
から展開されるゲート論理のゲートを示す図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 天野 亘孝 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 大江 公夫 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内

Claims (1)

【特許請求の範囲】
1. 【請求項１】設計対象論理とその周辺論理を含めた装置
   全体をゲート論理回路レベルでシミュレーションを行う
   システムにおいて、周辺論理については、設計対象論理
   と当該周辺論理とのインタフェース情報であるタイムチ
   ャート記述を論理動作記述とし、この記述から直接論理
   シミュレーション用ゲート論理回路を生成する際、外部
   との、信号線接続を表わすブロック部とその出力信号の
   信号変化を記述するタイムチャート部からなる前記タイ
   ムチャート記述を入力する第一のステップと、前記タイ
   ムチャート記述からトリガとする入力信号名、出力信号
   名、及び出力信号の変化タイミングからなるタイムチャ
   ート要素テーブルを作成する第２のステップと、当該タ
   イムチャート要素テーブルの出力信号の変化タイミング
   から、当該変化タイミングに合わせてパルス信号を発生
   させるゲート論理回路を生成する第３のステップと、前
   記パルス信号をラッチして、当該タイムチャート記述の
   機能を実現するフリップフロップを生成する第４のステ
   ップとからなることを特徴とする論理シミュレーション
   用ゲート論理回路生成方法。