JPS6364160A - 実部品連動論理シミユレ−シヨン方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理シミュレーション方式に係り、特に本物の
チップを用いて論理シミュレーションを行うに好適な実
部品連動論理シミュレーション方式に関する。

〔従来の技術〕

従来、マイクロプロセッサなどの内部論理の複雑なＬＳ
Ｉチップを含む回路の論理シミュレーションを効率よく
行う方法の一つに、ＬＳＩのモデルとして実チップを用
いる実部品連動論理シミュレーション方式がある。

従来の実部品連動論理シミュレーション方式では、チッ
プ入力が変化する毎に、論理シミュレータは動作を一時
停止し、入力ベクトルを実部品連動装置へ送って出力ベ
クトルが実部品連動装置で得られるのを待つ。そして、
該出力ベクトルを実部品連動装置より読み出して、処理
を再開し、テキストファイルに記述されたチップの出力
遅延時間をもとに該当チップの出力ピンにつながる論理
に出力ベクトルを与えるようにする。

一方、実部品連動装置では、内部状態の保存できないダ
イナミック部品を扱うため、過去に論理シミュレータよ
り与えられた入力ベクトルをすべて履歴メモリに記憶し
ており、出力ベクトルを求めるときは、履歴メモリ内の
入力ベクトルを最初からすべて与えた後、最新の入力ベ
クトルを与えるようにする。

なお、この種の実部品連１！ｊＪ論理シミュレーション
方式については、例えば日経エレクトロニクス４３４８
　（１９８４年７月３０日）第１７０頁から第１８４頁
に記載されている。

〔発明が解決しようとする問題点〕

上記実部品連動論理シミュレーション方式では。

論理シミュレータと実部品連動装置間の入力ベクトル、
出力ベクトル転送時間は、実部品連動装置での出力ベク
トル計算より小さい、このため、論理シミュレータがチ
ップの入力変化を検出した後、実部品連動装置から出力
ベクトルを読出すまでの時間ｔは、はゾ実部品連動装置
での出力ベクトル計算時間に相当し、しかも、該実部品
連動装置での出力ベクトル計算時間の大部分は履歴メモ
リよす実チップへ入力ベクトルを与える時間で占められ
ている。この時間ｔのため、本物のチップを用いない論
理シミュレーション方式よりむしろ効率が悪くなるとい
う問題がある。

本発明の目的は、本物のチップを用いてシミュレーショ
ンする実部品連動装置シミュレーション方式において、
実部品連動装置での出力ベクトル計算に伴う論理シミュ
レータの処理停止時間を短縮し、シミュレーションの高
効率化を回ることにある。

〔問題点を解決するための手段〕

上記目的は、実部品連動論理シミュレーションシステム
が、与えられた入力ベクトルをもとに実部品連動装置が
実チップの出力ベクトルを求めている間に、これと並行
して論理シミュレータが該チップ以外の論理を処理する
手段を備えることにより達成される。

〔作　用〕

実部品連動論理シミュレーションシステムでは、論理シ
ミュレータは、実部品連動装置より読み出した出力ベク
トルを、テキストファイルに記述されたチップの各ピン
の出力遅延時間をもとにして、チップの各出力ピンにつ
ながる論理に伝える。したがって、テキストファイルに
記述されたチップの各ピンの出力遅延時間のうち、最小
の遅延時間までは、出力ベクトルの影響が該チップ以外
の論理に伝わらないので、該チップ以外の論理を、該チ
ップの出力ベクトル無しでシミュレーションすることが
できる、そこで、テキストファイルに記述された最小の
遅延時間までは、実部品連動装置での出力ベクトル計算
処理と並行して、該チップ以外の論理をシミュレーショ
ン処理することが可能である。

こ＼で、チップの入力が変化してから、実部品連動装置
が実チップの出力ベクトルを求めるまでの時間をｔ、チ
ップの入力が変化してから、論理シミュレータが該チッ
プ以外の論理を、テキストファイルに記述された最小の
出力遅延時間までシミュレーション処理するまでの時間
をｔ′とする。

前記２つの処理は、本発明において並行して行われるの
で、論理シミュレーションの処理が終了してから、実部
品連動装置の処理が終了するまでの時間、すなわち、論
理シミュレータが実チップの出力ベクトル計算の終了を
待つ時間Ｔはｔ）ｔ’ならＴ＝ｔ−ｔ’ ｔ≦ｔ′ならＴ＝０ となる。なお、ｔは従来と同様にＢ歴メモリより実チッ
プへ入力ベクトルを与える時間であるから。

従来に比べ、論理シミュータが実チップの出力ベクトル
計算の終了を待つ時間は短縮され、高速化が達成できる
。

〔実施例〕

以下、本発明の一実施例について図面により詳細に説明
する。なお、以下の実施例では、実部品連動装置により
出力ベクトル計算を行うのは１チツプであり、かつ、該
チップは３本の出力ピンを持つものとする。

第１図は本発明の一実施例の実部品連動論理シミュレー
ションシステムの構成図を示したものである。１００は
論理シミュレータである。１０１は、実部品連動装置で
出力ベクトルを計算するチップであり、３本の出力ピン
０１，０２，０３を持っている。１０２〜１０４はチッ
プ１０１の３本の出力ピンのそれぞれにつながるゲート
である。

２００はテキストファイルであり、チップ１０１の３本
の出力ピンの出力遅延時間を記憶している。

こ＼で、テキストファイル２００に記憶された出力遅延
時間はチップ１０１の３本の出力ピン０１゜０２．０３
に対して、それぞれし１１　ｔ２ｎ　ｔ、であり、かつ
、この例ではｔ工（１２，１，とする。

３００は実部品連動装置である。３０１は履歴メモリの
アドレスを示すアドレスレジスタ、３０２はアドレスレ
ジスタ３０１の内容を退避するアドレスバッファ、３０
３はアドレスレジスタ３０１の内容を＋１する加算器、
３０４はアドレスレジスタ３０１の内容とアドレスバッ
ファ３０２の内容を比較する比較器、３０５は論理シミ
ュレータ１００から与えられた入力ベクトルを記憶する
履歴メモリ、３０６は履歴メモリ３０５の出力を保持す
るラッチ、３０７は実チップ、３０８は実チップ３０７
の出力を保持するラッチ、３０９は比較器３０４での比
較結果を表す終了レジスタである。終了レジスタ３０９
にはアドレスレジスタ３０１の内容とアドレスバッファ
３０２の内容が等しければ“１″、異なるか又は初期状
態では“０”がセットされる。

以下にシミュレーション手順を説明する。まず、論理シ
ミュレータ１００はシミュレーションに先立ち、チップ
の初期化入力ベクトルを履歴メモリ３０５に格納し、実
チップ３０７を初期化できるようにする。このため、ア
ドレスレジスタ３０１をリセットした後、順次、アドレ
スレジスタ３０１の内容を加算器３０３で＋１しながら
、履歴メモリの０番地からｎ−１番地に初期化のための
入力ベクトルを書込む。

シミュレーション開始後、チップ１０１の最初の入力変
化を論理シミュレータ１００が検出すると、論理シミュ
レータ１００は、終了レジスタ３０９をリセットすると
＼もに、入力ベクトルを実部品実部品連動装置３００に
送る。以降、次の２つの処理（１）、（２）が並行して
行われる。

（１）実部品連動装置３００では、アドレスレジスタ３
０１を＋１して、アドレスバッファ３０２に退避後、新
たな入力ベクトルを履歴メモリ３０４のｎ番地に書込ん
でから、アドレスレジスタ３０１をリセットする０次に
、アドレスレジスタ３０１の内容を加算器３０３で＋１
しながら、該アドレスレジスタ３０１で示される履歴メ
モリ３０５の内容（入力ベクトル）を入力ラッチ３０６
を通して実チップ３０７に与える。

なお、この入力ベクトルを実チップ３０７に与える動作
の間、アドレスレジスタ３０１の内容と、アドレスバッ
ファ３０２の内容が比較器３０４でチェックされており
、一致した場合には動作を止めると＼もに、終了レジス
タ３０９に“１″をセットする。なお、このときは、実
チップ３０７の出力ベクトルが出力バッファ３０８にセ
ットされている。

（２）論理シミュレータ１００はチップ１０１以外の論
理、例えばゲート１０２〜１０４などの論理のシミュレ
ーション処理をシミュレーション上のタイマーがテキス
トファイル２００に記述された最小の出力遅延時間ｔユ
たけ進むまで行う。その後、論理シミュレータ１００は
終了レジスタ３０９を読み出す。もし、終了レジスタ３
０９に“１″が立っていたら、論理シミュレータ１００
は出力バッファ３０８より出力ベクトルを読み出し、シ
ミュレーション上のタイマーがすでにチップ１０１の出
力ピン０１の出力遅延時間分だけ進んでいるので、ゲー
ト１０２にはすぐ出力ベクトルを伝え、また、他のゲー
ト１０３，１０４にはシミュレーション上のタイマーが
さらに１．−１工１ｔ３ｔｉだけ経過した後に出力ベク
トルを伝えるようにする。また、もし、終了レジスタ３
０９が“０″のま＼であれば、論理シミュレータ１００
は終了レジスタ３０９に“１″が立つのを持ち続ける。

そして、終了レジスタ１０９に１１１１＋が立ったのを
検出した時に、前記処理と同様な“方法でゲート１０２
〜１０４に出力ベクトルを伝える。

以下、同様に、ｍ番目の入力変化がチップ１０１で起こ
ったときには、論理シミュレータ１００は終了レジスタ
３０９をクリアすると＼もに、履歴メモリ３０５のｎ＋
ｍ−１番地に新たな入力ベクトルを書込む。その後、実
部品連動装［３００での実チップ３０７の出力ベクトル
計算と、論理シミュレータ１００でのチップ１０１以外
の論理に対するシミュレーション処理が、シミュレーシ
ョン上のタイマーがｔｌだけ進む間並行して行われる。

その後、論理シミュレータ１００は、終了レジスタ３０
９を読み出し、以降、最初の入力変化時の処理と同様な
処理を行いゲート１０２〜１０４に出力ベクトルを伝え
る。

第２図は本発明によるシミュレーション開始後の論理シ
ミュレータ１００の処理をフローチャートで示したもの
である。４０１は実部品連動装置３００に情報を転送す
る処理、４０２は実部品連動装置３００の処理と並行し
て行うシミュレーション処理、４０３，４０４は実部品
連動装置３００の処理の終了を待つ処理、４０５は出力
ベクトルをチップの出力ピンにつながる論理に伝える処
理である。

本実施例によれば、実部品連動装［３００の処理と並行
して論理シミュレータ１００の処理が行われるので、論
理シミュレータ１００における実部品連動装置３００で
の出力ベクトル計算終了待ち時間が短縮され、シミュレ
ーションの効率化が実現する。

なお、本実施例では一つのチップの場合を例にあげて説
明したが、同様な考えを２つ以上のチップに適用するこ
とも可能である。

〔発明の効果〕

以上の説明から明らかな如く、本発明によれば、内部論
理の複雑なチップについては、本物のチップを用いて出
力ベクトルを求める実部品連動論理シミュレーション方
式において、実部品連動装置での実チップの出力ベクト
ル計算と並行して、テキストファイルに記憶された最小
の出力遅延時間が経過するまで論理シミュレータを動作
させるため、論理シミュレータが出力ベクトル計算終了
を待つ時間を少なくすることができ、シミュレーション
処理を高速化できる。

【図面の簡単な説明】

第１図は本発明の一実施例の実部品連動論理シミュレー
ションシステムの構成図、第２図は第１図における論理
シミュレータの制御フロー図である。 １００・・・論理シミュレータ、　　２００・・・テキ
ストファイル、　３００・・・実部品連動Ｖ＆置、３０
１・・・アドレスレジスタ、　３０２・・・アドレスバ
ッファ、　　３０５・・・遅延メモリ、３０７・・・実
チップ、　　３０９・・・終了レジスタ。 代理人弁理士　　小　川　勝　外／′？）Ｘ、・　　ブ ＼、− 第１図

Claims (1)

【特許請求の範囲】
1. （１）論理シミュレーションを行う論理シミュレータと
   、該論理シミュレータからの入力ベクトルをもとに実チ
   ップの出力ベクトルを求める実部品連動装置と、論理シ
   ミュレータで前記出力ベクトルを該当チップの後段の論
   理に伝えるのに用いるための、該チップの各出力ピンの
   出力遅延時間が記憶されたテキストファイルとより成る
   シミュレーションシステムにおいて、前記実部品連動装
   置での出力ベクトル計算処理と並行して、前記テキスト
   ファイルに記憶された各ピンの出力遅延時間を参照して
   該当チップ以外の論理を前記シミュレータで処理せしめ
   ることを特徴とする実部品連動論理シミュレーション方
   式。