JPH02127734A - 論理シミュレーション方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置におけるＴ＆Ｄ対象論理モデルの
論理シミュレーション方式に関する。

〔従来の技術〕

従来、この種の第１の論理シミュレーション方式は、複
数のプロセッサより構成されるハードウェア論理シミュ
レータによるＴ＆Ｄ対象論理モデルのシミュレータから
シミュレータへの切換え実行再会に必要なデータを設定
する際に、そのデータ設定が必要なモデル中のレジスタ
が複数のプロセッサに分散するため、そのデータ設定は
複数のプロセッサをアクセスして実行しなければならな
かった。

又、この種の第２の論理シミュレーション方式は、シミ
ュレータ上のＴ＆Ｄ対象論理モデルのシミュレータから
シミュレータへの切換え実行再会に必要なデータを設定
する際、各論理シミュレータ間の切換え情報を予め作成
しておき、シミュレータ上のメモリにその切換え情報及
びその実行再開時に必要なデータを設定し、シミュレー
タ自身がその切換え情報を参照してモデル中の各レジス
タヘデータ設定を行っていた。

〔発明が解決しようとする課題〕

上述した従来の第１の論理シミュレーション方式は、複
数のプロセッサより構成されるハードウェア論理シミュ
レータによるＴ＆Ｄ対象論理モデルのシミュレータから
シミュレータへの切換え実行再開に必要なデータを設定
する際に、そのデータ設定が必要なモデル中のレジスタ
が複数のプロセッサに分散しており、それらの複数のプ
ロセッサをアクセスしなければならないために、−定時
間内に実行できるテストプログラム数が限定されてしま
うという欠点がある。

又、上述した従来の第２の論理シミュレーション方式は
、各論理シミュレータ間の切換え情報を予め作成しなけ
ればならず、その実行再開時に必要なデータををシミュ
レータ自身がモデルの各レジスタへ設定しなければなら
ないので、一定時間内に実行できるテストプログラム数
が限定されてしまうという欠点がある。

〔課題を解決するための手段〕

本発明の第１の論理シミュレーション方式は、Ｔ＆Ｄの
試験命令部分と、それ以外の処理部分とをそれらの処理
内容に応じて、複数のプロセッサにより構成される異な
る２種類以上の独立した論理シミュレータを用いてシミ
ュレーションを行う論理シミュレーション方式において
、前記Ｔ＆Ｄ対象論理モデルの論理シミュレーションの
実行を前記論理シミュレータの一つから他の一つへ切換
えて再実行する場合に、データ設定が必要な前記モデル
中のレジスタを前記複数のプロセッサの内の一つのプロ
セッサに集める手段と、そのレジスタに前記データ設定
を行なう手段とを有することを特徴とし、又第２の論理
シミュレーション方式は、Ｔ＆Ｄの試験命令部分と、そ
れ以外の処理部分とをそれらの処理内容に応じて、複数
のプロセッサにより構成される異なる２種類以上の独立
した論理シミュレータを用いてシミュレーションを行う
論理シミュレーション方式において、前記Ｔ＆Ｄ対象論
理モデルの論理シミュレーションの実行を前記論理シミ
ュレータの一つから他の一つへ切換えて再実行する場合
に、前記Ｔ＆Ｄ対象論理モデルのメモリ部分に前記再実
行に必要なデータを設定する手段と、そのメモリ部分に
設定されたデータをレジスタに展開する手段を含むこと
を特徴とする。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図及び第２図は第１及び第２の発明の一実施例のブ
ロック図である。

第１図で、シミュレーションモデル１は、各々のシミュ
レータに合うように作成された同一シミュレーション対
象回路のモデルである。複数モデルのシミュレーション
部２は、機能レベルシミュレータ３とゲートレベルシミ
ュレータ４を含み、各々のシミュレータの制御を行う０
機能レベルシミュレータ３は、Ｔ＆Ｄ走行シミュレーシ
ョンにおけるモニタ処理、前処理、後・処理部分をシミ
ュレーションし、ゲートレベルシミュレータ４は、被試
験命令実行部分をシミュレーションし、複数のプロセッ
サ５〜７より構成されるハードウェア論理シミュレータ
であり、プロセッサ５〜７にはシミュレーションモデル
がロードされる。レジスタを単一プロセッサに集めるレ
ジスタ収集手段８により、モデルロード時に、そのデー
タ設定が必要なモデル中のレジスタをプロセッサ５〜７
の内の一つのプロセッサに集める。データをプロセッサ
へ設定するデータ設定手段９は、実行再開に必要なデー
タをそれぞれのプロセッサにロードされたモデルに設定
する。

以下に、第１図の実際の動作を示す。

先ず、シミュレーションモデル１を、機能レベルシミュ
レータ３及びゲートレベルシミュレータ４の各プロセッ
サヘロードする。この時、ゲートレベルシミュレータ４
において、レジスタ収集手段８によりシミュレーション
実行再開時にデータ設定が必要なモデル中のレジスタが
、単一プロセッサに集中するようにモデルのロードを行
う、ここでは、プロセッサ５に集中したとする。

次に、Ｔ＆Ｄ走行シミュレーションにおけるモニタ処理
、及び前処理を機能レベルシミュレータ３で行う。処理
が終了したら、次に、ゲートレベルシミュレータ４は、
機能レベルシミュレータ３から実行再開に必要なデータ
を受は取る。次に、データ設定の必要なモデル中のレジ
スタにデータを設定するために、データ設定手段９によ
りそのレジスタがロードされているプロセッサ５をアク
セスして必要なデータを設定する。

次に、ゲートレベルシミュレータ４は実際にシミュレー
ションを実行し、終了したら、必要なデータをプロセッ
サから取り出し、機能レベルシミュレータ３に受は渡し
て、後処理を行う。

このように、データ設定が必要なモデル中のレジスタを
単一プロセッサに集めることにより、データ設定時のプ
ロセッサに対するアクセス時間が短縮することからシミ
ュレーション効率向上が可能となる。

次に、第２の発明について図面を参照して説明する。第
２図は第２の発明の一実施例のブロック図である。

シミュレーションモデル１は、各々のシミュレータに合
うように作成された同一シミュレーション対象回路のモ
デルである。複数モデルのシミュレーション部２は、機
能レベルシミュレータ３とゲートレベルシミュレータ４
を含み、各々のシミュレータの制御を行う０機能レベル
シミュレータ３は、Ｔ＆Ｄ走行シミュレーションにおけ
るモニタ処理、前処理、後処理部分をシミュレーション
し、ゲートレベルシミュレータ４は、被試験命令実行部
分をシミュレーションするシミュレータである。ゲート
レベルシミュレータ４に設定されるシミュレーションモ
デルのうち、モデルのメモリ部は、シミュレーションモ
デルのメモリ部５０に設定され、レジスタ部はシミュレ
ーションモデルのレジスタ部６０に設定される。データ
設定部７０は、ゲートレベルシミュレータ４での実行再
開時に必要なデータを、シミュレーションモデルのメモ
リ部５０に設定する。レジスタへの展開手段８０は、シ
ミュレーションモデル中の機能であり、データ設定部７
０によりシミュレーションモデルのメモリ部５０に設定
されたレジスタ部の必要データを、シミュレーションモ
デルのレジスタ部６０に設定する。

以下に、第２図の実際の動作を示す。

先ず、シミュレーションモデル１を機能レベルシミュレ
ータ３及びゲートレベルシミュレータ４にロードする。

この時、ゲートレベルシミュレータ４ヘロードされるモ
デルには、シミュレーションモデルのメモリ部５０に設
定されたデータを、シミュレーションモデルのレジスタ
部６０に展開する機能を有するレジスタへの展開手段８
０が含まれている。

次に、Ｔ＆Ｄ走行シミュレーションにおけるモニタ処理
及び前処理を機能レベルシミュレータ３で行い、処理が
終了したら次に、ゲートレベルシミュレータ４は機能レ
ベルシミュレータ３から実行再開に必要なデータを受は
取り、データ設定部７０によりメモリ部５０に設定する
。

次に、ゲートレベルシミュレータ４が実際にシミュレー
ションを実行すると、このモデルの機能であるレジスタ
への展開手段８０によって、メモリ部５０に設定された
必要データがレジスタ部６０に展開され、その後、通常
のシミュレーションが行われる。

シミュレーションが終了したら、必要データを機能レベ
ルシミュレータ３に受は渡して後処理を行う。

このように、シミュレーションモデル上のメモリに再開
必要データを設定し、モデルの機能によってそのデータ
をレジスタに展開することにより、データ設定における
処理時間が短縮され、シミュレーション効率向上が可能
となる。

〔発明の効果〕

以上説明したように第１の発明はデータ設定が必要なモ
デル中のレジスタを単一プロセッサに集める手段と、デ
ータを該プロセッサへ設定する手段とを含むことにより
、データ設定時のプロセッサに対するアクセス時間を短
縮させて論理検証効率の向上を図るという効果がある。

又、以上説明したように第２の本発明は、シミュレーシ
ョンモデル上のメモリに再開必要データを設定する手段
と、メモリ上に設定されたデータをレジスタに展開する
手段をモデルの機能として含ませることにより、シミュ
レーションモデル中に実行再開に必要なデータを高速に
設定することができ、論理検証効率の向上を図るという
効果がある。

【図面の簡単な説明】

第１図及び第２図は第１及び第２の発明の一実施例のブ
ロック図である。 １・・・シミュレーションモデル、２・・・シミュレー
ション部、３・・・機能レベルシミュレータ、４・・・
ゲートレベルシミュレータ、５〜７・・・プロセッサ、
８・・・レジスタ収集手段、９・・・データ設定手段、
５０・・・シミュレーションモデルのメモリ部、６０・
・・シミュレーションモデルのレジスタ部、７０・・・
データ設定部、８０・・・レジスタへの展開手段。

Claims (2)

【特許請求の範囲】
1. （１）Ｔ＆Ｄの試験命令部分と、それ以外の処理部分と
   をそれらの処理内容に応じて、複数のプロセッサにより
   構成される異なる２種類以上の独立した論理シミュレー
   タを用いてシミュレーションを行う論理シミュレーショ
   ン方式において、前記Ｔ＆Ｄ対象論理モデルの論理シミ
   ュレーションの実行を前記論理シミュレータの一つから
   他の一つへ切換えて再実行する場合に、データ設定が必
   要な前記モデル中のレジスタを前記複数のプロセッサの
   内の一つのプロセッサに集める手段と、そのレジスタに
   前記データ設定を行なう手段とを有することを特徴とす
   る論理シミュレーション方式。
2. （２）Ｔ＆Ｄの試験命令部分と、それ以外の処理部分と
   をそれらの処理内容に応じて、複数のプロセッサにより
   構成される異なる２種類以上の独立した論理シミュレー
   タを用いてシミュレーションを行う論理シミュレーショ
   ン方式において、前記Ｔ＆Ｄ対象論理モデルの論理シミ
   ュレーションの実行を前記論理シミュレータの一つから
   他の一つへ切換えて再実行する場合に、前記Ｔ＆Ｄ対象
   論理モデルのメモリ部分に前記再実行に必要なデータを
   設定する手段と、そのメモリ部分に設定されたデータを
   レジスタに展開する手段を含むことを特徴とする論理シ
   ミュレーション方式。