JPH02127734A - 論理シミュレーション方式 - Google Patents

論理シミュレーション方式

Info

Publication number
JPH02127734A
JPH02127734A JP63281889A JP28188988A JPH02127734A JP H02127734 A JPH02127734 A JP H02127734A JP 63281889 A JP63281889 A JP 63281889A JP 28188988 A JP28188988 A JP 28188988A JP H02127734 A JPH02127734 A JP H02127734A
Authority
JP
Japan
Prior art keywords
model
data
logic
simulation
simulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63281889A
Other languages
English (en)
Inventor
Kiyouko Narutomo
成友 京子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63281889A priority Critical patent/JPH02127734A/ja
Publication of JPH02127734A publication Critical patent/JPH02127734A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置におけるT&D対象論理モデルの
論理シミュレーション方式に関する。
〔従来の技術〕
従来、この種の第1の論理シミュレーション方式は、複
数のプロセッサより構成されるハードウェア論理シミュ
レータによるT&D対象論理モデルのシミュレータから
シミュレータへの切換え実行再会に必要なデータを設定
する際に、そのデータ設定が必要なモデル中のレジスタ
が複数のプロセッサに分散するため、そのデータ設定は
複数のプロセッサをアクセスして実行しなければならな
かった。
又、この種の第2の論理シミュレーション方式は、シミ
ュレータ上のT&D対象論理モデルのシミュレータから
シミュレータへの切換え実行再会に必要なデータを設定
する際、各論理シミュレータ間の切換え情報を予め作成
しておき、シミュレータ上のメモリにその切換え情報及
びその実行再開時に必要なデータを設定し、シミュレー
タ自身がその切換え情報を参照してモデル中の各レジス
タヘデータ設定を行っていた。
〔発明が解決しようとする課題〕
上述した従来の第1の論理シミュレーション方式は、複
数のプロセッサより構成されるハードウェア論理シミュ
レータによるT&D対象論理モデルのシミュレータから
シミュレータへの切換え実行再開に必要なデータを設定
する際に、そのデータ設定が必要なモデル中のレジスタ
が複数のプロセッサに分散しており、それらの複数のプ
ロセッサをアクセスしなければならないために、−定時
間内に実行できるテストプログラム数が限定されてしま
うという欠点がある。
又、上述した従来の第2の論理シミュレーション方式は
、各論理シミュレータ間の切換え情報を予め作成しなけ
ればならず、その実行再開時に必要なデータををシミュ
レータ自身がモデルの各レジスタへ設定しなければなら
ないので、一定時間内に実行できるテストプログラム数
が限定されてしまうという欠点がある。
〔課題を解決するための手段〕
本発明の第1の論理シミュレーション方式は、T&Dの
試験命令部分と、それ以外の処理部分とをそれらの処理
内容に応じて、複数のプロセッサにより構成される異な
る2種類以上の独立した論理シミュレータを用いてシミ
ュレーションを行う論理シミュレーション方式において
、前記T&D対象論理モデルの論理シミュレーションの
実行を前記論理シミュレータの一つから他の一つへ切換
えて再実行する場合に、データ設定が必要な前記モデル
中のレジスタを前記複数のプロセッサの内の一つのプロ
セッサに集める手段と、そのレジスタに前記データ設定
を行なう手段とを有することを特徴とし、又第2の論理
シミュレーション方式は、T&Dの試験命令部分と、そ
れ以外の処理部分とをそれらの処理内容に応じて、複数
のプロセッサにより構成される異なる2種類以上の独立
した論理シミュレータを用いてシミュレーションを行う
論理シミュレーション方式において、前記T&D対象論
理モデルの論理シミュレーションの実行を前記論理シミ
ュレータの一つから他の一つへ切換えて再実行する場合
に、前記T&D対象論理モデルのメモリ部分に前記再実
行に必要なデータを設定する手段と、そのメモリ部分に
設定されたデータをレジスタに展開する手段を含むこと
を特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図及び第2図は第1及び第2の発明の一実施例のブ
ロック図である。
第1図で、シミュレーションモデル1は、各々のシミュ
レータに合うように作成された同一シミュレーション対
象回路のモデルである。複数モデルのシミュレーション
部2は、機能レベルシミュレータ3とゲートレベルシミ
ュレータ4を含み、各々のシミュレータの制御を行う0
機能レベルシミュレータ3は、T&D走行シミュレーシ
ョンにおけるモニタ処理、前処理、後・処理部分をシミ
ュレーションし、ゲートレベルシミュレータ4は、被試
験命令実行部分をシミュレーションし、複数のプロセッ
サ5〜7より構成されるハードウェア論理シミュレータ
であり、プロセッサ5〜7にはシミュレーションモデル
がロードされる。レジスタを単一プロセッサに集めるレ
ジスタ収集手段8により、モデルロード時に、そのデー
タ設定が必要なモデル中のレジスタをプロセッサ5〜7
の内の一つのプロセッサに集める。データをプロセッサ
へ設定するデータ設定手段9は、実行再開に必要なデー
タをそれぞれのプロセッサにロードされたモデルに設定
する。
以下に、第1図の実際の動作を示す。
先ず、シミュレーションモデル1を、機能レベルシミュ
レータ3及びゲートレベルシミュレータ4の各プロセッ
サヘロードする。この時、ゲートレベルシミュレータ4
において、レジスタ収集手段8によりシミュレーション
実行再開時にデータ設定が必要なモデル中のレジスタが
、単一プロセッサに集中するようにモデルのロードを行
う、ここでは、プロセッサ5に集中したとする。
次に、T&D走行シミュレーションにおけるモニタ処理
、及び前処理を機能レベルシミュレータ3で行う。処理
が終了したら、次に、ゲートレベルシミュレータ4は、
機能レベルシミュレータ3から実行再開に必要なデータ
を受は取る。次に、データ設定の必要なモデル中のレジ
スタにデータを設定するために、データ設定手段9によ
りそのレジスタがロードされているプロセッサ5をアク
セスして必要なデータを設定する。
次に、ゲートレベルシミュレータ4は実際にシミュレー
ションを実行し、終了したら、必要なデータをプロセッ
サから取り出し、機能レベルシミュレータ3に受は渡し
て、後処理を行う。
このように、データ設定が必要なモデル中のレジスタを
単一プロセッサに集めることにより、データ設定時のプ
ロセッサに対するアクセス時間が短縮することからシミ
ュレーション効率向上が可能となる。
次に、第2の発明について図面を参照して説明する。第
2図は第2の発明の一実施例のブロック図である。
シミュレーションモデル1は、各々のシミュレータに合
うように作成された同一シミュレーション対象回路のモ
デルである。複数モデルのシミュレーション部2は、機
能レベルシミュレータ3とゲートレベルシミュレータ4
を含み、各々のシミュレータの制御を行う0機能レベル
シミュレータ3は、T&D走行シミュレーションにおけ
るモニタ処理、前処理、後処理部分をシミュレーション
し、ゲートレベルシミュレータ4は、被試験命令実行部
分をシミュレーションするシミュレータである。ゲート
レベルシミュレータ4に設定されるシミュレーションモ
デルのうち、モデルのメモリ部は、シミュレーションモ
デルのメモリ部50に設定され、レジスタ部はシミュレ
ーションモデルのレジスタ部60に設定される。データ
設定部70は、ゲートレベルシミュレータ4での実行再
開時に必要なデータを、シミュレーションモデルのメモ
リ部50に設定する。レジスタへの展開手段80は、シ
ミュレーションモデル中の機能であり、データ設定部7
0によりシミュレーションモデルのメモリ部50に設定
されたレジスタ部の必要データを、シミュレーションモ
デルのレジスタ部60に設定する。
以下に、第2図の実際の動作を示す。
先ず、シミュレーションモデル1を機能レベルシミュレ
ータ3及びゲートレベルシミュレータ4にロードする。
この時、ゲートレベルシミュレータ4ヘロードされるモ
デルには、シミュレーションモデルのメモリ部50に設
定されたデータを、シミュレーションモデルのレジスタ
部60に展開する機能を有するレジスタへの展開手段8
0が含まれている。
次に、T&D走行シミュレーションにおけるモニタ処理
及び前処理を機能レベルシミュレータ3で行い、処理が
終了したら次に、ゲートレベルシミュレータ4は機能レ
ベルシミュレータ3から実行再開に必要なデータを受は
取り、データ設定部70によりメモリ部50に設定する
次に、ゲートレベルシミュレータ4が実際にシミュレー
ションを実行すると、このモデルの機能であるレジスタ
への展開手段80によって、メモリ部50に設定された
必要データがレジスタ部60に展開され、その後、通常
のシミュレーションが行われる。
シミュレーションが終了したら、必要データを機能レベ
ルシミュレータ3に受は渡して後処理を行う。
このように、シミュレーションモデル上のメモリに再開
必要データを設定し、モデルの機能によってそのデータ
をレジスタに展開することにより、データ設定における
処理時間が短縮され、シミュレーション効率向上が可能
となる。
〔発明の効果〕
以上説明したように第1の発明はデータ設定が必要なモ
デル中のレジスタを単一プロセッサに集める手段と、デ
ータを該プロセッサへ設定する手段とを含むことにより
、データ設定時のプロセッサに対するアクセス時間を短
縮させて論理検証効率の向上を図るという効果がある。
又、以上説明したように第2の本発明は、シミュレーシ
ョンモデル上のメモリに再開必要データを設定する手段
と、メモリ上に設定されたデータをレジスタに展開する
手段をモデルの機能として含ませることにより、シミュ
レーションモデル中に実行再開に必要なデータを高速に
設定することができ、論理検証効率の向上を図るという
効果がある。
【図面の簡単な説明】
第1図及び第2図は第1及び第2の発明の一実施例のブ
ロック図である。 1・・・シミュレーションモデル、2・・・シミュレー
ション部、3・・・機能レベルシミュレータ、4・・・
ゲートレベルシミュレータ、5〜7・・・プロセッサ、
8・・・レジスタ収集手段、9・・・データ設定手段、
50・・・シミュレーションモデルのメモリ部、60・
・・シミュレーションモデルのレジスタ部、70・・・
データ設定部、80・・・レジスタへの展開手段。

Claims (2)

    【特許請求の範囲】
  1. (1)T&Dの試験命令部分と、それ以外の処理部分と
    をそれらの処理内容に応じて、複数のプロセッサにより
    構成される異なる2種類以上の独立した論理シミュレー
    タを用いてシミュレーションを行う論理シミュレーショ
    ン方式において、前記T&D対象論理モデルの論理シミ
    ュレーションの実行を前記論理シミュレータの一つから
    他の一つへ切換えて再実行する場合に、データ設定が必
    要な前記モデル中のレジスタを前記複数のプロセッサの
    内の一つのプロセッサに集める手段と、そのレジスタに
    前記データ設定を行なう手段とを有することを特徴とす
    る論理シミュレーション方式。
  2. (2)T&Dの試験命令部分と、それ以外の処理部分と
    をそれらの処理内容に応じて、複数のプロセッサにより
    構成される異なる2種類以上の独立した論理シミュレー
    タを用いてシミュレーションを行う論理シミュレーショ
    ン方式において、前記T&D対象論理モデルの論理シミ
    ュレーションの実行を前記論理シミュレータの一つから
    他の一つへ切換えて再実行する場合に、前記T&D対象
    論理モデルのメモリ部分に前記再実行に必要なデータを
    設定する手段と、そのメモリ部分に設定されたデータを
    レジスタに展開する手段を含むことを特徴とする論理シ
    ミュレーション方式。
JP63281889A 1988-11-07 1988-11-07 論理シミュレーション方式 Pending JPH02127734A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63281889A JPH02127734A (ja) 1988-11-07 1988-11-07 論理シミュレーション方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63281889A JPH02127734A (ja) 1988-11-07 1988-11-07 論理シミュレーション方式

Publications (1)

Publication Number Publication Date
JPH02127734A true JPH02127734A (ja) 1990-05-16

Family

ID=17645378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63281889A Pending JPH02127734A (ja) 1988-11-07 1988-11-07 論理シミュレーション方式

Country Status (1)

Country Link
JP (1) JPH02127734A (ja)

Similar Documents

Publication Publication Date Title
JPH0533423B2 (ja)
US7246052B2 (en) Bus master and bus slave simulation using function manager and thread manager
JPH0727538B2 (ja) ハードウェア・アクセラレータを用いた論理シミユレーション方法および装置
US4995037A (en) Adjustment method and apparatus of a computer
JPH02127734A (ja) 論理シミュレーション方式
JP2828590B2 (ja) マイクロプログラム検証方法
JPS6349851A (ja) シミユレ−シヨンシステム
JP2000010813A (ja) シミュレーションテスト方式
JP2575025B2 (ja) インサ−キット・エミュレ−タ
JPH0561934A (ja) 論理シミユレーシヨン方式
JPH0248742A (ja) 論理シミュレーション装置
JPH04277840A (ja) 非同期命令のシミュレーション方式
JP2632964B2 (ja) 諭理装置の試験処理方式
JPS59195751A (ja) 情報処理装置の診断方式
JPS6143347A (ja) ベクトル命令シミユレ−シヨン方法
JPS62267838A (ja) ハ−ドウエア論理シミユレ−タを用いた論理装置の試験方式
JPS63300330A (ja) ファ−ムウェアのデバッグ方法
JPH02294839A (ja) シミュレーションリトライ方式
JPH0576660B2 (ja)
JPS6299837A (ja) 入出力処理装置の検査方式
JPS62194549A (ja) Cpu―io並列動作シミュレーション方法
JPH11250115A (ja) エミュレータを用いた論理検証方法
JPH02231634A (ja) ソフトウェア互換性維持方法
JPH01290038A (ja) シミュレーション方式
JPS62239240A (ja) プログラム模擬実行方式