JPS6299837A - 入出力処理装置の検査方式 - Google Patents
入出力処理装置の検査方式Info
- Publication number
- JPS6299837A JPS6299837A JP60237615A JP23761585A JPS6299837A JP S6299837 A JPS6299837 A JP S6299837A JP 60237615 A JP60237615 A JP 60237615A JP 23761585 A JP23761585 A JP 23761585A JP S6299837 A JPS6299837 A JP S6299837A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- logic
- signal
- model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報成理システムにおける入出力処理装置の
開発検査等を行なう検査方式に関する。
開発検査等を行なう検査方式に関する。
従来、この種の入出力処理装置の開発検査は、論理設計
が終了後、装置の製造を行ない、実入出力処理装置をシ
ステムに組み込んで実デバイスを使用して行なっていた
。しかし、近年論理装置に専用の高集積論理回路を使用
して設計を行なうようになると、装置の製造を開始する
前に論理検証を行なう必要が出てきた。この要求に対し
、論理シュミレーションシステムが開発され、論理装置
の設計時点での論理検証が可能となった。当初、論理シ
ュミレーションシステムはソフトウェアシステムで実現
されたが、装置規模が大きくなると論理モデルも大きく
なシ、シュミレーションが困難であった。その後、ハー
ドフェアによる超高速論理シュミレータの開発により、
大規模な論理シュミレーションを高速に実行することが
可能になり、複数の装置を含むシステムレベルでの論理
シュミレーションが実行可能となった。
が終了後、装置の製造を行ない、実入出力処理装置をシ
ステムに組み込んで実デバイスを使用して行なっていた
。しかし、近年論理装置に専用の高集積論理回路を使用
して設計を行なうようになると、装置の製造を開始する
前に論理検証を行なう必要が出てきた。この要求に対し
、論理シュミレーションシステムが開発され、論理装置
の設計時点での論理検証が可能となった。当初、論理シ
ュミレーションシステムはソフトウェアシステムで実現
されたが、装置規模が大きくなると論理モデルも大きく
なシ、シュミレーションが困難であった。その後、ハー
ドフェアによる超高速論理シュミレータの開発により、
大規模な論理シュミレーションを高速に実行することが
可能になり、複数の装置を含むシステムレベルでの論理
シュミレーションが実行可能となった。
上述した従来の論理シュミレーションシステムでは、論
理モデルを作成する必要が１、入出力処理装置の論理シ
ュミレーションを行なうためには、入出力処理装置に接
続される周辺装置の論理モデルを作成する必要がある。
理モデルを作成する必要が１、入出力処理装置の論理シ
ュミレーションを行なうためには、入出力処理装置に接
続される周辺装置の論理モデルを作成する必要がある。
しかし、周辺装置は一般に機械部品を含むことから論理
モデルを作成することが困難である。このため、入出力
処理装置の論理検証を論理クユミレーションで行なうこ
とができないという欠点があった。
モデルを作成することが困難である。このため、入出力
処理装置の論理検証を論理クユミレーションで行なうこ
とができないという欠点があった。
本発明の入出力処理装置の検査方式は、ハードウェアシ
ュミレータの制御装［Ｋ入出力インタフェース変換機構
を付加し、論理シュミレーション装置上の入出力処理装
置論理モデルからの汎用入出力インタフェース信号を上
記入出力インタフェース変換機構によって周辺装置を動
作させる信号に変換して周辺装置に送出するとともに、
周辺装置からのその周辺装置における処理結果としての
信号を入出力インタフェース変換機構により汎用入出力
インタフェース信号に変換して前記論理シュミレーショ
ン装置上の前記入出力処理装置論理モデルに設定するよ
うにしたものである。
ュミレータの制御装［Ｋ入出力インタフェース変換機構
を付加し、論理シュミレーション装置上の入出力処理装
置論理モデルからの汎用入出力インタフェース信号を上
記入出力インタフェース変換機構によって周辺装置を動
作させる信号に変換して周辺装置に送出するとともに、
周辺装置からのその周辺装置における処理結果としての
信号を入出力インタフェース変換機構により汎用入出力
インタフェース信号に変換して前記論理シュミレーショ
ン装置上の前記入出力処理装置論理モデルに設定するよ
うにしたものである。
ハードウェアシュミレータ装置上の入出力処理装置論理
モデルの汎用入出力インタフェース信号を取シ出し、入
出力インメツエース変換機構を介して実際の周辺装置に
アクセスすることＫより、シュミレータ上で、実際の周
辺装置を使用して入出力処理装置の論理検証を行なうこ
とができる。
モデルの汎用入出力インタフェース信号を取シ出し、入
出力インメツエース変換機構を介して実際の周辺装置に
アクセスすることＫより、シュミレータ上で、実際の周
辺装置を使用して入出力処理装置の論理検証を行なうこ
とができる。
図は、本発明の一実施例を示す構成図である。
ハードウェアシュミレータ１は、論理シュミレーション
を制御する制御装置１１と、論理モデルを格納し論理動
作をシュミレーションする論理シュミレーション装置１
２とから構成される。制御装置１１１（は、入出力処理
装置のシュミレーションに使用する周辺装置２が接続さ
れている。また、制御装ｆｊｉ１１内には、ハードウェ
アシュミレータ１全体を管理する制御機構１１１と、論
理シュミレーション装置１２と周辺装置２間のインタフ
ェース信号を変換する入出力インタフェース変換機構１
１２とを含んでいる。
を制御する制御装置１１と、論理モデルを格納し論理動
作をシュミレーションする論理シュミレーション装置１
２とから構成される。制御装置１１１（は、入出力処理
装置のシュミレーションに使用する周辺装置２が接続さ
れている。また、制御装ｆｊｉ１１内には、ハードウェ
アシュミレータ１全体を管理する制御機構１１１と、論
理シュミレーション装置１２と周辺装置２間のインタフ
ェース信号を変換する入出力インタフェース変換機構１
１２とを含んでいる。
次に、試験プログラムを使用して入出力処理装置の論理
検証を行なう場合の動作を説明する。論理７ユミレーシ
ヨン装置１２上に、制御装置１１に接続された外部ファ
イル（図示していない）から制御機構１１１の制御によ
り論理モデルを格納する。論理モデルは、記憶装置論理
モデル１２１、中央処理装置論理モデル１２２および入
出力処理装置論理モデル１２３から構成されておシ、試
験プログラムの実行環境を提供する。制御機構１１１は
、外部ファイル（図示していない）から試験プログラム
を記憶装置論理モデル１２１上ヘロードする。制御機構
１１１は制御インタフェース１３を介して論理シュミレ
ーション装置１２上の中央処理装置論理モデル１２２を
初期設定し、命令実行を指示する。論理シュミレーショ
ン装置１２上では、中央処理装置、記憶装置の動作がそ
れぞれシュミレーションされ、記憶装置論理モデル１２
１上の試験プログラムが中央処理装置論理モデル１２２
上でシュミレートされて実行される。論理シュミレーシ
ロン装置１２上の論理モデルによる試験プログラム実行
により、入出力命令が実行されると、中央処理装置論理
モデル１２２から入出力処理装置論理モデル１２３に通
知され、入出力処理装置のシュミレーションが行なわれ
る。入出力処理装置論理モデル１２３上で入出力命令で
指定された機能がシュミレーションされ、汎用入出力イ
ンタフェース１４上の信号を変化させる。制御装置１１
上の入出力インタフェース変換機構１１２は、汎用入出
力インタフェース１４上の信号を監視してお夛、信号の
変化を検出すると汎用入出力インタフェース１４に応答
信号を返す。また入出力インタフェース変換機構１１２
は、汎用入出力インタフェース１４上の信号に従って周
辺装置２に対して制御信号を発行する。汎用入出力イン
タフェース変換機構１１２は、周辺装置２からの信号に
対して応答を返し汎用入出力インタフェース１４上の信
号として入出力処理装置論理モデル１２３上に状態設定
を行なう。以上述べた制御を繰返すことにより、入出力
処理装置の論理検証を、論理シュミレーション装置上の
モデルで試験プログラムを実行することＫより実施する
ことができる。
検証を行なう場合の動作を説明する。論理７ユミレーシ
ヨン装置１２上に、制御装置１１に接続された外部ファ
イル（図示していない）から制御機構１１１の制御によ
り論理モデルを格納する。論理モデルは、記憶装置論理
モデル１２１、中央処理装置論理モデル１２２および入
出力処理装置論理モデル１２３から構成されておシ、試
験プログラムの実行環境を提供する。制御機構１１１は
、外部ファイル（図示していない）から試験プログラム
を記憶装置論理モデル１２１上ヘロードする。制御機構
１１１は制御インタフェース１３を介して論理シュミレ
ーション装置１２上の中央処理装置論理モデル１２２を
初期設定し、命令実行を指示する。論理シュミレーショ
ン装置１２上では、中央処理装置、記憶装置の動作がそ
れぞれシュミレーションされ、記憶装置論理モデル１２
１上の試験プログラムが中央処理装置論理モデル１２２
上でシュミレートされて実行される。論理シュミレーシ
ロン装置１２上の論理モデルによる試験プログラム実行
により、入出力命令が実行されると、中央処理装置論理
モデル１２２から入出力処理装置論理モデル１２３に通
知され、入出力処理装置のシュミレーションが行なわれ
る。入出力処理装置論理モデル１２３上で入出力命令で
指定された機能がシュミレーションされ、汎用入出力イ
ンタフェース１４上の信号を変化させる。制御装置１１
上の入出力インタフェース変換機構１１２は、汎用入出
力インタフェース１４上の信号を監視してお夛、信号の
変化を検出すると汎用入出力インタフェース１４に応答
信号を返す。また入出力インタフェース変換機構１１２
は、汎用入出力インタフェース１４上の信号に従って周
辺装置２に対して制御信号を発行する。汎用入出力イン
タフェース変換機構１１２は、周辺装置２からの信号に
対して応答を返し汎用入出力インタフェース１４上の信
号として入出力処理装置論理モデル１２３上に状態設定
を行なう。以上述べた制御を繰返すことにより、入出力
処理装置の論理検証を、論理シュミレーション装置上の
モデルで試験プログラムを実行することＫより実施する
ことができる。
以上説明したように、本発明によれば、制御装置に付加
した入出力インタフェース変換機構を介し、八−ドウエ
アシュミレータ装置上の入出力処理装置論理モデルの汎
用入出力インタフェース信号によって実際の周辺装置（
実デバイス）にアクセスする構成をとるととＫより、ハ
ードウェアシュミレータ上で動作するプログラムにより
、制御装置に接続された実際の周辺装置を使用して入出
力処理装置の論理検証を行なう検査方式が実現できる。
した入出力インタフェース変換機構を介し、八−ドウエ
アシュミレータ装置上の入出力処理装置論理モデルの汎
用入出力インタフェース信号によって実際の周辺装置（
実デバイス）にアクセスする構成をとるととＫより、ハ
ードウェアシュミレータ上で動作するプログラムにより
、制御装置に接続された実際の周辺装置を使用して入出
力処理装置の論理検証を行なう検査方式が実現できる。
！！走、実デバイスとの接続を汎用入出力インタフェー
スを使用して行なっているため、接続する実デバイスを
選ばないという利点を有する。
スを使用して行なっているため、接続する実デバイスを
選ばないという利点を有する。
図は本発明の一実施例を示す構成図である。
１・・・・ハードウェアシュミレータ、２・・・・周辺
装置、１１・・・・制御装置、１２・・・・論理シュミ
レーション装置、１３・・・・制御インタフェース、１
４・・・・汎用入出力インタフェース、１１１・・・・
制御機構、１１２・・・・入出力インタフェース変換機
構、１２１・・・ ・記憶装置論理モデル、１２２・・
・・中央処理装置論理モデル、１２３・・・・入出力処
理装置論理モデル。
装置、１１・・・・制御装置、１２・・・・論理シュミ
レーション装置、１３・・・・制御インタフェース、１
４・・・・汎用入出力インタフェース、１１１・・・・
制御機構、１１２・・・・入出力インタフェース変換機
構、１２１・・・ ・記憶装置論理モデル、１２２・・
・・中央処理装置論理モデル、１２３・・・・入出力処
理装置論理モデル。
Claims (1)
- 記憶装置論理モデル、中央処理装置論理モデルおよび入
出力処理装置論理モデルを格納し論理回路のシユミレー
シヨンを行なう論理シユミレーシヨン装置と、論理シユ
ミレーシヨン装置のシユミレーシヨン動作を制御する制
御装置と、これらを接続する制御インタフエースとを含
むハードウエアシユミレータにおいて、制御装置に入出
力インタフエース変換機構を備え、制御装置が論理シユ
ミレーシヨン装置上の入出力処理装置論理モデルからの
汎用入出力インタフエース信号を監視し、この汎用入出
力インタフエース信号の変化に応じ入出力インタフエー
ス変換機構によつて汎用入出力インタフエース信号を制
御装置に接続された周辺装置を動作させる信号に変換し
て周辺装置に送出し、かつ周辺装置から出力される当該
周辺装置の処理結果としての信号を入出力インタフエー
ス変換機構により汎用入出力インタフエース信号に変換
して論理シユミレーシヨン装置上の入出力処理装置論理
モデルに設定するようにしたことを特徴とする入出力処
理装置の検査方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60237615A JPS6299837A (ja) | 1985-10-25 | 1985-10-25 | 入出力処理装置の検査方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60237615A JPS6299837A (ja) | 1985-10-25 | 1985-10-25 | 入出力処理装置の検査方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6299837A true JPS6299837A (ja) | 1987-05-09 |
Family
ID=17017941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60237615A Pending JPS6299837A (ja) | 1985-10-25 | 1985-10-25 | 入出力処理装置の検査方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6299837A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04245379A (ja) * | 1991-01-30 | 1992-09-01 | Nec Ic Microcomput Syst Ltd | 半導体集積回路の検証装置 |
| JPH0561930A (ja) * | 1991-08-30 | 1993-03-12 | Nec Corp | Ｃａｄシステム |
-
1985
- 1985-10-25 JP JP60237615A patent/JPS6299837A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04245379A (ja) * | 1991-01-30 | 1992-09-01 | Nec Ic Microcomput Syst Ltd | 半導体集積回路の検証装置 |
| JPH0561930A (ja) * | 1991-08-30 | 1993-03-12 | Nec Corp | Ｃａｄシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6678625B1 (en) | Method and apparatus for a multipurpose configurable bus independent simulation bus functional model | |
| CN104750603A (zh) | 一种多核dsp软件仿真器及其物理层软件测试方法 | |
| US20090248390A1 (en) | Trace debugging in a hardware emulation environment | |
| CN107678958A (zh) | 一种用于综合参数显示系统软件的测试方法 | |
| US20130024178A1 (en) | Playback methodology for verification components | |
| CN116956790A (zh) | 一种仿真验证方法、装置、设备及介质 | |
| CN109753415B (zh) | 处理器验证系统及基于处理器验证系统的处理器验证方法 | |
| JPS6299837A (ja) | 入出力処理装置の検査方式 | |
| CN104679963A (zh) | 一种基于tcl的仿真验证装置和方法 | |
| JPS63280343A (ja) | 電子計算機調整方法 | |
| CN114721286A (zh) | 分布式编译的并行实时仿真系统和仿真方法 | |
| CN112329369A (zh) | 一种在芯片仿真模型上进行软件调试的方法 | |
| JPS62190542A (ja) | シミユレ−タによる入出力処理装置検査方式 | |
| JPH02121039A (ja) | 計算機システムの負荷予測シミュレーション方式 | |
| CN113608822B (zh) | 一种双层解耦终端模拟器 | |
| JPS63157244A (ja) | 周辺装置試験プログラムデバグ方式 | |
| CN117648243A (zh) | 一种ai加速芯片故障触发最小程序查找方法与系统 | |
| JPH07121405A (ja) | シミュレーション方式 | |
| CN116909879A (zh) | 基于通用计算机的列车控制程序的测试方法及装置 | |
| JPS63300330A (ja) | ファ−ムウェアのデバッグ方法 | |
| JP2576379B2 (ja) | 論理シミュレーション装置 | |
| JPS63150678A (ja) | 擬似プロシ−ジヤによるシミユレ−シヨン方法 | |
| Kozemchak | Computer aided integrated circuit design: a distributed integrated approach | |
| JPH02224141A (ja) | 論理シミュレーション方式 | |
| JPH021572A (ja) | 論理シミュレーション方法 |