JPS63150678A - 擬似プロシ−ジヤによるシミユレ−シヨン方法 - Google Patents
擬似プロシ−ジヤによるシミユレ−シヨン方法Info
- Publication number
- JPS63150678A JPS63150678A JP61299235A JP29923586A JPS63150678A JP S63150678 A JPS63150678 A JP S63150678A JP 61299235 A JP61299235 A JP 61299235A JP 29923586 A JP29923586 A JP 29923586A JP S63150678 A JPS63150678 A JP S63150678A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- circuit
- signals
- simulation
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004088 simulation Methods 0.000 title claims abstract description 13
- 238000012360 testing method Methods 0.000 claims abstract description 22
- 238000010998 test method Methods 0.000 claims description 2
- 230000002159 abnormal effect Effects 0.000 claims 1
- 230000004044 response Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はハードウェアのソフトウェアによるシミュレー
ション方法に関する。
ション方法に関する。
従来、この種のソフトウェアによるシミュレーションに
おいては、入力信号がそれぞれあらかじめ作成されたタ
イムチャートの形式で入力されていた。
おいては、入力信号がそれぞれあらかじめ作成されたタ
イムチャートの形式で入力されていた。
〔発明が解決しようとする問題点）
上述した従来のソフトウェアによるシミュレーション方
法では、ハードウェアが大規模化し、複雑になればなる
ほど入カバターンは膨大となり、タイムチャート入力に
は多くの労力を費やさざるを得なくなるという欠点があ
る。
法では、ハードウェアが大規模化し、複雑になればなる
ほど入カバターンは膨大となり、タイムチャート入力に
は多くの労力を費やさざるを得なくなるという欠点があ
る。
（問題点を解決するための手段）
本発明の擬似プロシージャによるシミュレーション方法
は、シミュレーション対象回路に対する試験手順・入力
データ・タイムチャート・期待出力値・異常処理を含む
シミュレーションプログラムを記録するメインメモリと
、ＣＰＵと、ＣＰＵの制御により試験項目ごとの試験パ
ターンを実現する１１１１１１回路と、シミュレーショ
ン対象回路に対するインタフェースとにより擬似的に構
成された擬似プロシージャに自動的にシミュレーション
を行なわせる。
は、シミュレーション対象回路に対する試験手順・入力
データ・タイムチャート・期待出力値・異常処理を含む
シミュレーションプログラムを記録するメインメモリと
、ＣＰＵと、ＣＰＵの制御により試験項目ごとの試験パ
ターンを実現する１１１１１１回路と、シミュレーショ
ン対象回路に対するインタフェースとにより擬似的に構
成された擬似プロシージャに自動的にシミュレーション
を行なわせる。
したがって、ＶＬＳ Ｉとかハイブリッド回路等のハー
ドウェアの種類に関係なく、擬似的にそのハードウェア
を該当する装置のなかに組込んだ状態にあける試験を行
なうことができる。
ドウェアの種類に関係なく、擬似的にそのハードウェア
を該当する装置のなかに組込んだ状態にあける試験を行
なうことができる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の擬似プロシージャによるシミュレーシ
ョン方法の一実施例をシミュレーションに適用した状態
を示す図、第２図は第１図の擬似プロシージャ２のブロ
ック図である。
ョン方法の一実施例をシミュレーションに適用した状態
を示す図、第２図は第１図の擬似プロシージャ２のブロ
ック図である。
本実施例に用いる擬似プロシージャ２は、ハードウェア
でいうと試験回路に相当し、被試験回路１に対してシミ
ュレーションを自動的に実行するコンピュータ上の論理
機能である。擬似プロシージャは、プログラム全体の動
作を制御するＣＰＵ３と、シミュレーションのプログラ
ムを記録するメインメモリ５と、メインメモリ５の命令
を解釈してＣＰＵ３にプログラムの実行を制御Ｉさせる
マイクロメモリ４と、被試験回路１に対する各試験項目
ごとの試験実施を行なう制御回路６と、被試験回路１に
対するインタフェース７とから構成されており、被試験
回路１によって制御回路６とインタフェース７は作り変
えられる必要がある。
でいうと試験回路に相当し、被試験回路１に対してシミ
ュレーションを自動的に実行するコンピュータ上の論理
機能である。擬似プロシージャは、プログラム全体の動
作を制御するＣＰＵ３と、シミュレーションのプログラ
ムを記録するメインメモリ５と、メインメモリ５の命令
を解釈してＣＰＵ３にプログラムの実行を制御Ｉさせる
マイクロメモリ４と、被試験回路１に対する各試験項目
ごとの試験実施を行なう制御回路６と、被試験回路１に
対するインタフェース７とから構成されており、被試験
回路１によって制御回路６とインタフェース７は作り変
えられる必要がある。
次に、本実施例の動作について説明する。
被試験回路１が決まると、該回路１に対するシミュレー
ションプログラムがメインメモリ５に記録され、所定の
コンンドによってマイクロメモリ４によりＣＰＵ３が該
シミュレーションプログラムを実行する。制御回路６は
ＣＰＵ３の指示によって被試験回路１に入力する個々の
試験用信号を所要のタイミングとパターンに従ってイン
タフェース７を介して送出する。また、試験用信号に対
する被試験回路１のレスポンス信号はインタフェース７
で受信され、制御回路６でＣＰＵ３が判定処理するため
の信号に変換してＣＰＵ３に転送する。ＣＰＵ３は該レ
スポンス信号を期待値と比較・判定し、次段階の試験に
進める。
ションプログラムがメインメモリ５に記録され、所定の
コンンドによってマイクロメモリ４によりＣＰＵ３が該
シミュレーションプログラムを実行する。制御回路６は
ＣＰＵ３の指示によって被試験回路１に入力する個々の
試験用信号を所要のタイミングとパターンに従ってイン
タフェース７を介して送出する。また、試験用信号に対
する被試験回路１のレスポンス信号はインタフェース７
で受信され、制御回路６でＣＰＵ３が判定処理するため
の信号に変換してＣＰＵ３に転送する。ＣＰＵ３は該レ
スポンス信号を期待値と比較・判定し、次段階の試験に
進める。
以上説明したように本発明は、擬似プロシージャを用い
ることにより、入力する信号パタンの自動発生や期待値
照合などが可能であり、また試験済の被試験回路は次段
階に接続される他のハードウェアの擬似プロシージャと
して使用することもできるという効果がある。
ることにより、入力する信号パタンの自動発生や期待値
照合などが可能であり、また試験済の被試験回路は次段
階に接続される他のハードウェアの擬似プロシージャと
して使用することもできるという効果がある。
第１図は本発明の擬似プロシージャによるシミュレーシ
ョン方法の一実施例をシミュレーションに適用した状態
を示す図、第２図は第１図の擬似プロシージャ２のブロ
ック図である。 １・・・被試験回路（ハードウェア）、２・・・擬似プ
ロシージャ、３・・・ＣＰＵ、４・・・マイクロメモリ
、 ５・・・メインメモリ、６・・・制御回路、
７・・・インタフェース。 第１図 第２図
ョン方法の一実施例をシミュレーションに適用した状態
を示す図、第２図は第１図の擬似プロシージャ２のブロ
ック図である。 １・・・被試験回路（ハードウェア）、２・・・擬似プ
ロシージャ、３・・・ＣＰＵ、４・・・マイクロメモリ
、 ５・・・メインメモリ、６・・・制御回路、
７・・・インタフェース。 第１図 第２図
Claims (1)
- ソフトウェアによるシミュレーションにおいて、シミュ
レーション対象の回路に対する試験手順・入力データ・
タイムチャート・期待出力値・異常処理を含むシミュレ
ーションプログラムを記録するメインメモリと、ＣＰＵ
と、ＣＰＵの制御により試験項目ごとの試験パターンを
実現する制御回路と、シミュレーション対象回路に対す
るインタフェースとにより擬似的に構成された擬似プロ
シージャに自動的にシミュレーションを行なわせること
を特徴とする擬似プロシージャによるシミュレーション
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61299235A JPS63150678A (ja) | 1986-12-15 | 1986-12-15 | 擬似プロシ−ジヤによるシミユレ−シヨン方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61299235A JPS63150678A (ja) | 1986-12-15 | 1986-12-15 | 擬似プロシ−ジヤによるシミユレ−シヨン方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63150678A true JPS63150678A (ja) | 1988-06-23 |
Family
ID=17869893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61299235A Pending JPS63150678A (ja) | 1986-12-15 | 1986-12-15 | 擬似プロシ−ジヤによるシミユレ−シヨン方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63150678A (ja) |
-
1986
- 1986-12-15 JP JP61299235A patent/JPS63150678A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6061283A (en) | Semiconductor integrated circuit evaluation system | |
| US5404526A (en) | Improved method for accessing machine state information | |
| JPH0721058A (ja) | プログラム試験方式 | |
| JPS63150678A (ja) | 擬似プロシ−ジヤによるシミユレ−シヨン方法 | |
| JPH05298204A (ja) | 入出力処理装置試験回路 | |
| JP2525913Y2 (ja) | Ｌｓｉ論理シミュレーション装置 | |
| JPS6299837A (ja) | 入出力処理装置の検査方式 | |
| JPH03130839A (ja) | オンラインシミュレーション方式 | |
| JPH0895817A (ja) | 情報処理装置の試験方法 | |
| JPS62190542A (ja) | シミユレ−タによる入出力処理装置検査方式 | |
| JPS63300330A (ja) | ファ−ムウェアのデバッグ方法 | |
| JPS63157244A (ja) | 周辺装置試験プログラムデバグ方式 | |
| JPH11338727A (ja) | 情報処理装置の試験方法 | |
| JP3033723B2 (ja) | 蓄積プログラム制御電子交換機のシミュレート試験方式およびプログラム記録媒体 | |
| JPS62279760A (ja) | 蓄積プログラム制御電子交換システムの入出力装置系信号シミユレ−タ | |
| JPH04369044A (ja) | コンピュータ用テスト装置 | |
| JPS61231607A (ja) | 鉄鋼圧延制御システムのシミユレ−シヨン方式 | |
| JPH04349556A (ja) | 通信制御プログラム試験装置および方法 | |
| JPS6123250A (ja) | 試験方式 | |
| JPH04277840A (ja) | 非同期命令のシミュレーション方式 | |
| JPS5991510A (ja) | プロセス制御における機能テスト装置 | |
| JPS6222152A (ja) | ハ−ドウエアシミユレ−シヨン装置 | |
| JPS6069709A (ja) | 制御盤の検査システム | |
| JPS63247842A (ja) | 試験プログラム評価方式 | |
| JPS6032337A (ja) | Ｌｓｉ試験評価装置 |