JPH0895817A - 情報処理装置の試験方法 - Google Patents
情報処理装置の試験方法Info
- Publication number
- JPH0895817A JPH0895817A JP6227483A JP22748394A JPH0895817A JP H0895817 A JPH0895817 A JP H0895817A JP 6227483 A JP6227483 A JP 6227483A JP 22748394 A JP22748394 A JP 22748394A JP H0895817 A JPH0895817 A JP H0895817A
- Authority
- JP
- Japan
- Prior art keywords
- test
- information processing
- logic unit
- logic
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 既存の被試験情報処理装置の試験命令列から
自動的に論理ユニットの試験データを生成することによ
り、被試験情報処理装置のシミュレーションによる論理
検証を効率よく行う。 【構成】 ファイル１０１内の試験命令列１０２から試
験対象の試験命令を抽出し、この抽出された試験命令を
変換データテーブル１０４によって試験信号列１０５に
変換する。被試験論理ユニットエミュレータ１０７は、
与えられた試験信号列１０５で被試験論理ユニットをエ
ミュレートし、その初期値、期待値の内容をファイル１
０８に格納する。情報処理装置シミュレータは試験信号
列１０５を実行し、結果編集装置はその実行結果と初期
値、期待値とを比較する。
自動的に論理ユニットの試験データを生成することによ
り、被試験情報処理装置のシミュレーションによる論理
検証を効率よく行う。 【構成】 ファイル１０１内の試験命令列１０２から試
験対象の試験命令を抽出し、この抽出された試験命令を
変換データテーブル１０４によって試験信号列１０５に
変換する。被試験論理ユニットエミュレータ１０７は、
与えられた試験信号列１０５で被試験論理ユニットをエ
ミュレートし、その初期値、期待値の内容をファイル１
０８に格納する。情報処理装置シミュレータは試験信号
列１０５を実行し、結果編集装置はその実行結果と初期
値、期待値とを比較する。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置などを構
成する論理ユニットの論理検証技術に関し、特に情報処
理装置の論理の検証を、試験命令列を用いて効率良く行
う情報処理装置の試験方法に関する。
成する論理ユニットの論理検証技術に関し、特に情報処
理装置の論理の検証を、試験命令列を用いて効率良く行
う情報処理装置の試験方法に関する。
【０００２】
【従来の技術】従来、情報処理装置等を構成する論理回
路を検証する試験方式としては、テストプログラムによ
る命令列を実行することにより、該論理の検証を行う試
験方法が提案されている。例えば、乱数データを入力と
して試験命令を生成し、該試験命令の実行結果の期待値
をシミュレーションにより求めると共に、該試験命令
を、先行制御機能を内蔵する被試験データ処理装置に実
行させ、実行結果と前記期待値とを比較することによ
り、先行制御機能部を試験するデータ処理装置の試験方
法（特開平１−３０６９３２号公報を参照）、また、該
試験方法を改良したものとして、乱数データを入力とし
て試験命令を生成する際に、オペランドおよびデータの
割込み発生原因を該試験命令列を実行する以前に検出
し、先行制御機能試験として無意味な割込みまたは期待
していない割込みによって該試験命令列の実行が中断さ
れないようにしたデータ処理装置の試験方式（特開平２
−２４４３３７号公報を参照）がある。
路を検証する試験方式としては、テストプログラムによ
る命令列を実行することにより、該論理の検証を行う試
験方法が提案されている。例えば、乱数データを入力と
して試験命令を生成し、該試験命令の実行結果の期待値
をシミュレーションにより求めると共に、該試験命令
を、先行制御機能を内蔵する被試験データ処理装置に実
行させ、実行結果と前記期待値とを比較することによ
り、先行制御機能部を試験するデータ処理装置の試験方
法（特開平１−３０６９３２号公報を参照）、また、該
試験方法を改良したものとして、乱数データを入力とし
て試験命令を生成する際に、オペランドおよびデータの
割込み発生原因を該試験命令列を実行する以前に検出
し、先行制御機能試験として無意味な割込みまたは期待
していない割込みによって該試験命令列の実行が中断さ
れないようにしたデータ処理装置の試験方式（特開平２
−２４４３３７号公報を参照）がある。
【０００３】上記した従来の技術は、被試験情報処理装
置の試験命令列を、該情報処理装置または装置シミュレ
ーション上で実行することによって、該情報処理装置の
論理検証を行っている。しかし、一般的に、最近の情報
処理装置の論理は大規模かつ複雑であり、該論理回路の
検証初期段階において前述した試験方法を適用した場合
には、論理シミュレーションの実行時に大幅な実行時間
を要すると共に、解析工数が極めて多くなるという問題
がある。
置の試験命令列を、該情報処理装置または装置シミュレ
ーション上で実行することによって、該情報処理装置の
論理検証を行っている。しかし、一般的に、最近の情報
処理装置の論理は大規模かつ複雑であり、該論理回路の
検証初期段階において前述した試験方法を適用した場合
には、論理シミュレーションの実行時に大幅な実行時間
を要すると共に、解析工数が極めて多くなるという問題
がある。
【０００４】そこで、論理検証の初期段階においては、
論理回路の一部分である論理ユニットの試験入出力信号
を手作業で作成して、該論理ユニットに実行させ、その
結果をチェックすることにより、該論理ユニットの一定
の論理品質を確保した後に、前述した試験方法を適用し
て情報処理装置の検証を行っていた。
論理回路の一部分である論理ユニットの試験入出力信号
を手作業で作成して、該論理ユニットに実行させ、その
結果をチェックすることにより、該論理ユニットの一定
の論理品質を確保した後に、前述した試験方法を適用し
て情報処理装置の検証を行っていた。
【０００５】
【発明が解決しようとする課題】しかし、上記したよう
に、論理ユニットの試験入出力信号を人手で作成する方
法は、工数的に限度がある。また、被試験情報処理装置
が、それ以前の情報処理装置と同一のアーキテクチャで
あっても、論理ユニットの信号レベルでは異なっている
ことから、既に作成されている試験データを適用するこ
とができない。このため、情報処理装置毎にその論理ユ
ニットの試験データを作成しなければならず、論理検証
の効率が悪いという問題があった。
に、論理ユニットの試験入出力信号を人手で作成する方
法は、工数的に限度がある。また、被試験情報処理装置
が、それ以前の情報処理装置と同一のアーキテクチャで
あっても、論理ユニットの信号レベルでは異なっている
ことから、既に作成されている試験データを適用するこ
とができない。このため、情報処理装置毎にその論理ユ
ニットの試験データを作成しなければならず、論理検証
の効率が悪いという問題があった。
【０００６】本発明の目的は、既存の被試験情報処理装
置の試験命令列から自動的に論理ユニットの試験データ
を生成することにより、被試験情報処理装置のシミュレ
ーションによる論理検証を効率よく行う情報処理装置の
試験方法を提供することにある。
置の試験命令列から自動的に論理ユニットの試験データ
を生成することにより、被試験情報処理装置のシミュレ
ーションによる論理検証を効率よく行う情報処理装置の
試験方法を提供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に、本発明では、試験命令列を実行することによって情
報処理装置を構成する論理ユニットを試験する情報処理
装置の試験方法において、前記試験命令列を被試験論理
ユニット用の試験信号列に変換し、該被試験論理ユニッ
トのエミュレータが該試験信号列を実行することにより
生成された期待値と、該被試験論理ユニットが該試験信
号列を実行することにより生成された実行結果とを比較
することにより、前記論理ユニットを試験することを特
徴としている。
に、本発明では、試験命令列を実行することによって情
報処理装置を構成する論理ユニットを試験する情報処理
装置の試験方法において、前記試験命令列を被試験論理
ユニット用の試験信号列に変換し、該被試験論理ユニッ
トのエミュレータが該試験信号列を実行することにより
生成された期待値と、該被試験論理ユニットが該試験信
号列を実行することにより生成された実行結果とを比較
することにより、前記論理ユニットを試験することを特
徴としている。
【０００８】
【作用】被試験情報処理装置の試験命令列から試験対象
の試験命令を抽出し、この試験命令を試験信号列に変換
する。被試験論理ユニットのエミュレータが試験信号列
を実行して、その初期値、期待値の内容をファイルに格
納する。情報処理装置シミュレータは試験信号列を実行
し、結果編集装置はその実行結果と、初期値、期待値と
を比較する。これにより、既存の被試験情報処理装置の
試験命令列から自動的に論理ユニットの試験データが生
成され、被試験情報処理装置のシミュレーションによる
論理検証を効率よく実行することができる。
の試験命令を抽出し、この試験命令を試験信号列に変換
する。被試験論理ユニットのエミュレータが試験信号列
を実行して、その初期値、期待値の内容をファイルに格
納する。情報処理装置シミュレータは試験信号列を実行
し、結果編集装置はその実行結果と、初期値、期待値と
を比較する。これにより、既存の被試験情報処理装置の
試験命令列から自動的に論理ユニットの試験データが生
成され、被試験情報処理装置のシミュレーションによる
論理検証を効率よく実行することができる。
【０００９】
【実施例】以下、本発明の一実施例を図面を用いて具体
的に説明する。図１は、本発明の一実施例のブロック構
成図である。１０１は被試験情報処理装置で実行可能な
試験命令列が格納されているファイル、１０２は被試験
情報処理装置で実行可能な試験命令列、１０３は試験命
令列を被試験論理ユニット用の試験信号列（試験デー
タ）に変換する変換データテーブルが格納されているフ
ァイル、１０４は試験命令列を試験信号列に変換する変
換データテーブル、１０５は変換された被試験論理ユニ
ット用の試験信号列、１０６は試験信号列が格納されて
いるファイル、１０７は被試験論理ユニットの論理エミ
ュレータ、１０８は被試験論理ユニットエミュレータが
生成した初期値、期待値を格納したファイルである。
的に説明する。図１は、本発明の一実施例のブロック構
成図である。１０１は被試験情報処理装置で実行可能な
試験命令列が格納されているファイル、１０２は被試験
情報処理装置で実行可能な試験命令列、１０３は試験命
令列を被試験論理ユニット用の試験信号列（試験デー
タ）に変換する変換データテーブルが格納されているフ
ァイル、１０４は試験命令列を試験信号列に変換する変
換データテーブル、１０５は変換された被試験論理ユニ
ット用の試験信号列、１０６は試験信号列が格納されて
いるファイル、１０７は被試験論理ユニットの論理エミ
ュレータ、１０８は被試験論理ユニットエミュレータが
生成した初期値、期待値を格納したファイルである。
【００１０】図２は、本発明の被試験情報処理装置のシ
ミュレーションシステムを示す。図２において、被試験
情報処理装置のシミュレーションシステム２０は、情報
処理装置シミュレータ２００と結果編集装置２０５から
構成されている。情報処理装置シミュレータ２００は、
命令を処理する命令処理ユニット（図示せず）と同一の
インタフェースを持つ命令処理ユニット擬似プロシジャ
２０１と、主記憶ユニットおよび入出力ユニットを制御
する制御ユニット２０２と、主記憶ユニット２０３と、
入出力ユニット２０４とから構成されている。また、結
果編集装置２０５は、後述するように、被試験論理ユニ
ットの論理エミュレータが生成した初期値、期待値の内
容と、被試験情報処理装置のシミュレーションでの試験
信号列の実行結果とを比較し、その結果を編集出力す
る。
ミュレーションシステムを示す。図２において、被試験
情報処理装置のシミュレーションシステム２０は、情報
処理装置シミュレータ２００と結果編集装置２０５から
構成されている。情報処理装置シミュレータ２００は、
命令を処理する命令処理ユニット（図示せず）と同一の
インタフェースを持つ命令処理ユニット擬似プロシジャ
２０１と、主記憶ユニットおよび入出力ユニットを制御
する制御ユニット２０２と、主記憶ユニット２０３と、
入出力ユニット２０４とから構成されている。また、結
果編集装置２０５は、後述するように、被試験論理ユニ
ットの論理エミュレータが生成した初期値、期待値の内
容と、被試験情報処理装置のシミュレーションでの試験
信号列の実行結果とを比較し、その結果を編集出力す
る。
【００１１】本実施例では、主記憶ユニットおよび入出
力ユニットを制御する制御ユニット２０２と、該制御ユ
ニットと入出力ユニット２０４間のインタフェースを試
験する場合を例にして、以下説明する。
力ユニットを制御する制御ユニット２０２と、該制御ユ
ニットと入出力ユニット２０４間のインタフェースを試
験する場合を例にして、以下説明する。
【００１２】図１に戻り、ファイル１０１の試験命令列
１０２から、試験対象である制御ユニット２０２の試験
命令を抽出し、この抽出された試験命令を変換データテ
ーブル１０４によって試験信号列（試験データ）１０５
に変換する。この変換データテーブル１０４は、この例
では制御ユニット２０２の試験命令列を試験信号列に変
換するもので、例えば命令ＬＡが、信号列（０００００
０００００００）に変換される。また例えば、主記憶ユ
ニット２０３を試験する場合は、主記憶ユニットの命令
を信号列に変換するように、変換データテーブル１０４
が構成される。
１０２から、試験対象である制御ユニット２０２の試験
命令を抽出し、この抽出された試験命令を変換データテ
ーブル１０４によって試験信号列（試験データ）１０５
に変換する。この変換データテーブル１０４は、この例
では制御ユニット２０２の試験命令列を試験信号列に変
換するもので、例えば命令ＬＡが、信号列（０００００
０００００００）に変換される。また例えば、主記憶ユ
ニット２０３を試験する場合は、主記憶ユニットの命令
を信号列に変換するように、変換データテーブル１０４
が構成される。
【００１３】被試験論理ユニットエミュレータ１０７
は、この例では与えられた試験信号列１０５で制御ユニ
ットをエミュレートし、その初期値、期待値の内容をフ
ァイル１０８に格納する。
は、この例では与えられた試験信号列１０５で制御ユニ
ットをエミュレートし、その初期値、期待値の内容をフ
ァイル１０８に格納する。
【００１４】図２のシミュレーションシステム２０にお
いて、上記したようにして作成されたファイル１０８の
内容を、主記憶ユニット２０３に書き込み、情報処理装
置をシミュレーションする。つまり、情報処理装置シミ
ュレータ２００において、入出力ユニット２０４から、
図１で説明した試験信号列１０４を制御ユニット２０２
に与える。制御ユニット２０２は試験信号列１０４を実
行して、その実行結果を主記憶ユニット２０３に書き出
す。結果編集装置２０５は、その実行結果と、初期値、
期待値とを比較することにより、シミュレーション結果
の正否を判定して、図示しないコンソールなどに出力す
る。
いて、上記したようにして作成されたファイル１０８の
内容を、主記憶ユニット２０３に書き込み、情報処理装
置をシミュレーションする。つまり、情報処理装置シミ
ュレータ２００において、入出力ユニット２０４から、
図１で説明した試験信号列１０４を制御ユニット２０２
に与える。制御ユニット２０２は試験信号列１０４を実
行して、その実行結果を主記憶ユニット２０３に書き出
す。結果編集装置２０５は、その実行結果と、初期値、
期待値とを比較することにより、シミュレーション結果
の正否を判定して、図示しないコンソールなどに出力す
る。
【００１５】なお、試験命令列を論理ユニットの試験信
号列に変換する際に、オペレータの指示によって、試験
信号列、初期値、期待値等の必要情報を削除、追加また
は変更することも可能である。
号列に変換する際に、オペレータの指示によって、試験
信号列、初期値、期待値等の必要情報を削除、追加また
は変更することも可能である。
【００１６】
【発明の効果】以上、説明したように、本発明によれ
ば、既存の被試験情報処理装置の試験命令列から自動的
に論理ユニットの試験データを生成しているので、被試
験情報処理装置のシミュレーションによる論理検証を容
易にかつ効率よく実行することができる。
ば、既存の被試験情報処理装置の試験命令列から自動的
に論理ユニットの試験データを生成しているので、被試
験情報処理装置のシミュレーションによる論理検証を容
易にかつ効率よく実行することができる。
【図１】本発明の一実施例のブロック構成図である。
【図２】本発明の被試験情報処理装置のシミュレーショ
ンシステムを示す。
ンシステムを示す。
１０１ 試験命令列格納ファイル １０２ 試験命令列 １０３ 変換データテーブル格納ファイル １０４ 変換データテーブル １０５ 試験信号列 １０６ 試験信号列格納ファイル １０７ 被試験論理ユニットエミュレータ １０８ 初期値、期待値格納ファイル
Claims (1)
- 【請求項１】 試験命令列を実行することによって情報
処理装置を構成する論理ユニットを試験する情報処理装
置の試験方法において、前記試験命令列を被試験論理ユ
ニット用の試験信号列に変換し、該被試験論理ユニット
のエミュレータが該試験信号列を実行することにより生
成された期待値と、該被試験論理ユニットが該試験信号
列を実行することにより生成された実行結果とを比較す
ることにより、前記論理ユニットを試験することを特徴
とする情報処理装置の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6227483A JPH0895817A (ja) | 1994-09-22 | 1994-09-22 | 情報処理装置の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6227483A JPH0895817A (ja) | 1994-09-22 | 1994-09-22 | 情報処理装置の試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0895817A true JPH0895817A (ja) | 1996-04-12 |
Family
ID=16861597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6227483A Pending JPH0895817A (ja) | 1994-09-22 | 1994-09-22 | 情報処理装置の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0895817A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011209970A (ja) * | 2010-03-29 | 2011-10-20 | Fuji Electric Co Ltd | テストデータ生成装置およびプログラム評価支援方法 |
-
1994
- 1994-09-22 JP JP6227483A patent/JPH0895817A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011209970A (ja) * | 2010-03-29 | 2011-10-20 | Fuji Electric Co Ltd | テストデータ生成装置およびプログラム評価支援方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5960182A (en) | Hardware-software co-simulation system, hardware-software co-simulation method, and computer-readable memory containing a hardware-software co-simulation program | |
| JP2000020291A (ja) | 車両用プログラム開発支援方法および装置 | |
| US6532573B1 (en) | LSI verification method, LSI verification apparatus, and recording medium | |
| JPH0721058A (ja) | プログラム試験方式 | |
| JPH08314760A (ja) | プログラム開発支援装置 | |
| JPH0895817A (ja) | 情報処理装置の試験方法 | |
| JP2828590B2 (ja) | マイクロプログラム検証方法 | |
| JPH10187461A (ja) | 言語処理方式 | |
| JPH10177590A (ja) | 論理回路モデルのデバッグ装置およびデバッグ方法 | |
| EP1297456A2 (en) | Tcl pli, a framework for reusable, run time configurable test benches | |
| JPH11338727A (ja) | 情報処理装置の試験方法 | |
| JP3073848B2 (ja) | データ処理装置の試験方法 | |
| JP2576379B2 (ja) | 論理シミュレーション装置 | |
| JP2000207249A (ja) | シミュレ―ション装置 | |
| JP2001067241A (ja) | 情報処理装置の試験方式 | |
| KR20000061819A (ko) | 다양한 언어로 기술된 프로그램의 시뮬레이션 결과 비교 검증 장치 및 그 방법 | |
| JPS63300330A (ja) | ファ−ムウェアのデバッグ方法 | |
| JPH11250115A (ja) | エミュレータを用いた論理検証方法 | |
| JPH0822399A (ja) | 情報処理装置の検証方式 | |
| JPH04277840A (ja) | 非同期命令のシミュレーション方式 | |
| JPS62235652A (ja) | プログラムデバツグ方法 | |
| JPH08314817A (ja) | エラー解析方式 | |
| JPS59151247A (ja) | 情報処理装置の試験装置 | |
| JP2000113021A (ja) | ハード・ソフト連動シミュレーション方法 | |
| JPH01209542A (ja) | 論理検証装置 |