JP2001067241A - 情報処理装置の試験方式 - Google Patents
情報処理装置の試験方式Info
- Publication number
- JP2001067241A JP2001067241A JP24102999A JP24102999A JP2001067241A JP 2001067241 A JP2001067241 A JP 2001067241A JP 24102999 A JP24102999 A JP 24102999A JP 24102999 A JP24102999 A JP 24102999A JP 2001067241 A JP2001067241 A JP 2001067241A
- Authority
- JP
- Japan
- Prior art keywords
- test
- signal sequence
- logic
- unit
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】テストプログラムの命令列実行と論理ユニット
の試験信号列実行とを連動して試験することにより、前
記論理ユニットを試験する手段を提供する。 【解決手段】テストプログラムによる命令列と被試験論
理ユニットの試験信号列を互いにアドレスが重ならない
ようにして同時に実行する手段を論理シミュレーション
に持たせる。
の試験信号列実行とを連動して試験することにより、前
記論理ユニットを試験する手段を提供する。 【解決手段】テストプログラムによる命令列と被試験論
理ユニットの試験信号列を互いにアドレスが重ならない
ようにして同時に実行する手段を論理シミュレーション
に持たせる。
Description
【０００１】
【発明の属する技術分野】本発明は、論理シミュレーシ
ョン装置または情報処理装置などを構成する論理回路の
論理検証技術に関し、特に情報処理装置を構成する論理
ユニットを検証する方式に関する。
ョン装置または情報処理装置などを構成する論理回路の
論理検証技術に関し、特に情報処理装置を構成する論理
ユニットを検証する方式に関する。
【０００２】
【従来の技術】従来、情報処理装置等を構成する論理回
路を検証する方式としては、テストプログラムによる命
令列を実行することにより、該論理の検証を行う試験方
法が提案されている。
路を検証する方式としては、テストプログラムによる命
令列を実行することにより、該論理の検証を行う試験方
法が提案されている。
【０００３】例えば、乱数データを入力として試験命令
を生成し、該試験命令の実行結果の期待値をシミュレー
ションにより求めると共に、該試験命令を、先行制御機
能を有する被試験データ処理装置に実行させ、その実行
結果と前記期待値とを比較することにより、先行制御機
能部を試験するデータ処理装置の試験方法（特開平１−
３０６９３２号公報を参照）がある。
を生成し、該試験命令の実行結果の期待値をシミュレー
ションにより求めると共に、該試験命令を、先行制御機
能を有する被試験データ処理装置に実行させ、その実行
結果と前記期待値とを比較することにより、先行制御機
能部を試験するデータ処理装置の試験方法（特開平１−
３０６９３２号公報を参照）がある。
【０００４】また、情報処理装置等を構成する論理ユニ
ットを検証する方式としては、試験命令列を被試験論理
ユニット用の試験信号列に変換し、該被試験論理ユニッ
トエミュレータが該被試験信号列を実行することにより
生成された期待値と、該被試験論理ユニットが該試験信
号を実行することにより生成された実行結果とを比較す
ることにより、該論理ユニットを試験する情報処理装置
の試験方式（特開平８−９５８１７号公報を参照）があ
る。
ットを検証する方式としては、試験命令列を被試験論理
ユニット用の試験信号列に変換し、該被試験論理ユニッ
トエミュレータが該被試験信号列を実行することにより
生成された期待値と、該被試験論理ユニットが該試験信
号を実行することにより生成された実行結果とを比較す
ることにより、該論理ユニットを試験する情報処理装置
の試験方式（特開平８−９５８１７号公報を参照）があ
る。
【０００５】上記の列挙した従来の技術は、被試験情報
処理装置の試験命令列あるいは被試験論理ユニットの試
験信号列を、装置シミュレーション上で実行することに
より、被試験論理の検証を行っていた。
処理装置の試験命令列あるいは被試験論理ユニットの試
験信号列を、装置シミュレーション上で実行することに
より、被試験論理の検証を行っていた。
【０００６】
【発明が解決しようとする課題】前記従来技術におい
て、試験命令列を被試験論理ユニット用の試験信号列に
変換する技術は、テストプログラムによる命令列を実行
することによる検証手段と比較して、検証効率の向上に
寄与しているが、その反面、該被試験論理ユニットが情
報処理装置としての実動作と試験信号列の送信タイミン
グが異なる場合がある。
て、試験命令列を被試験論理ユニット用の試験信号列に
変換する技術は、テストプログラムによる命令列を実行
することによる検証手段と比較して、検証効率の向上に
寄与しているが、その反面、該被試験論理ユニットが情
報処理装置としての実動作と試験信号列の送信タイミン
グが異なる場合がある。
【０００７】該被論理ユニットの論理不良が前記試験信
号のタイミングに依存する場合は、該論理不良は従来技
術では摘出不可能であったために、該論理をＬＳＩ化し
てから不良が発覚して多大の修正費用と検証工数を必要
とした。
号のタイミングに依存する場合は、該論理不良は従来技
術では摘出不可能であったために、該論理をＬＳＩ化し
てから不良が発覚して多大の修正費用と検証工数を必要
とした。
【０００８】本発明の目的は、テストプログラムによる
命令列と被試験論理ユニットの試験信号列を同時に実行
することで従来の問題点を解決し、より高精度な論理検
証を実施することにある。
命令列と被試験論理ユニットの試験信号列を同時に実行
することで従来の問題点を解決し、より高精度な論理検
証を実施することにある。
【０００９】
【課題を解決するための手段】前記目的を達成するため
に、本発明では、ゲートレベルの基本素子で実現される
論理回路装置または、これと等価な回路シミュレータを
用いた論理シミュレーションにおいて、テストプログラ
ムによる命令列と被試験論理ユニットの試験信号列を同
時に実行することにより、前記論理ユニットを試験する
ことを特徴としている。
に、本発明では、ゲートレベルの基本素子で実現される
論理回路装置または、これと等価な回路シミュレータを
用いた論理シミュレーションにおいて、テストプログラ
ムによる命令列と被試験論理ユニットの試験信号列を同
時に実行することにより、前記論理ユニットを試験する
ことを特徴としている。
【００１０】
【発明の実施の形態】以下、本発明の一実施例を図面を
用いて具体的に説明する。図1は、本発明の一実施例の
試験方法により情報処理装置の試験を実施する試験シス
テムの構成を示すブロック図である。図１において、情
報処理シミュレーションシステム１０は、情報処理装置
シミュレータ１００と制御ユニットエミュレータ１１０
と結果編集装置１１３から構成されている。情報処理装
置シミュレータ１００は、命令を処理する命令処理ユニ
ット１０３と、テストプログラム１０７の入出力処理を
実行するコミュニケーションモジュール１０２と、コミ
ュニケーションモジュール１０２と命令処理ユニット１
０３とのインタフェースを担当するインタフェース疑似
プロシジャ１０１と、命令処理ユニット１０３と、命令
を処理する命令処理ユニット１０３と同一のインタフェ
ースを持つ命令処理ユニット擬似プロシジャ１０６と、
主記憶ユニット等を制御する制御ユニット１０４と、主
記憶ユニット１０５とから構成されている。
用いて具体的に説明する。図1は、本発明の一実施例の
試験方法により情報処理装置の試験を実施する試験シス
テムの構成を示すブロック図である。図１において、情
報処理シミュレーションシステム１０は、情報処理装置
シミュレータ１００と制御ユニットエミュレータ１１０
と結果編集装置１１３から構成されている。情報処理装
置シミュレータ１００は、命令を処理する命令処理ユニ
ット１０３と、テストプログラム１０７の入出力処理を
実行するコミュニケーションモジュール１０２と、コミ
ュニケーションモジュール１０２と命令処理ユニット１
０３とのインタフェースを担当するインタフェース疑似
プロシジャ１０１と、命令処理ユニット１０３と、命令
を処理する命令処理ユニット１０３と同一のインタフェ
ースを持つ命令処理ユニット擬似プロシジャ１０６と、
主記憶ユニット等を制御する制御ユニット１０４と、主
記憶ユニット１０５とから構成されている。
【００１１】また、結果編集装置１１３は、被試験論理
ユニットの論理エミュレータ１１０が生成した期待値の
内容と、被試験情報処理装置のシミュレーションでの試
験信号列の実行結果とを比較し、その結果を編集出力す
る。
ユニットの論理エミュレータ１１０が生成した期待値の
内容と、被試験情報処理装置のシミュレーションでの試
験信号列の実行結果とを比較し、その結果を編集出力す
る。
【００１２】本実施例では、主記憶等を制御する制御ユ
ニット１０４を試験する場合を例にして、以下説明す
る。期待値と結果編集機能を内蔵するテストプログラム
１０７よりコミュニケーションモジュール１０２を経由
してインタフェース擬似プロシジャ１０１に対して試験
命令列を与える。
ニット１０４を試験する場合を例にして、以下説明す
る。期待値と結果編集機能を内蔵するテストプログラム
１０７よりコミュニケーションモジュール１０２を経由
してインタフェース擬似プロシジャ１０１に対して試験
命令列を与える。
【００１３】次に試験信号列ファイル１０９より命令処
理ユニット擬似プロシジャ１０６に対して、命令処理ユ
ニット１０３と制御ユニット１０４間の試験インタフェ
ース信号列を与える。
理ユニット擬似プロシジャ１０６に対して、命令処理ユ
ニット１０３と制御ユニット１０４間の試験インタフェ
ース信号列を与える。
【００１４】この試験信号列は、被試験論理ユニット１
０４に接続された論理ユニット擬似プロシジャの数だけ
用意する（図1の場合は１種類となる）。
０４に接続された論理ユニット擬似プロシジャの数だけ
用意する（図1の場合は１種類となる）。
【００１５】この時に無条件にテストプログラムと試験
信号列を同時実行すると、使用するアドレスが重なった
時に相互の結果値が干渉し合い、それぞれの結果値が一
意に求まらない。
信号列を同時実行すると、使用するアドレスが重なった
時に相互の結果値が干渉し合い、それぞれの結果値が一
意に求まらない。
【００１６】そこで、図２に示すような、使用許可フラ
グ（ここでは０１がテストプログラム、０２が試験信号
列）と、開始アドレスと、有効アドレス長を項目とする
テーブルフォーマットを持つアドレス制御情報ファイル
１０８の情報を用いてテストプログラムと試験信号列の
アドレスが重ならない様に互いを設定する。
グ（ここでは０１がテストプログラム、０２が試験信号
列）と、開始アドレスと、有効アドレス長を項目とする
テーブルフォーマットを持つアドレス制御情報ファイル
１０８の情報を用いてテストプログラムと試験信号列の
アドレスが重ならない様に互いを設定する。
【００１７】具体的には、コミュニケーションモジュー
ル１０２は、アドレス制御情報ファイル１０８からテス
トプログラム１０７に対して、テストプログラム１０７
から見て実装置と同じインタフェース（テストプログラ
ム１０７が装置のアドレス範囲を取得する命令を発行し
た時に、図２の使用許可フラグで許可されたテストプロ
グラム用のアドレス値と有効アドレス長を返す）によ
り、テストプログラム１０７が使用可能なアドレス空間
を通知する。
ル１０２は、アドレス制御情報ファイル１０８からテス
トプログラム１０７に対して、テストプログラム１０７
から見て実装置と同じインタフェース（テストプログラ
ム１０７が装置のアドレス範囲を取得する命令を発行し
た時に、図２の使用許可フラグで許可されたテストプロ
グラム用のアドレス値と有効アドレス長を返す）によ
り、テストプログラム１０７が使用可能なアドレス空間
を通知する。
【００１８】また信号処理ユニット擬似プロシジャ１０
６と制御ユニットエミュレータ１１０は、試験信号列に
アドレスを含んでいない場合は、何も変更せず試験信号
列を実行し、アドレスを含んでいる場合は、図２の使用
許可フラグで許可された試験信号列用のアドレス範囲と
比較して、範囲内の時は元信号列に従って実行し、範囲
外では次の方法により補正したアドレスを得る。
６と制御ユニットエミュレータ１１０は、試験信号列に
アドレスを含んでいない場合は、何も変更せず試験信号
列を実行し、アドレスを含んでいる場合は、図２の使用
許可フラグで許可された試験信号列用のアドレス範囲と
比較して、範囲内の時は元信号列に従って実行し、範囲
外では次の方法により補正したアドレスを得る。
【００１９】まず元アドレス値と許可された試験信号列
用の有効アドレス長の合計との剰余を求め、アドレス制
御情報テーブルの先頭から、許可された試験信号列用有
効アドレス長と比較して、有効アドレス長より小さけれ
ば、その剰余が補正アドレスとなる。有効アドレス長よ
り大きければ、剰余から有効アドレス長を減算した値を
剰余として、次のテーブルにおいて前述した比較を繰り
返し実行する。
用の有効アドレス長の合計との剰余を求め、アドレス制
御情報テーブルの先頭から、許可された試験信号列用有
効アドレス長と比較して、有効アドレス長より小さけれ
ば、その剰余が補正アドレスとなる。有効アドレス長よ
り大きければ、剰余から有効アドレス長を減算した値を
剰余として、次のテーブルにおいて前述した比較を繰り
返し実行する。
【００２０】制御ユニット１０４は、命令処理ユニット
１０３、命令処理ユニット擬似プロシジャ１０６から試
験信号を受信して、該試験信号に対応する処理を実行す
る時に、送信した論理ユニットあるいは擬似プロシジャ
に対して信号受信応答信号を返す。
１０３、命令処理ユニット擬似プロシジャ１０６から試
験信号を受信して、該試験信号に対応する処理を実行す
る時に、送信した論理ユニットあるいは擬似プロシジャ
に対して信号受信応答信号を返す。
【００２１】論理シミュレーションが終了すると、情報
装置シミュレータ１００は、主記憶ユニット１０５より
結果値を結果値ファイル１１１に生成すると共に、テス
トプログラム１０７に対して結果値を引き渡す。。
装置シミュレータ１００は、主記憶ユニット１０５より
結果値を結果値ファイル１１１に生成すると共に、テス
トプログラム１０７に対して結果値を引き渡す。。
【００２２】制御ユニットエミュレータ１１０は、試験
信号列をエミュレートすることにより期待値を期待値フ
ァイル１１２に生成する。
信号列をエミュレートすることにより期待値を期待値フ
ァイル１１２に生成する。
【００２３】結果編集装置１１３は、その期待値ファイ
ル１１２の期待値と、結果値ファイル１１１の実行結果
とを比較することにより、論理シミュレーション結果の
正否を判定して、図示しないコンソール等に出力する。
また別にテストプログラム１０７も結果編集装置とは独
立に自身の実行結果の正否を判定して、図示しないコン
ソール等に出力する。
ル１１２の期待値と、結果値ファイル１１１の実行結果
とを比較することにより、論理シミュレーション結果の
正否を判定して、図示しないコンソール等に出力する。
また別にテストプログラム１０７も結果編集装置とは独
立に自身の実行結果の正否を判定して、図示しないコン
ソール等に出力する。
【００２４】なお、アドレス制御情報の内容をテストプ
ログラム１０７及び試験信号列が実行できる範囲内で自
動的に変化させる手段を設けることにより、テスト項目
を増やすことなく、より多くの検証項目を作成すること
が可能となる。
ログラム１０７及び試験信号列が実行できる範囲内で自
動的に変化させる手段を設けることにより、テスト項目
を増やすことなく、より多くの検証項目を作成すること
が可能となる。
【００２５】
【発明の効果】テストプログラムによる命令列と被試験
論理ユニットの試験信号列を同時に実行することによ
り、高精度な論理検証を実施することができる。
論理ユニットの試験信号列を同時に実行することによ
り、高精度な論理検証を実施することができる。
【図１】 本発明の一実施例の試験方法により情報処理
装置の試験を実施する試験システムの構成を示すブロッ
ク図である。
装置の試験を実施する試験システムの構成を示すブロッ
ク図である。
【図２】 アドレス制御情報ファイルのフォーマットを
示す図である。
示す図である。
１０ 情報処理装置シミュレーションシステム １００ 情報処理装置シミュレータ １０１ インタフェース擬似プロシジャ １０２ コミュニケーションモジュール １０３ 命令処理ユニット １０４ 制御ユニット １０５ 主記憶ユニット １０６ 命令処理ユニット擬似プロシジャ １０７ テストプログラム １０８ アドレス制御情報 １０９ 試験信号列ファイル １１０ 制御ユニットエミュレータ １１１ 結果値ファイル １１２ 期待値ファイル １１３ 結果編集装置
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G032 AA01 AC08 5B046 AA08 BA03 JA05 5B048 AA00 CC02 CC05 DD01 DD05 DD15
Claims (1)
- 【請求項１】被試験情報処理装置を構成する論理ユニッ
トの試験信号列を実行することによって該論理ユニット
を試験する情報処理装置の試験方法において、テストプ
ログラムの命令列実行と論理ユニットの試験信号列実行
とを連動して試験することにより、前記論理ユニットを
試験することを特徴とする情報処理装置の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24102999A JP2001067241A (ja) | 1999-08-27 | 1999-08-27 | 情報処理装置の試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24102999A JP2001067241A (ja) | 1999-08-27 | 1999-08-27 | 情報処理装置の試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001067241A true JP2001067241A (ja) | 2001-03-16 |
Family
ID=17068278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24102999A Pending JP2001067241A (ja) | 1999-08-27 | 1999-08-27 | 情報処理装置の試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001067241A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9361568B2 (en) | 2005-12-09 | 2016-06-07 | Tego, Inc. | Radio frequency identification tag with hardened memory system |
-
1999
- 1999-08-27 JP JP24102999A patent/JP2001067241A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9361568B2 (en) | 2005-12-09 | 2016-06-07 | Tego, Inc. | Radio frequency identification tag with hardened memory system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0445942A2 (en) | Analytical development and verification of control-intensive systems | |
| US20070055911A1 (en) | A Method and System for Automatically Generating a Test-Case | |
| US8239708B2 (en) | System on chip (SoC) device verification system using memory interface | |
| CN111859834B (zh) | 一种基于uvm的验证平台开发方法、系统、终端及存储介质 | |
| CN115048888A (zh) | 集成电路验证方法、装置、仿真系统、电子设备及介质 | |
| CN116049014A (zh) | Amba总线的验证平台生成方法及装置 | |
| US20060212768A1 (en) | Verification circuitry for master-slave system | |
| JPH10312315A (ja) | ソフトウェア／ハードウェア協調シミュレーション方式 | |
| JP2001067241A (ja) | 情報処理装置の試験方式 | |
| US20020073253A1 (en) | Test module | |
| US7130787B1 (en) | Functional replicator of a specific integrated circuit and its use as an emulation device | |
| JP2003177937A (ja) | エミュレータ・ユニットとホスト装置の間の通信を改善する装置と方法 | |
| CN115495388B (zh) | 用于ai推理芯片的芯片验证方法、装置、设备及介质 | |
| CN112597717B (zh) | Ip核验证方法、装置及电子设备 | |
| US20230110499A1 (en) | Address solving for instruction sequence generation | |
| JPH11338727A (ja) | 情報処理装置の試験方法 | |
| KR100321780B1 (ko) | 칩의외부신호자동비교에의한칩기능검증방법 | |
| US6581194B1 (en) | Method for reducing simulation overhead for external models | |
| JP2000242684A (ja) | 機能合成方法，機能合成装置およびその記録媒体 | |
| JPH06242982A (ja) | 仮想計算機システムの試験方式 | |
| JPH0895817A (ja) | 情報処理装置の試験方法 | |
| JP2000207249A (ja) | シミュレ―ション装置 | |
| CN117709254A (zh) | 一种验证模块接口切换方法、装置、设备及存储介质 | |
| CN117195826A (zh) | 一种芯片验证方法、装置、验证设备及存储介质 | |
| CN117787154A (zh) | 仿真验证方法、电子设备、计算机可读介质 |