JPH06242982A - 仮想計算機システムの試験方式 - Google Patents

仮想計算機システムの試験方式

Info

Publication number
JPH06242982A
JPH06242982A JP5030789A JP3078993A JPH06242982A JP H06242982 A JPH06242982 A JP H06242982A JP 5030789 A JP5030789 A JP 5030789A JP 3078993 A JP3078993 A JP 3078993A JP H06242982 A JPH06242982 A JP H06242982A
Authority
JP
Japan
Prior art keywords
computer system
test
virtual computer
information
test environment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5030789A
Other languages
English (en)
Inventor
Toshiharu Shiratori
壽治 白鳥
Masakichi Tanaka
政吉 田中
Junichi Tashiro
淳一 田代
Satoru Someya
哲 染谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Computer Electronics Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Computer Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Computer Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Computer Electronics Co Ltd
Priority to JP5030789A priority Critical patent/JPH06242982A/ja
Publication of JPH06242982A publication Critical patent/JPH06242982A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】 仮想計算機システム試験の試験環境の充実を
図り、高精度な試験を容易に実現すること。 【構成】 仮想計算機システム試験を行うにあたり、実
計算機システムの機能試験を実行し、その試験環境と実
行結果を退避格納させ、仮想計算機システム試験の実行
可能な上記試験環境に対し、仮想計算機システム情報と
組合せ、新たな仮想計算機システム試験における試験環
境を自動生成し、また実行結果と仮想計算機システム情
報より期待値の自動生成を行い、生成された試験環境下
で実行された結果と、生成された期待値とを比較する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は仮想計算機システムの試
験方式に関し、特に制御プログラムのオーバーヘットの
軽減を目的として入出力命令を仮想計算機側で実行可能
にしたアシスト機能に対し高精度な試験を実施するため
の仮想計算機システムの試験方式に関する。
【0002】
【従来の技術】従来の仮想計算機システムの試験方式で
は、中央処理装置(CPU)で実現する各種基本機能を
仮想計算機上で実現し、その正常性を中心に試験を行っ
ており、入出力処理装置などの他処理装置に制御を与え
る試験に関しては、次のようにして行われていた。
【0003】例えば、割り当てられた計算機システムの
資源である主記憶装置(MS)、拡張記憶装置(E
S)、入出力装置(I/O)をサポートするサブチャネ
ル(SCH)等を試験対象装置として、入出力処理装置
(IOP)に制御を移行する入出力命令の直接実行機能
(アシスト機能)に関しては、その直接実行機能を実現
するために必要な特定の入出力情報を実計算機のプログ
ラム上で設定し、その設定された環境のもとで対象とす
る直接実行機能を実行させ、その実行結果と期待値とを
比較することにより、正常性を確認するようにしてい
る。
【0004】この場合、期待値は一般的に実計算機シス
テムの機能仕様書から生成しているが、特開昭64−8
8750号公報に記載されているように、試験環境を設
定するための命令列とオペランドデータを環境生成用モ
ジュールで生成し、さらにこれらの命令列とオペランド
データに従って実行結果の期待値を期待値生成モジュー
ルで生成する方法がある。
【0005】
【発明が解決しようとする課題】しかし、この方法で
は、環境生成用モジュールと期待値生成モジュールとを
個々に開発している。このため、大規模且つ、複雑化す
る機能に対応した高精度な試験環境を実現するには、多
くのプログラムステップ数と工数をこれらのモジュール
の開発に費やすため、モジュールの開発に時間がかか
り、効率良く機能試験を実施できないという問題があ
る。
【0006】また、新たに生成した試験環境であること
から、その試験精度について実績がなく、試験項目洩れ
を起こす可能性が大きい。
【0007】本発明の目的は、実計算機システムの機能
試験と同等の高精度の試験環境と期待値とを自動生成し
て効率良く機能試験を実施することができる仮想計算機
システムの試験方式を提供することである。
【0008】
【課題を解決するための手段】上記目的を達成するため
本発明は、実計算機システムの機能試験において構築さ
れた試験環境設定情報およびその試験環境設定情報に基
づく実行結果を退避格納する格納手段と、実計算機シス
テムの試験環境設定情報が仮想計算機システム上で実行
可能かを判定する判定手段とを設け、実計算機システム
の試験環境設定情報が仮想計算機システム上で実行可能
であれば、前記格納手段に退避格納されている実計算機
システムの試験環境設定情報と予め設定されている仮想
計算機システム情報をもとに仮想計算機システムの試験
環境情報を自動生成し、さらに前記格納手段に退避格納
されている実計算機システムの機能試験の実行結果と前
記仮想計算機システム情報とに基づき期待値を自動生成
し、前記自動生成した仮想計算機システムの試験環境情
報により仮想計算機システムの機能を実行させ、その実
行結果と前記自動生成した期待値との比較により正常性
を確認するようにしたものである。
【0009】
【作用】本発明によれば、実計算機システムと同等のア
ーキテクチャを有する仮想計算機システムに関しては、
実計算機システムと同一の機能を試験対象機能とした場
合、実計算機システム試験で構築した試験環境情報を採
用し、これを仮想計算機システム情報と組合せること
で、上記対象機能の試験環境を仮想計算機システム上に
自動生成し、この自動生成した仮想計算機システムの試
験環境により仮想計算機システムの対象機能を実行させ
る。
【0010】また、上記対象機能における実計算機シス
テム試験の実行結果と予め設定されている仮想計算機シ
ステム情報とにより期待値を自動的に求め、仮想計算機
システム上で実行した結果と、自動生成した期待値とを
比較することで、仮想計算機システムの機能試験を行
う。
【0011】従って、実計算機システム試験と同一機能
に関する試験環境及び期待値生成に要する開発工数を低
減し、また実績に裏付けられた高品位な試験環境と期待
値とを効率良く得て機能試験を効率的に実施することが
できる。
【0012】
【実施例】以下、本発明の実施例を図面により詳細に説
明する。
【0013】図1は、本発明を適用する仮想計算機シス
テムの一実施例を示すブロック図であり、ここでは仮想
計算機システム上で入出力命令の直接実行を実現させる
システム構成を示している。
【0014】図1において、実計算機システム1は主記
憶装置3に読み込まれている試験プログラム3bの仮想
計算機実現手段により仮想計算機システム2を実現する
と共に、試験プログラム3bで定義されている入出力命
令に起動を掛け、主記憶装置3に内蔵されているハード
ウェア・システムエリア3aを介して入出力処理装置4
に制御を移し、該入出力処理装置4のもとで出力データ
の転送を行い、入出力動作終了後、入出力処理装置4よ
り実計算機1へ終了報告を行うようになっている。
【0015】図2は、図1のようなシステム構成におけ
る仮想計算機システム2の試験方法の一実施例を示すブ
ロック図である。
【0016】本実施例における仮想計算機システム2の
試験方式は、実計算機システム試験で使用する試験プロ
グラムを実計算機実行処理100により実行し、これに
より得た試験環境情報200aと実行結果値300aと
を、予め準備している格納手段200および300に格
納する。
【0017】次に、仮想計算機システム2を実現させる
ために必要な仮想計算機システム情報400aをファイ
ル400に蓄積させ、前もって蓄積させている実計算機
システム1の試験環境情報200aと仮想計算機システ
ム情報400aとより、実計算機システム1の試験命令
列が仮想計算機システム2上で直接実行可能かを実行判
定部10により判定し、直接実行可能である場合は、以
下の仮想計算機システム試験を行う。
【0018】仮想計算機システム試験を行うに際し、ま
ず仮想計算機システム試験の試験環境と期待値を生成す
る。
【0019】試験環境は、実計算機システム1の試験環
境情報200aと仮想計算機システム情報400aとを
試験環境生成部20で組合せることで自動生成し、また
期待値は実計算機システム試験の実行結果値300aと
仮想計算機システム情報400aとを期待値生成部30
で組合せることにより自動生成したものを試験期待値7
00aとしてファイル700に蓄える。
【0020】次に、試験環境生成部20により生成した
試験環境のもとで仮想計算機の試験実行処理500を行
い、その実行した実行結果値600と仮想計算機システ
ム試験の期待値700aとを結果比較部40で比較する
ことで正常性を確認する。
【0021】図3は、図1における仮想計算機システム
試験の実行判定部10の動作説明図である。
【0022】実計算機システム1の試験環境情報200
aには、実行命令列210、システム情報220、入出
力情報230等の試験環境情報が含まれており、また仮
想計算機システム情報400aには、直接実行可能命令
群410、PSWなどの状態記述情報420が含まれて
いる。
【0023】実行判定部10は、実行命令列210に含
まれている命令群が直接実行可能命令群410に含まれ
ている命令群と同一の命令であるかを判断し、同一の場
合のみ仮想計算機システム2の直接実行試験を実行させ
る。
【0024】図4は、図1における仮想計算機システム
試験の試験環境生成部20の動作説明図である。
【0025】実計算機システム1の試験環境情報200
aと仮想計算機システム情報400aは、図3の説明で
述べた情報がそれぞれ含まれている。
【0026】試験環境生成部20は、仮想計算機システ
ム環境設定部21と入出力環境設定部22とから成り、
仮想計算機システム環境設定部21では仮想計算機シス
テム2を実現するための状態記述情報420を参照し、
これにシステム情報220を組合せ、仮想計算機システ
ム環境を実現させる。また、実現させた仮想計算機シス
テム環境上で直接実行させる命令列を実行命令列210
より仮想計算機システム空間(メモリ)に構築させる。
【0027】さらに、入出力環境設定部22では入出力
情報230の情報データを仮想計算機システム2の資源
情報として試験対象資源に与える。
【0028】全ての試験環境が構築されたならば、試験
実行処理500により仮想計算機システム2の試験を開
始する。
【0029】試験の実行結果は、試験実行結果値600
として蓄えられる。
【0030】図5は、図1における仮想計算機システム
試験の期待値生成部30の動作説明図である。
【0031】実計算機試験実行結果値300aには、入
出力終了情報310と、システム情報320、割込み情
報330等の実行結果値が含まれており、また、仮想計
算機システム情報400aには、図3の説明で述べた情
報が含まれされている。
【0032】期待値生成部30は、入出力終了情報の期
待値設定部31と仮想計算機システム実行期待値設定部
32とから成り、仮想計算機システム実行期待値設定部
32は仮想計算機システム2の実行状況を示す状態記述
情報420を参照し、これにシステム情報320と割込
み情報330および入出力終了情報310のサブシステ
ムIDを組合せて仮想計算機システムの実行期待値と
し、入出力終了情報の期待値設定部31は入出力終了情
報310より入出力結果の期待値を自動生成する。
【0033】このようにして自動生成された期待値は仮
想計算機システム2の実行期待値700aとしてファイ
ル700に蓄えられる。
【0034】図6は試験の実行順序を示すフロチャート
である。
【0035】まず、実計算機システム1の試験実行に対
し、まず、オペレータにより指定された入出力装置を試
験対象の入出力装置として要求し(ステップ601)、
要求された入出力装置を使用しての入出力システム情報
を試験プログラム内にあらかじめ準備されている情報テ
ーブルに退避するとともに、試験環境入出力情報として
設定する(ステップ602)。
【0036】このようにして設定された試験環境下、試
験対象である入出力命令を発行し、入出力の実行指示を
行う(ステップ603)。さらに、試験環境入出力情報
の設定に伴う入出力実行に対し、入出力状態待ち及び割
込みの刈り取りを行い(ステップ604)、これにより
得られた入出力結果を、予め試験プログラム内に準備さ
れている結果情報テーブルに退避すると共に、予め試験
プログラム内に準備された期待値と比較し(ステップ6
05)、不一致の場合、入出力トレースデータによるエ
ラーメッセージを出力し(ステップ606)、そうでな
い場合は、仮想計算機システム情報より、本試験が仮想
計算機システム上で実行可能かを判定し(ステップ60
7)、実行不可能の場合は次の試験に入り、実行可能の
場合は、ステップ605で退避した実行結果情報と仮想
計算機システム情報とより、仮想計算機システム試験の
期待値を生成する(ステップ611)。
【0037】また、ステップ602で退避された試験環
境入出力情報と、仮想計算機システム情報により仮想計
算機システム2を実現するとともに、仮想計算機システ
ム試験における試験環境を生成する(ステップ61
2)。
【0038】このようにして生成された仮想計算機シス
テムの試験環境下、実計算機システム1と同様の入出力
命令により入出力の実行指示を行い(ステップ60
3)、また、この入出力実行に対し、入出力状態待ち及
び割込みの刈り取りを行う(ステップ604)。
【0039】以上のような、仮想計算機システム下での
入出力命令の直接実行に対する実行結果と、ステップ6
11で生成された期待値とを比較し、仮想計算機システ
ム2における入出力命令の直接実行機能の正常性を確認
する(ステップ613)。
【0040】なお、異常終了した場合は、ステップ60
6と同等の入出力トレースデータと仮想計算機システム
情報トレースにより、異常箇所の詳細情報をエラーメッ
セージとして出力し(ステップ614)、オペレータに
報告する。
【0041】
【発明の効果】以上説明したように本発明では、実計算
機システムの機能試験において構築された試験環境設定
情報およびその試験環境設定情報に基づく実行結果を退
避格納する格納手段と、実計算機システムの試験環境設
定情報が仮想計算機システム上で実行可能かを判定する
判定手段とを設け、実計算機システムの試験環境設定情
報が仮想計算機システム上で実行可能であれば、前記格
納手段に退避格納されている実計算機システムの試験環
境設定情報と予め設定されている仮想計算機システム情
報をもとに仮想計算機システムの試験環境情報を自動生
成し、さらに前記格納手段に退避格納されている実計算
機システムの機能試験の実行結果と前記仮想計算機シス
テム情報とに基づき期待値を自動生成し、前記自動生成
した仮想計算機システムの試験環境情報により仮想計算
機システムの機能を実行させ、その実行結果と前記自動
生成した期待値との比較により正常性を確認するように
したので、実計算機システム試験と同一機能に関する試
験環境及び期待値生成に要する開発工数を低減し、また
実績に裏付けられた高品位な試験環境と期待値とを効率
良く得て機能試験を効率的に実施することができる。
【図面の簡単な説明】
【図1】 本発明の試験方式を適用する仮想計算機シス
テムの一実施例を示すブロック図である。
【図2】 本発明の試験方式の一実施例を示すブロック
図である。
【図3】 図2における実行判定部の動作説明図であ
る。
【図4】 図2における試験環境生成部の動作説明図で
ある。
【図5】 図2における期待値生成部の動作説明図であ
る。
【図6】 本発明の試験手順を示すフロチャートであ
る。
【符号の説明】
1…実計算機システム、2…仮想計算機システム、3…
主記憶装置、3a…ハードウェア・システムエリア、3
b…試験プログラム、4…入出力処理装置、10…実行
判定部、20…試験環境生成部、30…期待値生成部、
40…結果比較部、100…実計算機試験実行処理、2
00a…実計算機システム試験の試験環境情報、600
…仮想計算機システム試験の実行結果値、700a…仮
想計算機システム試験の期待値。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 政吉 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 田代 淳一 神奈川県秦野市堀山下1番地 株式会社日 立コンピュータエレクトロニクス内 (72)発明者 染谷 哲 神奈川県秦野市堀山下1番地 株式会社日 立コンピュータエレクトロニクス内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 実計算機システムの機能試験において構
    築された試験環境設定情報およびその試験環境設定情報
    に基づく実行結果を退避格納する格納手段と、実計算機
    システムの試験環境設定情報が仮想計算機システム上で
    実行可能かを判定する判定手段とを設け、実計算機シス
    テムの試験環境設定情報が仮想計算機システム上で実行
    可能であれば、前記格納手段に退避格納されている実計
    算機システムの試験環境設定情報と予め設定されている
    仮想計算機システム情報をもとに仮想計算機システムの
    試験環境情報を自動生成し、さらに前記格納手段に退避
    格納されている実計算機システムの機能試験の実行結果
    と前記仮想計算機システム情報とに基づき期待値を自動
    生成し、前記自動生成した仮想計算機システムの試験環
    境情報により仮想計算機システムの機能を実行させ、そ
    の実行結果と前記自動生成した期待値との比較により正
    常性を確認することを特徴とする仮想計算機システムの
    試験方式。
JP5030789A 1993-02-19 1993-02-19 仮想計算機システムの試験方式 Pending JPH06242982A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5030789A JPH06242982A (ja) 1993-02-19 1993-02-19 仮想計算機システムの試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5030789A JPH06242982A (ja) 1993-02-19 1993-02-19 仮想計算機システムの試験方式

Publications (1)

Publication Number Publication Date
JPH06242982A true JPH06242982A (ja) 1994-09-02

Family

ID=12313449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5030789A Pending JPH06242982A (ja) 1993-02-19 1993-02-19 仮想計算機システムの試験方式

Country Status (1)

Country Link
JP (1) JPH06242982A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010113381A (ja) * 2008-11-04 2010-05-20 Fujitsu Ltd 仮想システム制御プログラム、方法及び装置
JP2016085524A (ja) * 2014-10-23 2016-05-19 日本電気株式会社 コンピュータシステム、情報処理装置、リソース割り当て方法及び情報処理装置のプログラム
CN114185320A (zh) * 2020-09-15 2022-03-15 中国科学院软件研究所 一种无人系统集群的测评方法、装置、系统及存储介质

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010113381A (ja) * 2008-11-04 2010-05-20 Fujitsu Ltd 仮想システム制御プログラム、方法及び装置
JP2016085524A (ja) * 2014-10-23 2016-05-19 日本電気株式会社 コンピュータシステム、情報処理装置、リソース割り当て方法及び情報処理装置のプログラム
CN114185320A (zh) * 2020-09-15 2022-03-15 中国科学院软件研究所 一种无人系统集群的测评方法、装置、系统及存储介质
CN114185320B (zh) * 2020-09-15 2023-10-24 中国科学院软件研究所 一种无人系统集群的测评方法、装置、系统及存储介质

Similar Documents

Publication Publication Date Title
US6134690A (en) Computerized automation system and method
EP0445942A2 (en) Analytical development and verification of control-intensive systems
JPH0533423B2 (ja)
US20050229163A1 (en) Thread-scoped breakpoints
JPH06242982A (ja) 仮想計算機システムの試験方式
JP2003177937A (ja) エミュレータ・ユニットとホスト装置の間の通信を改善する装置と方法
JP2731252B2 (ja) 発電プラントシミュレーション装置およびこの装置用のシミュレーションコード生成装置
JP2738360B2 (ja) マルチタスクプログラムのデバッグ方法およびデバッグシステム
JP2653411B2 (ja) ブレークポイント設定方法
JPH02220145A (ja) プログラムトレース方式
JP2743889B2 (ja) プログラム評価の方法および装置
JP2001067241A (ja) 情報処理装置の試験方式
JP2544416B2 (ja) テストデ―タ生成処理方式
JPH09128261A (ja) 計算機システムの自動試験装置
JPH02135548A (ja) プログラムのテスト処理システム
JPH09167106A (ja) ソフトウェアシミュレーション方式
JPH0272438A (ja) デバッグ方式
JPH11338727A (ja) 情報処理装置の試験方法
JPH01279334A (ja) 疑似モニタによるソフトウェアの単体試験方式
JPS63198133A (ja) 故障診断方式
JPH02115944A (ja) 情報処理装置の試験方式
JPH09305436A (ja) プログラム開発装置
JPH05233349A (ja) プログラムモジュールの自動試験ツール
JPH09190364A (ja) プログラムのデバッグ方法
JPH06266540A (ja) モジュール入出力共用方式