JP2731252B2 - 発電プラントシミュレーション装置およびこの装置用のシミュレーションコード生成装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、原子力発電プラントの運転もしくは訓練
時にプラント状態の挙動予測を行う発電プラントシミュ
レーション装置およびこのプラントシミュレーション装
置でシミュレーションを実行するために使用される並列
シミュレーションコードを生成するシミュレーションコ
ード生成装置に関するものである。

〔従来の技術〕

第６図は従来の発電プラントシミュレーション装置の
構成を示すブロック図である。図において、11は指令信
号を入力するとともに、シミュレーション結果を表示す
る制御盤、12は各種条件判定や信号調整を行うシミュレ
ーション管理装置、13はプラントのシミュレーションを
行うシミュレーション演算装置、14はシミュレーション
管理装置12と通信を行う通信ユニット、15はプロセッ
サ、17はプロセッサ15が実行するシミュレーションコー
ドを格納するメモリ、16は通信ユニット14、プロセッサ
15およびメモリ17を接続するバスである。また、通信ユ
ニット14、プロセッサ15、バス16およびメモリ17はシミ
ュレーション演算装置13を構成している。

次に動作について説明する。訓練員あるいは運転員は
制御盤11に対して起動等の操作や指示を行う。シミュレ
ーション管理装置12は制御盤11に入力された操作信号等
を受けて各種条件判定や信号調整を行い、シミュレーシ
ョンに必要な初期条件や境界条件をシミュレーション演
算装置13の通信ユニット14に対して出力する。そして、
プロセッサ15は初期条件や境界条件を取り込み、メモリ
17に格納されているシミュレーションコードに従ってシ
ミュレーションを行う。このシミュレーションの結果は
通信ユニット14を介してシミュレーション管理装置12に
送られる。さらに、結果は制御盤11に送られ、制御盤11
で表示される。

以上のようにして、発電プラントのように大規模で複
雑なプラントにおいて、プラントの運転を安全で、かつ
適正に行うための運転員の訓練用として、もしくはプラ
ントにおける現象の解析用としてプラントのシミュレー
ションが行われる。

〔発明が解決しようとする課題〕

従来の発電プラントシミュレーション装置は以上のよ
うに構成されているので、運転訓練やプラントの現象解
析には適するが、速い処理速度が要求されるプラント状
態の挙動推定や事故拡大予測を行うには十分な処理速度
が得られないという課題があった。

この発明は上記のような課題を解消するためになされ
たもので、大型の計算機を使用することなく、高性能な
ものを安価に実現できる発電プラントシミュレーション
装置を得ることを目的とし、併せて、このシミュレーシ
ョン装置に適した並列シミュレーションコードを生成す
ることができるシミュレーションコード生成装置を得る
ことを目的とする。

なお、類似の先行技術として、特開昭58−79278号公
報に記載されたものがある。

〔課題を解決するための手段〕

第１の請求項記載の発明に係る発電プラントシミュレ
ーション装置は、指令信号を入力するとともに、シミュ
レーションの結果を表示する制御盤と、前記指令信号に
もとづいてシミュレーションの初期条件および境界条件
を設定するシミュレーション管理装置と、前記初期条件
および境界条件をもとにシミュレーションを行う複数の
プロセッサ、およびこの複数のプロセッサとバスを介し
て結合され、並列シミュレーションコードを格納した共
有メモリを有するシミュレーション演算装置とを備えた
ものである。

また、第２の請求項記載の発明に係るシミュレーショ
ンコード生成装置は、単一プロセッサ向けシミュレーシ
ョンコードおよびタスク分割指示信号を入力する操作端
末装置と、タスク分割指示信号を受けて、単一プロセッ
サ向けシミュレーションコード全体を複数のタスクに分
割するタスク分割手段と、分割された複数のタスク同士
の因果関係を解析する解析手段と、複数のタスクのそれ
ぞれの処理時間を測定し、この測定された処理時間およ
び前記因果関係にもとづいて、複数のプロセッサに複数
のタスクを割り付けるスケジューリング手段もしくはス
ケジューリング手段の出力および複数のタスクのシミュ
レーションコードを格納する外部記憶装置とを備えたも
のである。

〔作 用〕

第１の請求項記載の発明におけるシミュレーション演
算装置は、複数のプロセッサが共有メモリに格納されて
いるタスクのうち、自プロセッサに割り当てられたタス
クを実行することにより、並列処理を行い、シミュレー
ションを実行する。

また、第２の請求項記載の発明におけるスケジューリ
ング手段は、タスク分割手段が分割して生成した複数の
タスクを、解析手段が解析した因果関係にもとづいて、
並列処理によりシミュレーションの処理時間がより短縮
されるように複数のプロセッサに割り付ける。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図は請求項（１）記載の発明の一実施例による発
電プラントシミュレーション装置の構成を示すブロック
図であり、図において、18は複数のタスクに分割されて
いる並列シミュレーションコードを格納する共有メモ
リ、25a,25b,25c,…はそれぞれプロセッサ、23は通信ユ
ニット14、バス16、共有メモリ18およびプロセッサ25a,
25b,25c,…で構成されたシミュレーション演算装置であ
る。その他のものは同一符号を付して第６図に示したも
のと同一のものである。

次に動作について説明する。プラントの事故時の挙動
予測や運転員が行う操作に対する状態変化の推定を行い
たい場合には、運転員は制御盤11で起動操作を行う。起
動操作による指令信号は、シミュレーション管理装置12
に伝えられ、このシミュレーション管理装置12は必要な
初期条件および境界条件を設定し、シミュレーション演
算装置23に転送する。

次に、シミュレーション演算装置23は転送された初期
条件および境界条件をシミュレーションの条件としてシ
ミュレーションを行う、この時、複数のプロセッサ25a,
25b,25c,…は、共有メモリ18内の並列シミュレーション
コードをタスク単位に実行する。あるプロセッサ25a,25
b,25c,…がどのタスクを実行するかを判定するプログラ
ムは、あらかじめ並列シミュレーションコードにタスク
実行制御ルーチンとして組み込まれている。または、並
列シミュレーションコードに含まれているスケジューリ
ングルーチンをプロセッサ25a,25b,25c,…が実行するこ
とにより、各プロセッサ25a,25b,25c,…が実行可能とな
っているタスクから自プロセッサが処理すべきタスクを
選択して自プロセッサに接続する。

各プロセッサ25a,25b,25c,…は並列シミュレーション
コードに従って、プラント状態量を模擬時間ステップご
とに、逐次的に繰り返し計算を行うことによって求め
る。ここで、あるタスクの処理の結果を別のタスクが参
照することもあり、各プロセッサ25a,25b,25c,…が独立
に非同期に処理を進めたのでは、計算結果に誤りが生じ
る。そこで、あるタスクの処理を開始する時点で各プロ
セッサ25a,25b,25c,…は同期をとり、あるプロセッサ25
a,25b,25c,…が先走りしないように制御する。例えば、
前段階で処理されるタスクの処理を開始する時点で、そ
のタスク処理を実行するプロセッサ25a,25b,25c,…が共
有メモリ18の所定の領域に設けられたカウンタをインク
リメントし、処理を終了した時点でデクリメントする。
前段階で処理が早く終了したプロセッサ25a,25b,25c,…
はカウンタが０になるのを待つ。そして、カウンタが０
になった時点で、次段階の並列処理可能なタスクについ
て、各プロセッサ25a,25b,25c,…は同様に並行してタス
ク処理を開始する。

第２図は分割された複数のタスクの一例を示す樹枝図
であり、図において、ブロックはタスクを示し、ブロッ
ク内の符号はタスク番号を示している。また枝は接続さ
れたブロック間に因果関係があることを示し、例えばタ
スク42〜45は並列処理可能であるが、共にタスク41と因
果関係があるためにタスク41に制約されてタスク41の処
理が終了するまでは、処理開始できないことを示してい
る。

第３図は第２図に示す例のようにタスク分割された場
合で、かつ、４つのプロセッサ（第４図ではCPU1〜CPU4
と表示する。）で複数のプロセッサが構成された場合の
各タスクの並列処理の様子を示すタイミング図の一例で
ある。ここで、後述する静的スケジューリングの場合に
は、例えばタスク41,43,47,48,51および52が、いずれか
の特定のプロセッサ25a,25b,25c,…で実行されるよう
に、タスク実行制御ルーチンが並列シミュレーションコ
ードに挿入されている。そこで、CPU2がタスク41を実行
開始した場合に、タスク42,44,45は他のCPUで実行可能
であるが、タスク41とは並列処理が不可能な旨がタスク
実行制御ルーチンとして挿入されているので、タスク41
の終了を待つように同期制御が行われる。

並列シミュレーションの結果は共有メモリ18に格納さ
れる。そして、第２図に示した例ではタスク52が、結果
をシミュレーション管理装置12へ転送するタスクとして
構成されているので、このタスク52を実行するCPU2が通
信ユニット14を介して、結果をシミュレーション管理装
置12へ転送する。

なお、上記実施例において、シミュレーション管理装
置12をシミュレーション演算装置23に組み込むことも可
能である。

第４図は請求項（２）記載の発明の一実施例によるシ
ミュレーションコード生成装置を示すブロック図であ
る。

図において、31はタスク分割指示信号等を入力する操
作端末装置、32はタスク分割された並列シミュレーショ
ンコードを格納する外部記憶装置、23は第１図に示した
シミュレーション演算装置23である。この場合には、タ
スク分割手段、解析手段およびスケジューリング手段
は、シミュレーション演算装置23で実現される。

次に動作について説明する。まず、タスク分割されて
いない単一プロセッサ向けシミュレーションコードが、
操作端末装置31から、または操作端末装置の所定の入力
信号に従って、外部記憶装置32から、シミュレーション
演算装置23の共有メモリ18に展開される。

次いで、第５図に示したフローチャートに示すように
タスク分割が行われ、並列シミュレーションコードが生
成される。まず、操作端末装置31から入力されたタスク
分割信号に従って、単一プロセッサ向けシミュレーショ
ンコードは指示された個数に分割される（ステップST
1）。そして、シミュレーション演算装置23は、分割さ
れた各タスク間の因果関係について解析を行う（ステッ
プST2）。ここで因果関係とは、シミュレーションコー
ド内で制御文による処理が複数タスクにわたっていた
り、同じ変数に対する数値の代入が複数タスクで行われ
ていたりする場合をいい、並列処理ができないことを示
している。この解析結果は共有メモリ18に格納される。
次に、スケジューリング方式についての信号が操作端末
装置31から入力される（ステップST3）。つまり、シミ
ュレーション開始時に、分割された複数のタスクのプロ
セッサ割り付けが定まっている静的スケジューリングと
するか、シミュレーション開始後に、タスク割り当ての
タイミングで、適宜、プロセッサとタスクが対応づけら
れる動的スケジューリングとするかが決定される。

静的スケジューリング方式が選択された場合には、各
タスクを実行させて処理時間を測定し（ステップST
4）、共有メモリ18内に格納されている各タスクの因果
関係から並列処理可能なものを選択し、さらに各タスク
の処理時間を参照して、全タスクの処理が最短時間で済
むようにスケジューリングされる（ステップST5）。こ
のようにして、各タスクに対して処理を担当する特定の
プロセッサが割り付けられ、どの時点でタスク間の同期
（タスク実行時にはプロセッサ間の同期）が必要かが決
定される。具体的には、第２図に示した例のような関係
が決定される。そして、スケジューリングの結果に従っ
て処理が実行されるように、例えば第２図に示した関係
をデータとして、タスク実行制御ルーチンをシミュレー
ションコードに付加する（ステップST6）。最後に、各
タスクのシミュレーションコードとタスク実行制御ルー
チンとを並列シミュレーションコードとして外部記憶装
置32に出力する。ステップST3で動的スケジューリング
が選択された場合には、ステップST4およびステップST5
における処理に相当する処理をスケジューリングルーチ
ンとして、シミュレーションコードに追加する（ステッ
プST7）。そして、各タスクのシミュレーションコード
とスケジューリングルーチンとが並列シミュレーション
コードとして出力される（ステップST8）。この場合に
はシミュレーション実行時に、複数のプロセッサがプロ
セッサ同期を必要とするタイミングで、スケジューリン
グルーチンを実行して、最適のタスクを選択する。

生成された並列シミュレーションコードは、外部記憶
装置32から操作端末装置31を介してもしくはバス16に直
結されたシミュレーション演算装置23の共有メモリ18に
転送されて、シミュレーションの実行が可能になる。

以上の動作説明において、ステップST1における処理
はタスク分割手段による処理、ステップST2における処
理は解析手段による処理、ステップST4,ST5,ST6およびS
T7による処理はスケジューリング手段による処理であ
る。また、各手段はシミュレーション演算装置23におい
て実現される例を示したが、同等の機能を有するもので
あれば、他の計算機システム等であってもよい。

請求項（２）記載の発明の他の実施例として、操作端
末装置31に代えてグラフィック機能を有するグラフィッ
ク端末としたもの、もしくはグラフィック端末を追加し
たものがある。

この場合には、シミュレーション演算装置23にグラフ
ィック表示手段を付加することにより、ステップST2,ST
4およびST5における処理結果を図表化してグラフィック
端末に表示させることができる。例えば、第２図に示し
た樹枝図および第３図に示したタイミング図を図表とし
てそのまま表示させることができる。

タスク分割したオペレータは樹枝図を見て、あるタス
クをさらに分割した方が効率的であると判断した場合に
は、そのタスクの分割をタスク分割指示信号を入力して
実行させればよい。また、タイミング図を見て、並列関
係にある他のタスクに比べて処理時間が大きいタスクが
発見されたような、場合にも、そのタスクを分割すれば
よい。なお、グラフィック表示手段をグラフィック端末
に備えた構成にすれば、種々の機能拡張が容易にでき
る。

以上のように、この実施例によれば、タスクの分割の
最適化をより進めることができ、また、作業を効率的に
進めることができる効果もある。

また、上記の各実施例において、外部記憶装置32をシ
ミュレーション演算装置23のバス16に接続してもよい。

さらに、第１図に示した発電プラントシミュレーショ
ン装置に、操作端末装置31および外部記憶装置32を接続
した構成としてもよい。この場合には、並列シミュレー
ションコードの生成とシミュレーションが同一装置で可
能となる。また、この構成で外部記憶装置32をバス16に
接続するようにしてもよい。

〔発明の効果〕

以上のように、この発明によれば、発電プラントシミ
ュレーション装置を複数のプロセッサを密結合したシミ
ュレーション演算装置を備えて構成したので、プラント
状態の挙動推定や事故拡大予測を行うのに十分な処理速
度を達成するものが安価に得られる効果がある。

また、シミュレーションコード生成装置をタスク分割
手段、解析手段およびスケジューリング手段を備えて構
成したので、単一プロセッサ向けシミュレーションコー
ドから並列シミュレーションコードが容易に生成でき、
コード開発に要する期間を短縮できるものが得られる効
果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による発電プラントシミュ
レーション装置の構成を示すブロック図、第２図は分割
された複数のタスクの関係を示す樹枝図、第３図は各タ
スクの並列処理の様子を示すタイミング図、第４図はこ
の発明の一実施例によるシミュレーションコード生成装
置の構成を示すブロック図、第５図は並列シミュレーシ
ョンコードの生成処理を示すフローチャート、第６図は
従来のプラントシミュレーション装置の構成を示すブロ
ック図である。 11は制御盤、12はシミュレーション管理装置、16はバ
ス、18は共有メモリ、23はシミュレーション演算装置
（タスク分割手段、解析手段、スケジューリング手
段）、25a,25b,25c,…はプロセッサ、31は操作端末装
置、32は外部記憶装置。 なお、図中、同一符号は同一、又は相当部分を示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 神余 浩夫 兵庫県尼崎市塚口本町８丁目１番１号 三菱電機株式会社中央研究所内 (72)発明者 佐々木 和則 兵庫県尼崎市塚口本町８丁目１番１号 三菱電機株式会社中央研究所内 (56)参考文献 特開 昭60−149076（ＪＰ，Ａ) 特開 昭60−11908（ＪＰ，Ａ)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】シミュレーションの指令信号を入力すると
   ともに、シミュレーションの結果を表示する制御盤と、
   前記指令信号を受けてシミュレーションの初期条件およ
   び境界条件を設定して転送するシミュレーション管理装
   置と、前記初期条件および境界条件を受けて、シミュレ
   ーションを行う複数のプロセッサ、およびこの複数のプ
   ロセッサとバスを介して結合され、前記複数のプロセッ
   サがそれぞれ実行するタスクに分割された並列シミュレ
   ーションコードを格納した共有メモリを有するシミュレ
   ーション演算装置とを備えた発電プラントシミュレーシ
   ョン装置。
2. 【請求項２】単一プロセッサ向けシミュレーションコー
   ドおよびタスク分割指示信号を入力する操作端末装置
   と、前記タスク分割指示信号を受けて前記単一プロセッ
   サ向けシミュレーションコード全体を複数のタスクに分
   割するタスク分割手段と、分割された前記複数のタスク
   間の因果関係を解析する解析手段と、前記複数のタスク
   のそれぞれの処理時間を測定し、この測定された処理時
   間および前記因果関係に基づいて、複数のプロセッサに
   前記複数のタスクを割り付けるスケジューリング手段
   と、このスケジューリング手段もしくはスケジューリン
   グ手段の出力および前記複数のタスクのシミュレーショ
   ンコードを格納する外部記憶装置とを備えたシミュレー
   ションコード生成装置。