JPH0356983A - 発電プラントシミュレーション装置およびこの装置用のシミュレーションコード生成装置 - Google Patents

発電プラントシミュレーション装置およびこの装置用のシミュレーションコード生成装置

Info

Publication number
JPH0356983A
JPH0356983A JP1193736A JP19373689A JPH0356983A JP H0356983 A JPH0356983 A JP H0356983A JP 1193736 A JP1193736 A JP 1193736A JP 19373689 A JP19373689 A JP 19373689A JP H0356983 A JPH0356983 A JP H0356983A
Authority
JP
Japan
Prior art keywords
simulation
tasks
task
processors
plant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1193736A
Other languages
English (en)
Other versions
JP2731252B2 (ja
Inventor
Seinosuke Narita
成田 誠之助
Hironori Kasahara
博徳 笠原
Hiroo Kamiyo
浩夫 神余
Kazunori Sasaki
和則 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1193736A priority Critical patent/JP2731252B2/ja
Publication of JPH0356983A publication Critical patent/JPH0356983A/ja
Application granted granted Critical
Publication of JP2731252B2 publication Critical patent/JP2731252B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Testing And Monitoring For Control Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、プラントの運転もしくは訓練時にプラント
状態の挙動予測を行うプラントシミュレーション装置お
よびこのプラントシミュレーション装置でシミュレーシ
ョンを実行するために使用される並列シξユレーション
コードを生或するシくユレーションコード生或装置に関
するものである。
〔従来の技術〕
第6図は従来のプラントシミュレーション装置の構戒を
示すブロック図である。図において、11は指令信号を
入力するとともに、シ果ユレーション結果を表示する制
御盤、l2は各種条件判定や信号調整を行うシミュレー
シゴン管理装置、13はプラントのシミュレーションを
行うシξユレーション演算装置、14はシミュレーショ
ン管理装置12と通信を行う通信ユニット、15はプロ
セッサ、17はプロセンサ15が実行するシミュレーシ
ョンコードを格納するメモリ、16は通信ユニットl4
、プロセッサ{5およびメモリ17を接続するバスであ
る。また、通信ユニット14、プロセッサl5、バス1
6およびメモリ17はシごユレーシゴン演算装置13を
構戒している。
次に動作について説明する。訓練員あるいは運転員は制
御盤l1に対して起動等の操作や指示を行う。シミュレ
ーシゴン管理装置12は制御盤11に入力された操作信
号等を受けて各種条件判定や信号調整を行い、シミュレ
ーションに必要な初期条件や境界条件をシミュレーショ
ン演算装置13の通信ユニットl4に対して出力する。
そして、プロセッサ15は初期条件や境界条件を取り込
み、メモリl’lに格納されているシξユレーションコ
ードに従ってシ稟ユレーションを行う。このシミュレー
ションの結果は通信ユニット14を介してシξユレーシ
ョン管理装置12に送られる。
さらに、結果は制御盤11に送られ、制御盤1■で表示
される。
以上のようにして、発電プラントのように大規模で複雑
なプラントにおいて、プラントの運転を安全で、かつ適
正に行うための運転員の訓練用として、もしくはプラン
トにおける現象の解析用としてプラントのシミュレーシ
ョンが行われる。
〔発明が解決しようとする課題〕
従来のプラントシミュレーション装置は以上のように構
威されているので、運転訓練やプラントの現象解析には
適するが、速い処理速度が要求されるプラント状態の挙
動推定や事故拡大予測を行うには十分な処理速度が得ら
れないというtS題があった。
この発明は上記のような課題を解消するためになされた
もので、大型の計算機を使用することなく、高性能なも
のを安価に実現できるプラントシミュレーション装置を
得ることを目的とし、併せて、このシミュレーション装
置に適した並列シミュレーションコードを生或すること
ができるシミュレーションコード生或装置を得ることを
目的とする。
なお、類似の先行技術として、特開昭58−79278
号公報に記載されたものがある。
〔課題を解決するための手段〕
第1の請求項記載の発明に係るプラントシ〔ユレーシジ
ン装置は、指令信号を入力するとともに、シミュレーシ
ョンの結果を表示する制御盤と、前記指令信号にもとづ
いてシミュレーションの初期条件および境界条件を設定
するシξユレーション管理装置と、前記初期条件および
境界条件をもとにシくユレーションを行う複数のプロセ
ッサ、およびこの複数のプロセッサとバスを介して結合
され、並列シξユレーションコードを格納した共有メモ
リを有するシミュレーション演算装置とを備えたもので
ある。
また、第2の請求項記載の発明に係るシくユレーション
コード生或装置は、単一ブロセンサ向けシミュレーショ
ンコードおよびタスク分割指示信号を入力する操作端末
装置と、タスク分割指示信号を受けて、単一プロセッサ
向けシミュレーションコード全体を複数のタスクに分割
するタスク分割手段と、分割された複数のタスク同士の
因果関係を解析する解析手段と、複数のタスクのそれぞ
れの処理時間を測定し、この測定された処理時間および
前記因果関係にもとづいて、複数のプロセッサに複数の
タスクを割り付けるスケジューリング手段もしくはスケ
ジューリング手段の出力および複数のタスクのシミュレ
ーションコードを格納する外部記憶装置とを備えたもの
である。
〔作 用〕
第1の請求項記載の発明におけるシξユレーション演算
装置は、複数のプロセンサが共有メモリに格納されてい
るタスクのうち、自フ゛ロセッサに割り当てられたタス
クを実行することにより、並列処理を行い、シミュレー
ションを実行する。
また、第2の請求項記載の発明におけるスケジューリン
グ手段は、タスク分割I手段が分割して生或した複数の
タスクを、解析手段が解析した因果関係にもとづいて、
並列処理によりシミュレーションの処理時間がより短縮
されるように複数のプロセンサに割り付ける。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第1図は請求項(1)記載の発明の一実施例によるプラ
ントシ兆ユレーション装置の構成を示すプロソク図であ
り、図において、18は複数のタスクに分割されている
並列シξユレーションコードを格納する共有メモリ、2
5a,25b,25c,・・・はそれぞれプロセッサ、
23は通信ユニットl4、バスl6、共有メモリ18お
よびブロセッサ25a,25b,25c,・・・で構成
されたシくユレーション演算装置である。その他のもの
は同一符号を付して第6図に示したものと同一のもので
ある。
次に動作について説明する。プラントの事故時の挙動予
測や運転員が行う操作に対する状態変化の推定を行いた
い場合には、運転員は制御盤11で起動操作を行う。起
動操作による指令信号は、シジュレーション管理装置工
2に伝えられ、このシξユレーション管理装置12は必
要な初期条件および境界条件を設定し、シミュレーシゴ
ン演算装置23に転送する。
次に、シミュレーション演算装置23は転送された初期
条件および境界条件をシ”+j−レーションの条件とし
てシミュレーションを行う。この時、複数のプロセッサ
25a,25b,25c,−・・は、共有メモリ1日内
の並列シミュレーションコードをタスク単位に実行する
。あるプロセッサ25a,25b,25c.・・・かど
のタスクを実行するかを判定するプログラムは、あらか
じめ並列シミュレ一ションコードにタスク実行制御ルー
チンとして組み込まれている。または、並列シミュレー
ションコードに含まれているスケジューリングルーチン
をプロセッサ25a,25b,25c.・・・が実行す
ることにより、各プロセッサ25a,25b,25c,
・・・が実行可能となっているタスクから自プロセッサ
が処理すべきタスクを選択して自プロセンサに接続する
各プロセッサ25a.25b,25c,−は並列シミュ
レーションコードに従って、プラント状態量を模擬時間
ステップごとに、逐次的に繰り返し計算を行うことによ
って求める。ここで、あるタスクの処理の結果を別のタ
スクが参照することもあり、各プロセッサ25a,25
b,25c・・・が独立に非同期に処理を進めたのでは
、計算結果に誤りが生しる。そこで、あるタスクの処理
を開始する時点で各プロセンサ25a,25b,25c
,・・・は同期をとり、あるプロセッサ25a,25b
,25c, ・・・が先走りしないように制御する。例
えば、前段階で処理されるタスクの処理を開始する時点
で、そのタスク処理を実行するプロセッサ25a,25
b,25c,・・・が共有メモリl8の所定の領域に設
けられたカウンタをインクリメントし、処理を終了した
時点でデクリメントする。前段階で処理が早く終了した
プロセッサ25a,25b,25c,−・・はカウンタ
が0になるのを待つ.そして、カウンタがOになった時
点で、次段階の並列処理可能なタスクについて、各プロ
セッサ25a,25b,25c,・・・は同様に並行し
てタスク処理を開始する。
第2図は分割された複数のタスクの一例を示す樹技図で
あり、図において、ブロンクはタスクを示し、ブロック
内の符号はタスク番号を示している。また技は接続され
たブロック間に因果関係があることを示し、例えばタス
ク42〜45は並列処理可能であるが、共にタスク41
と因果関係があるためにタスク41に制約されてタスク
4lの処理が終了するまでは、処理開始できないことを
示している。
第3図は第2図に示す例のようにタスク分割された場合
で、かつ、4つのプロセッサ(第4図ではcPU1〜C
PU4と表示する。)で複数のプロセッサが構威された
場合の各タスクの並列処理の様子を示すタイミング図の
一例である。ここで、後述する静的スケジューリングの
場合には、例えばタスク41,43,47.48.51
および52が、いずれかの特定のプロセッサ25a,2
5b25c,・・・で実行されるように、タスク実行制
御ルーチンが並列シミュレーションコードに挿入されて
いる。そこで、CPU2がタスク41を実行開始した場
合に、タスク42.44,45は他のCPUで実行可能
であるが、タスク41とは並列処理が不可能な旨がタス
ク実行制?ffUルーチンとして挿入されているので、
タスク41の終了を待つように同期制御が行われる。
並列シミュレーションの結果は共有メモリl8に格納さ
れる。そして、第2図に示した例ではタスク52が、結
果をシミュレーション管理装置12へ転送するタスクと
して構威されているので、このタスク52を実行するC
PU2が通信ユニット14を介して、結果をシミュレー
ション管理装置l2へ転送する。
なお、上記実施例において、シミュレーション管理装置
12をシミュレーション演算装置23に組み込むことも
可能である。
第4図は請求項(2)記載の発明の一実施例によるシミ
ュレーションコード生成装置を示すブロノク図である。
図において、31はタスク分割指示信号等を入力する操
作端末装置、32はタスク分割された並列シごユレーシ
ゴンコードを格納する外部記憶装置、23は第1図に示
したシミエレーション演算装置23である。この場合に
は、タスク分割手段、解析手段およびスケジューリング
手段は、シミュレーション演算装置23で実現される。
次に動作について説明する。まず、タスク分割されてい
ない単一ブロセンサ向けシεユレーションコードが、操
作端末装置31から、または操作端末装置の所定の入力
信号に従って、外部記憶装置32から、シごユレーショ
ン演算装置23の共有メモリl8に展開される。
次いで、第5図に示したフローチャートに示すようにタ
スク分割が行われ、並列シミュレーションコードが生或
される。まず、操作端末装置31から入力されたタスク
分割信号に従って、単一プロセンサ向けシ飽ユレーショ
ンコードは指示された個数に分割される(ステップST
I)。そして、シミュレーション演算装置23は、分割
された各タスク間の因果関係について解析を行う(ステ
ソプST2)。ここで因果関係とは、シミュレーション
コード内で制御文による処理が複数タスクにわたってい
たり、同し変数に対する数値の代入が複数タスクで行わ
れていたりする場合をいい、並列処理ができないことを
示している。この解析結果は共有メモリ18に格納され
る。次に、スケジューリング方式についての信号が操作
端末装置3lから入力される(ステンプST3)。つま
り、シミュレーション開妬時に、分割された複数のタス
クのプロセッサ割り付けが定まっている静的スケジュー
リングとするか、シミュレーション開始後に、タスク割
り当てのタイミングで、適宜、プロセンサとタスクが対
応づけられる動的スケジューリングとするかが決定され
る。
静的スケジューリング方式が選択された場合には、各タ
スクを実行させて処理時間を測定し(ステップST4)
、共有メモリ18内に格納されている各タスクの因果関
係から並列処理可能なものを選択し、さらに各タスクの
処理時間を参照して、全タスクの処理が最短時間で済む
ようにスケジューリングされる(ステップST5)。こ
のようにして、各タスクに対して処理を担当する特定の
プロセンサが割り付けられ、どの時点でタスク間の同!
’Jl(タスク実行時にはプロセッサ間の同!UI)が
必要かが決定される。具体的には、第2図に示した例の
ような関係が決定される。そして、スケジューリングの
結果に従って処理が実行されるように、例えば第2図に
示した関係をデータとして、タスク実行制御ルーチンを
シミュレーシゴンコードに付加する〈ステップST6)
。最後に、各タスクのシミュレーションコードとタスク
実行制御ルーチンとを並列シミュレーションコードとし
て外部記憶装置32に出力する。ステップST3で動的
スケジューリングが選択された場合には、ステップST
4およびステップST5における処理に相当する処理を
スケジューリングルーチンとして、シミュレーションコ
ードに追加する(ステンブST7)。そして、各タスク
のシミュレーションコードとスケジューリングルーチン
とが並列シミュレーションコードとして出力される(ス
テップST8)。この場合にはシミュレーション実行時
に、複数のプロセッサがプロセッサ同期を必要とするタ
イミングで、スケジューリングルーチンを実行して、最
適のタスクを選択する。
生或された並列シミュレーションコードは、外部記憶装
置32から操作端末装置31を介してもしくはバス16
に直結されたシミュレーション演算装置23の共有メモ
リ18に転送されて、シミュレーションの実行が可能に
なる。
以上の動作説明において、ステップSTIにおける処理
はタスク分割手段による処理、ステップST2における
処理は解析手段による処理、ステソプST4  ST5
  ST6およびST7による処理はスケジューリング
手段による処理である。
また、各手段はシミュレーション演算装置23において
実現される例を示したが、同等の機能を有するものであ
れば、他の計算機システム等であってもよい。
請求項(2)記載の発明の他の実施例として、操作端末
装置31に代えてグラフィンク機能を有するグラフィッ
ク端末としたもの、もしくはグラフィック端末を追加し
たものがある。
この場合には、シ≧ユレーション演算装置23にグラフ
ィック表示手段を付加することにより、ステップST2
,ST4およびST5における処理結果を図表化してグ
ラフィック端末に表示させることができる。例えば、第
2図に示した樹技図および第3図に示したタイくング図
を図表としてそのまま表示させることができる。
タスク分割したオペレータは樹技図を見て、あるタスク
をさらに分割した方が効率的であると判断した場合には
、そのタスクの分割をタスク分割指示信号を入力して実
行させればよい。また、タイミング図を見て、並列関係
にある他のタスクに比べて処理時間が大きいタスクが発
見されたような場合にも、そのタスクを分割すればよい
。なお、グラフインク表示手段をグラフィック端末に備
えた構或にすれば、種々の機能拡張が容易にできる。
以上のように、この実施例によれば、タスクの分割の最
適化をより進めることができ、また、作業を効率的に進
めることができる効果もある。
また、上記の各実施例において、外部記憶装置32をシ
ミュレーション演算装置23のバス16に接続してもよ
い。
さらに、第1図に示したプラントシミュレーション装置
Gこ、操作端末装置3lおよび外部記憶装置32を接続
した構戊としてもよい。この場合には、並列シミュレー
ションコードの生成とシごユレーションが同一装置で可
能となる。また、この構成で外部記憶装置32をバス{
6に接続するようにしてもよい。
〔発明の効果〕
以上のように、この発明によれば、プラントシミュレー
シゴン装置を複数のプロセッサを密結合したシミュレー
ション演算装置を備えて構戒したので、プラント状態の
挙動推定や事故拡大予測を行うのに十分な処理速度を達
戒するものが安価に得られる効果がある。
また、シミュレーションコード生成装置をタスク分割手
段、解析手段およびスケジューリング手段を備えて構成
したので、単一プロセッサ向けシミュレーションコード
から並列シミュレーションコードが容易に生成でき、コ
ード開発に要する期間を短縮できるものが得られる効果
がある。
【図面の簡単な説明】
第1図はこの発明の一実施例によるプラントシミュレー
ション装置のti或を示すブロック図、第2図は分割さ
れた複数のタスクの関係を示す樹技図、第3図は各タス
クの並列処理の様子を示すタイミング図、第4図はこの
発明の一実施例によるシミュレーションコード生戒装置
の構成を示すブロック図、第5図は並列シくユレーショ
ンコードの生成処理を示すフローチャート、第6図は従
来のプラントシミュレーション装置の構成を示すブロッ
ク図である。 11は制御盤、12はシミュレーション管理装置、16
はバス、l8は共有メモリ、23はシミュレーション演
算装置(タスク分割手段、解析手段、スケジューリング
手段)、25a,25b25c  ・・・はプロセソサ
、31は操作端末装置、32は外部記憶装置。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)シミュレーションの指令信号を入力するとともに
    、シミュレーションの結果を表示する制御盤と、前記指
    令信号を受けてシミュレーションの初期条件および境界
    条件を設定して転送するシミュレーション管理装置と、
    前記初期条件および境界条件を受けて、シミュレーショ
    ンを行う複数のプロセッサ、およびこの複数のプロセッ
    サとバスを介して結合され、前記複数のプロセッサがそ
    れぞれ実行するタスクに分割された並列シミュレーショ
    ンコードを格納した共有メモリを有するシミュレーショ
    ン演算装置とを備えたプラントシミュレーション装置。
  2. (2)単一プロセッサ向けシミュレーションコードおよ
    びタスク分割指示信号を入力する操作端末装置と、前記
    タスク分割指示信号を受けて前記単一プロセッサ向けシ
    ミュレーションコード全体を複数のタスクに分割するタ
    スク分割手段と、分割された前記複数のタスク間の因果
    関係を解析する解析手段と、前記複数のタスクのそれぞ
    れの処理時間を測定し、この測定された処理時間および
    前記因果関係に基づいて、複数のプロセッサに前記複数
    のタスクを割り付けるスケジューリング手段と、このス
    ケジューリング手段もしくはスケジューリング手段の出
    力および前記複数のタスクのシミュレーションコードを
    格納する外部記憶装置とを備えたシミュレーションコー
    ド生成装置。
JP1193736A 1989-07-25 1989-07-25 発電プラントシミュレーション装置およびこの装置用のシミュレーションコード生成装置 Expired - Fee Related JP2731252B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1193736A JP2731252B2 (ja) 1989-07-25 1989-07-25 発電プラントシミュレーション装置およびこの装置用のシミュレーションコード生成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1193736A JP2731252B2 (ja) 1989-07-25 1989-07-25 発電プラントシミュレーション装置およびこの装置用のシミュレーションコード生成装置

Publications (2)

Publication Number Publication Date
JPH0356983A true JPH0356983A (ja) 1991-03-12
JP2731252B2 JP2731252B2 (ja) 1998-03-25

Family

ID=16312956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1193736A Expired - Fee Related JP2731252B2 (ja) 1989-07-25 1989-07-25 発電プラントシミュレーション装置およびこの装置用のシミュレーションコード生成装置

Country Status (1)

Country Link
JP (1) JP2731252B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008054746A (ja) * 2006-08-29 2008-03-13 Aloka Co Ltd 超音波診断装置
JP2012003628A (ja) * 2010-06-18 2012-01-05 Keyence Corp コード読取装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6011908A (ja) * 1983-06-30 1985-01-22 Toshiba Corp デジタルシミユレ−シヨン装置
JPS60149076A (ja) * 1983-12-16 1985-08-06 株式会社東芝 プラント模擬装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6011908A (ja) * 1983-06-30 1985-01-22 Toshiba Corp デジタルシミユレ−シヨン装置
JPS60149076A (ja) * 1983-12-16 1985-08-06 株式会社東芝 プラント模擬装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008054746A (ja) * 2006-08-29 2008-03-13 Aloka Co Ltd 超音波診断装置
JP2012003628A (ja) * 2010-06-18 2012-01-05 Keyence Corp コード読取装置

Also Published As

Publication number Publication date
JP2731252B2 (ja) 1998-03-25

Similar Documents

Publication Publication Date Title
JP5651251B2 (ja) シミュレーション実行方法、プログラム及びシステム
US9715226B2 (en) Numerical controller with multi-core processor
JP2008084121A (ja) シミュレーションシステム及びシミュレーション方法
EP3460596A1 (en) Support device and support program
JPH11296409A (ja) 性能シミュレーション方法
US20090319240A1 (en) Simulation apparatus, simulation control method, and computer product
JPH0356983A (ja) 発電プラントシミュレーション装置およびこの装置用のシミュレーションコード生成装置
JP2861962B2 (ja) コンピュータプログラムのシミュレーション装置および方法
JP2000330970A (ja) シミュレーション装置及びシミュレーション方法
JP3731929B2 (ja) デジタル回路をシミュレートする方法および装置
JPS62217325A (ja) アセンブラコ−ド最適化方式
JPH064513A (ja) 設計システムの負荷予測装置
JPH02121039A (ja) 計算機システムの負荷予測シミュレーション方式
JPH11219209A (ja) 汎用plcのオフラインシミュレーション装置
JP4905782B2 (ja) プラント制御システム、プラント制御方法およびプラント制御のためのプログラム
US6988046B2 (en) Test method of memory IC function on device board with dynamic competing cycle
JP2003067007A (ja) エンジニアリングツール及びエンジニアリングシステム
JP2731572B2 (ja) 論理シミュレーション方式
JPS62115548A (ja) 計測値模擬情報発生方式
JP2002251303A (ja) システムの評価装置および評価結果の表示装置
JP2000010813A (ja) シミュレーションテスト方式
JP2727615B2 (ja) 論理シミュレーション装置
JPH06348253A (ja) 動画像表示方式
JPH11143613A (ja) アプリケーション構成自動設定システム
JPH09167106A (ja) ソフトウェアシミュレーション方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees