JP2731572B2 - 論理シミュレーション方式 - Google Patents

論理シミュレーション方式

Info

Publication number
JP2731572B2
JP2731572B2 JP1034114A JP3411489A JP2731572B2 JP 2731572 B2 JP2731572 B2 JP 2731572B2 JP 1034114 A JP1034114 A JP 1034114A JP 3411489 A JP3411489 A JP 3411489A JP 2731572 B2 JP2731572 B2 JP 2731572B2
Authority
JP
Japan
Prior art keywords
simulation
logic
time chart
logic element
file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1034114A
Other languages
English (en)
Other versions
JPH02212944A (ja
Inventor
英俊 田中
聡 飛永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HOKURIKU NIPPON DENKI SOFUTOEA KK
NEC Corp
Original Assignee
HOKURIKU NIPPON DENKI SOFUTOEA KK
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HOKURIKU NIPPON DENKI SOFUTOEA KK, Nippon Electric Co Ltd filed Critical HOKURIKU NIPPON DENKI SOFUTOEA KK
Priority to JP1034114A priority Critical patent/JP2731572B2/ja
Publication of JPH02212944A publication Critical patent/JPH02212944A/ja
Application granted granted Critical
Publication of JP2731572B2 publication Critical patent/JP2731572B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理シミュレーション方式に関し、特に論理
シミュレーションのモデルの動作を与えられた外部入力
信号系列に対して試行する論理シミュレーション方式に
関する。
〔従来の技術〕
従来、この種の論理シミュレーション方式では、論理
素子のタイムチャート表示の指定を行った場合、タイム
チャート表示を指定された論理素子のタイムチャートが
表示されるだけであった。
〔発明が解決しようとする課題〕
上述した従来の論理シミュレーション方式では、論理
素子のタイムチャート表示の指定を行った場合にタイム
チャート表示を指定された論理素子のタイムチャートが
表示されるだけであったので、タイムチャート表示を指
定された論理素子のシミュレーション結果に異常が存在
したときには当該論理素子に影響する論理素子の出力信
号を確認することができないという欠点がある。
また、このため、当該論理素子に影響を与えるすべて
の論理素子にタイムチャート表示の指定を行って再シミ
ュレーションを実行しなければならないので、時間の無
駄が生じるという欠点がある。
本発明の目的は、上述の点に鑑み、タイムチャート表
示を指定された論理素子のシミュレーション結果に異常
が存在した場合でもタイムチャート指定を追加した再シ
ミュレーションを行うことなしに効率的にシミュレーシ
ョン結果の解析が行える論理シミュレーション方式を提
供することにある。
〔課題を解決するための手段〕
本発明の論理シミュレーション方式は、論理シミュレ
ーションのモデル上で論理素子のタイムチャート表示を
指定する論理素子指定手段と、この論理素子指定手段に
より指定された論理素子からファンイントレースを行う
ファンイントレース手段と、前記モデルに対して論理シ
ミュレーションを実行するシミュレーション手段と、こ
のシミュレーション手段によるシミュレーション結果に
基づいて前記論理素子指定手段により指定された論理素
子のタイムチャートを表示するタイムチャート表示手段
と、前記シミュレーション手段によるシミュレーション
結果に基づいて前記フォンイントレース手段により得ら
れた論理素子のタイムチャートをファイルに出力するフ
ァイル出力手段と、このファイル出力手段によりファイ
ルに出力された前記ファンイントレース手段により得ら
れた論理素子のタイムチャートを表示するファイル表示
手段とを有する。
〔作用〕
本発明の論理シミュレーション方式では、論理素子指
定手段が論理シミュレーションのモデル上で論理素子の
タイムチャート表示を指定し、ファンイントレース手段
が論理素子指定手段により指定された論理素子からファ
ンイントレースを行い、シミュレーション手段がモデル
に対して論理シミュレーションを実行し、タイムチャー
ト表示手段がシミュレーション手段によるシミュレーシ
ョン結果に基づいて論理素子指定手段により指定された
論理素子のタイムチャートを表示し、ファイル出力手段
がシミュレーション手段によるシミュレーション結果に
基づいてファンイントレース手段により得られた論理素
子のタイムチャートをファイルに出力し、ファイル表示
手段がファイル出力手段によりファイルに出力されたフ
ァンイントレース手段により得られた論理素子のタイム
チャートを表示する。
〔実施例〕
次に、本発明について図面を参照して詳細に説明す
る。
第1図は、本発明の論理シミュレーション方式の一実
施例の構成を示すブロック図である。本実施例の論理シ
ミュレーション方式は、タイムチャート指定記述10を入
力して論理素子の出力信号のタイムチャート表示を指定
する論理素子指定手段1と、論理素子指定手段1により
指定された論理素子からのファンイントレースを行い当
該論理素子に影響するすべての論理素子を求めるファン
イントレース手段2と、モデルに対して論理シミュレー
ションを実行するシミュレーション手段3と、論理素子
指定手段1により指定された論理素子のタイムチャート
を表示装置11に表示するタイムチャート表示手段4と、
ファンイントレース手段2により求められたすべての論
理素子の出力信号のタイムチャートをファイルに出力し
て保存するファイル出力手段5と、論理シミュレーショ
ンの終了を判定するシミュレーション終了判定手段6
と、シミュレーション結果が異常であるか否かを判定す
るシミュレーション結果異常判定手段7と、シミュレー
ション結果異常判定手段7によりシミュレーション結果
が異常であると判定されたときにファイル12に保存され
ているタイムチャートを表示装置11に表示するァイル表
示手段8とから、その主要部が構成されている。
次に、このように構成された本実施例の論理シミュレ
ーション方式の動作について説明する。
まず、論理素子指定手段1は、タイムチャート指定記
述10を入力して、タイムチャート表示を行う論理素子を
指定する。
次に、ファンイントレース手段2は、論理素子指定手
段1により指定された論理素子についてファンイントレ
ースを行い、当該論理素子に影響するすべての論理素子
を求める。
続いて、シミュレーション手段3は、モデルに対して
1クロックないしは数クロックの論理シミュレーション
を実行する。
シミュレーション手段3によるシミュレーションの実
行後、タイムチャート表示手段4は、シミュレーション
結果に基づいて論理素子指定手段1により指定された論
理素子の出力信号のタイムチャートを表示装置11に表示
する。
次に、ファイル出力手段5は、同じくシミュレーショ
ン結果に基づいてファンイントレース手段2により求め
られたすべての論理素子の出力信号のタイムチャートを
ファイル12に出力して保存する。
続いて、シミュレーション終了判定手段6は、あらか
じめ指定されたクロック数だけ論理シミュレーションが
行われたか否かを判定することにより、論理シミュレー
ションの終了か否かを判定する。論理シミュレーション
の終了でない場合には、シミュレーション終了判定手段
6は、シミュレーション手段3に制御を戻して論理シミ
ュレーションを繰り返させる。論理シミュレーションが
終了すると、シミュレーション終了判定手段6は、シミ
ュレーション結果異常判定手段に制御を渡す。
シミュレーション終了判定手段6から制御を渡された
シミュレーション結果異常判定手段7は、シミュレーシ
ョン結果として得られた論理素子のタイムチャートがあ
らかじめ期待されていたタイムチャートと一致するか否
かを自動的にまたはコンソール(図示せず)からの指示
に基づいて判定し、一致する場合には自動的にまたはコ
ンソールからの指示に基づいて論理シミュレーションの
処理を終了する。また、シミュレーション結果として得
られた論理素子のタイムチャートがあらかじめ期待され
ていたタイムチャートと異なる(異常が存在する)場合
には、シミュレーション結果異常判定手段7は、自動的
にまたはコンソールからの指示に応じてファイル表示手
段8に制御を渡す。
シミュレーション結果異常判定手段7から制御を渡さ
れたファイル表示手段8は、ファイル12に保存されてい
るファンイントレース手段2により得られた論理素子の
タイムチャートを表示装置11に表示する。
いま、例えば第2図に示すような論理シミュレーショ
ンのモデルを考え、論理素子Aについてのタイムチャー
ト指定記述10が入力されたとする。この場合には、論理
素子指定手段1により論理素子Aにタイムチャート表示
の指定が行われ、ファンイントレース手段2により論理
素子Aに影響する論理素子B,C,DおよびEが求められ
る。次に、シミュレーション手段3により論理シミュレ
ーションが行われ、タイムチャート表示手段4により論
理素子Aの出力信号のタイムチャートが表示装置11に表
示され、ファイル出力手段5により論理素子B,C,Dおよ
びEの出力信号のタイムチャートがファイル12に出力さ
れて保持される。
シミュレーション終了判定手段6によりシミュレーシ
ョンの終了が判定されると、シミュレーション結果異常
判定手段7により論理素子Aの出力信号のタイムチャー
トの異常が存在するか否かが判定される。シミュレーシ
ョン結果異常判定手段7により論理素子Aの出力信号の
タイムチャートに異常が存在すると判定された場合に
は、ファイル表示手段8によりファイル12に保持されて
いる論理素子B,C,DおよびEの出力信号のタイムチャー
トが表示装置11に表示される。
この結果、利用者は論理素子Aばかりでなく論理素子
B,C,DおよびEについても、タイムチャートの解析を行
うことができる。
なお、上記実施例では、タイムチャート指定記述10に
より指定された論理素子の出力信号のタイムチャートを
表示する場合を例にとって説明したが、ある論理素子の
出力信号は他の論理素子の入力信号であるので、論理素
子の入力信号のタイムチャートを表示する場合でも同様
であることはいうまでもない。
〔発明の効果〕
以上説明したように本発明は、論理素子指定手段によ
り指定された論理素子からファンイントレースを行うフ
ァンイントレース手段と、シミュレーション手段による
シミュレーション結果に基づいてファンイントレース手
段により得られた論理素子のタイムチャートをファイル
に出力するファイル出力手段と、ファイル出力手段によ
りファイルに出力されたファンイントレース手段により
得られた論理素子のタイムチャートを表示するファイル
表示手段とを設けたことにより、タイムチャート表示を
指定した論理素子のシミュレーション結果に以上が存在
した場合でも当該論理素子に対して影響するすべての論
理素子の出力信号を論理シミュレーション後に確認する
ことが可能となり、タイムチャート指定を追加した再シ
ミュレーションを行うことなしに短時間で効率的にシミ
ュレーション結果の解析を行うことができる効果があ
る。
【図面の簡単な説明】
第1図は本発明の論理シミュレーション方式の一実施例
の構成を示すブロック図、 第2図は論理シミュレーションのモデルの一例を示す図
である。 図において、 1……論理素子指定手段、 2……ファンイントレース手段、 3……シミュレーション手段、 4……タイムチャート表示手段、 5……ファイル出力手段、 6……シミュレーション終了判定手段、 7……シミュレーション結果異常判定手段、 8……ファイル表示手段、 10……タイムチャート指定記述、 11……表示装置、 12……ファイルである。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】論理シミュレーションのモデル上で論理素
    子のタイムチャート表示を指定する論理素子指定手段
    と、 この論理素子指定手段により指定された論理素子からフ
    ァンイントレースを行うファンイントレース手段と、 前記モデルに対して論理シミュレーションを実行するシ
    ミュレーション手段と、 このシミュレーション手段によるシミュレーション結果
    に基づいて前記論理素子指定手段により指定された論理
    素子のタイムチャートを表示するタイムチャート表示手
    段と、 前記シミュレーション手段によるシミュレーション結果
    に基づいて前記ファンイントレース手段により得られた
    論理素子のタイムチャートをファイルに出力するファイ
    ル出力手段と、 このファイル出力手段によりファイルに出力された前記
    ファンイントレース手段により得られた論理素子のタイ
    ムチャートを表示するファイル表示手段と、 を有することを特徴とする論理シミュレーション方式。
JP1034114A 1989-02-14 1989-02-14 論理シミュレーション方式 Expired - Fee Related JP2731572B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1034114A JP2731572B2 (ja) 1989-02-14 1989-02-14 論理シミュレーション方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1034114A JP2731572B2 (ja) 1989-02-14 1989-02-14 論理シミュレーション方式

Publications (2)

Publication Number Publication Date
JPH02212944A JPH02212944A (ja) 1990-08-24
JP2731572B2 true JP2731572B2 (ja) 1998-03-25

Family

ID=12405236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1034114A Expired - Fee Related JP2731572B2 (ja) 1989-02-14 1989-02-14 論理シミュレーション方式

Country Status (1)

Country Link
JP (1) JP2731572B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04328684A (ja) * 1991-04-27 1992-11-17 Pfu Ltd シミュレーション・システム

Also Published As

Publication number Publication date
JPH02212944A (ja) 1990-08-24

Similar Documents

Publication Publication Date Title
JP2731572B2 (ja) 論理シミュレーション方式
JPH08314760A (ja) プログラム開発支援装置
JPH05128079A (ja) マルチプロセツサシステムにおけるトレース方式
JPH02220145A (ja) プログラムトレース方式
JPH01244502A (ja) Pcのプログラム表示方式
JP2002279058A (ja) 技術情報分析装置
JP2002132846A (ja) システム開発方法及び装置並びにシステム開発用プログラムを記録した記録媒体
JPH1021191A (ja) 情報処理装置のコマンド履歴管理装置
JPS62135958A (ja) シミユレ−シヨン方式
JPH01123369A (ja) プレゼンテーション装置
JPH11143613A (ja) アプリケーション構成自動設定システム
JPH0443437A (ja) メモリ管理システムのメモリ使用状況表示方法
JP3182621B2 (ja) テスト用プログラムモニタ装置
JPH06332749A (ja) レジスタ解析処理装置
JPH02259844A (ja) プログラムデバッグ方式
JPS6336387A (ja) グラフ表示方式
JPH04260943A (ja) トレース出力方式
JPH09128261A (ja) 計算機システムの自動試験装置
JPH0350640A (ja) 実行用プログラムのトレース情報編集方式
JPH0792771B2 (ja) プログラム実行状況表示システム
JPS61256450A (ja) 中央処理装置の動作解析方式
JPH04100161A (ja) ソフトウエア信頼度の推定方法および装置
JPH07182149A (ja) メッセージ表示方式
JPS6368929A (ja) 情報処理装置における使用言語の書式を表示する方式
JPH064348A (ja) プログラムデバッグ方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees