CN115495388B - 用于ai推理芯片的芯片验证方法、装置、设备及介质 - Google Patents

Abstract

本申请提供一种用于AI推理芯片的芯片验证方法、装置、设备及介质。芯片验证方法包括：获取测试用例数据包；从测试用例数据包中提取结构索引数据；解析测试用例数据包，获得层数据中的寄存器配置数据、推理数据、训练权重数据以及操作指令数据；根据层数据中的寄存器配置数据、推理数据、训练权重数据以及操作指令数据控制AI推理芯片的AI加速引擎执行操作指令;将AI加速引擎的执行结果与参考结果数据进行比较，获得验证结果。根据本申请的芯片验证方法使用通用的测试用例数据包实现RTL模型验证和硬件模型验证，从而提高了芯片验证的工作效率。

Description

用于AI推理芯片的芯片验证方法、装置、设备及介质

技术领域

本发明涉及芯片验证领域，具体涉及一种用于AI推理芯片的芯片验证方法、装置、设备及介质。

背景技术

AI推理芯片的验证工作需要在芯片设计生产不同阶段对不同抽象层级模型进行验证，包括软件层面的寄存器传输模型（RTL）验证以及硬件层面的硬件模型验证。

寄存器传输模型验证一般使用Verilog/VHDL语言实现，具体包括IP级别和SOC级别的验证。IP级别的寄存器传输模型验证通常采用UVM（Universal VerificationMethodology）实现。在实现过程中，需要验证工程师基于UVM编写针对不同测试场景的测试用例。SOC级别的寄存器传输模型验证可以采用UVM或SystemC实现。在采用UVM实现的过程中，需要验证工程师基于UVM编写针对不同测试场景的测试用例。在采用SystemC的实现过程中，需要验证工程师基于SystemC编写针对不同测试场景的测试用例。

硬件模型验证包括模拟模型（EMU）验证和芯片（Silicon）验证。EMU验证和Silicon的验证通常采用C++实现。在实现过程中，需要验证工程师基于C++编写针对不同的测试场景的测试用例。

由于现代芯片规模越来越大并且功能越来越复杂，在芯片设计阶段，为了全面验证功能正确性，验证工程师通常需要针对不同的应用场景开发用于RTL验证模型（IP级别或SOC级别）的测试用例。在芯片流片后，为了发现生产过程中工艺等原因引发的制造缺陷，验证工程师通常需要在芯片诊断测试阶段针对不同的芯片功能开发用于硬件验证模型（EMU或SILICON）的测试用例。由于针对不同验证模型平台的测试用例相互并不能复用，因此芯片验证工程师往往需要分别在IP/SOC/EMU/Silicon等验证平台上重复开发大量的测试用例，从而导致芯片验证的工作效率较低。

因此，需要提出一种能够跨平台使用的芯片验证方法，以便提高芯片验证的工作效率。

发明内容

本申请提供一种于AI推理芯片的芯片验证方法、芯片验证装置、电子设备、计算机可读存储介质和计算机程序产品。

根据本申请的一方面，提供了一种用于AI推理芯片的芯片验证方法，该方法包括：

获取测试用例数据包，测试用例数据包包括结构索引数据和预定条数的层数据，层数据包括寄存器配置数据、推理数据、训练权重数据和操作指令数据；

从测试用例数据包中提取结构索引数据，结构索引数据包括寄存器配置数据、推理数据、训练权重数据和操作指令数据的地址信息；

解析测试用例数据包，获得层数据中的寄存器配置数据、推理数据、训练权重数据以及操作指令数据；

根据层数据中的寄存器配置数据、推理数据、训练权重数据以及操作指令数据控制AI推理芯片的AI加速引擎执行操作指令，其中寄存器配置数据用于配置AI加速引擎的寄存器，推理数据用于AI加速引擎的输入，训练权重数据用于配置运行在AI推理芯片的AI加速引擎上的神经网络；

将AI加速引擎的执行结果与参考结果数据进行比较，获得验证结果。

根据本申请一实施例，测试用例数据包还包括参考结果数据。

根据本申请一实施例，推理数据包括图像数据、音频数据或视频数据。

根据本申请一实施例，层数据的条数对应于运行在AI推理芯片的AI加速引擎的神经网络的层数。

根据本申请一实施例，操作指令数据采用预定长度的编码格式，包括指令类型字段，用于指示操作指令的类型，指令类型包括寄存器配置指令、发送中断指令、接收中断指令以及读取寄存器指令。

根据本申请一实施例，操作指令数据还包括至少一个指令参数字段，用于提供操作指令的指令参数。

根据本申请一实施例，芯片验证方法用于IP级别或SOC级别的RTL模型验证。

根据本申请一实施例，根据层数据中的寄存器配置数据、推理数据、训练权重数据以及操作指令数据控制AI推理芯片的AI加速引擎执行操作指令的步骤包括：

将寄存器配置数据、推理数据、训练权重数据和操作指令数据导入SystemVerilog测试平台；

将训练权重数据和推理数据写入RTL模型的内存中；

根据操作指令数据和UVM虚拟序列，向RTL模型实现的AI加速引擎加载激励。

根据本申请一实施例，UVM虚拟序列用于根据操作指令调用对应于配置寄存器指令的UVM序列、对应于发送中断指令的UVM序列、对应于接收中断指令的UVM序列、和/或对应于读取寄存器指令的UVM序列。

根据本申请一实施例，芯片验证方法用于硬件模型验证，硬件模型验证是EMU验证或SILICON验证。

根据本申请一实施例，根据层数据中的寄存器配置数据、推理数据、训练权重数据以及操作指令数据控制AI推理芯片的AI加速引擎执行操作指令的步骤包括：

将结构索引数据、寄存器配置数据、训练权重数据、推理数据和操作指令数据写入硬件内存中；

MCU固件根据操作指令数据调用相应的指令函数，将激励加载到AI加速引擎。

根据本申请一实施例，指令函数包括对应于配置寄存器指令的指令函数、对应于接收中断指令的指令函数、和/或对应于读取寄存器指令的指令函数。

根据本申请的一方面，提供了一种用于AI推理芯片的芯片验证装置，该装置包括：

获取模块，用于获取测试用例数据包，测试用例数据包包括结构索引数据和预定条数的层数据，层数据包括寄存器配置数据、推理数据、训练权重数据和操作指令数据；

提取模块，用于从测试用例数据包中提取结构索引数据，结构索引数据包括寄存器配置数据、推理数据、训练权重数据和操作指令数据的地址信息；

解析模块，用于解析测试用例数据包，获得层数据中的寄存器配置数据、推理数据、训练权重数据以及操作指令数据；

控制模块，用于根据层数据中的寄存器配置数据、推理数据、训练权重数据以及操作指令数据控制AI推理芯片的AI加速引擎执行操作指令，其中寄存器配置数据用于配置AI加速引擎的寄存器，推理数据用于AI加速引擎的输入，训练权重数据用于配置运行在AI推理芯片的AI加速引擎上的神经网络；

比较模块，用于将AI加速引擎的执行结果与参考结果数据进行比较，获得验证结果。

根据本申请一实施例，测试用例数据包还包括参考结果数据。

根据本申请一实施例，推理数据包括图像数据、音频数据或视频数据。

根据本申请一实施例，层数据的条数对应于运行在AI推理芯片的AI加速引擎的神经网络的层数。

根据本申请一实施例，操作指令数据采用预定长度的编码格式，包括指令类型字段，用于指示操作指令的类型，指令类型包括寄存器配置指令、发送中断指令、接收中断指令以及读取寄存器指令。

根据本申请一实施例，操作指令数据还包括至少一个指令参数字段，用于提供操作指令的指令参数。

根据本申请一实施例，芯片验证装置用于IP级别或SOC级别的RTL模型验证。

根据本申请一实施例，控制模块包括：

导入模块，用于将寄存器配置数据、推理数据、训练权重数据和操作指令数据导入System Verilog测试平台；

第一写入模块，用于将训练权重数据和推理数据写入RTL模型的内存中；

第一激励加载模块，用于根据操作指令数据和UVM虚拟序列，向RTL模型实现的AI加速引擎加载激励。

根据本申请一实施例，UVM虚拟序列用于根据操作指令调用对应于配置寄存器指令的UVM序列、对应于发送中断指令的UVM序列、对应于接收中断指令的UVM序列、和/或对应于读取寄存器指令的UVM序列。

根据本申请一实施例，芯片验证装置用于硬件模型验证，硬件模型验证是EMU验证或SILICON验证。

根据本申请一实施例，控制模块包括：

第二写入模块，用于将结构索引数据、寄存器配置数据、训练权重数据、推理数据和操作指令数据写入硬件内存中；

第二激励加载模块，用于根据操作指令数据调用相应的指令函数，将激励加载到AI加速引擎。

根据本申请一实施例，指令函数包括对应于配置寄存器指令的指令函数、对应于接收中断指令的指令函数、和/或对应于读取寄存器指令的指令函数。

根据本申请的一方面，提供了一种电子设备，包括：处理器和存储器，存储器上存储有计算机程序，当计算机程序被处理器执行时，使处理器执行以上描述的芯片验证方法。

根据本申请的一方面，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时，使处理器执行以上描述的芯片验证方法。

根据本申请的一方面，提供了一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时，使处理器执行以上描述的芯片验证方法。

由于本申请的芯片验证方法中使用的测试用例数据包包括了AI推理芯片的验证所需的数据，并且这些数据与验证模型无关，因此本申请的芯片验证方法具有通用性，既可以实现RTL模型验证（IP级别或SOC级别），也可以实现硬件模型（EMU或Silicon）验证。验证工程师只需根据不同的应用场景开发出各种测试用例数据包，就可以在不同模型验证平台上实现芯片验证，从而大幅提高了芯片验证的工作效率。

附图说明

附图用来提供对本申请技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，但并不构成对本申请技术方案的限制。

图1是图示出根据示例性实施例的用于AI推理芯片的芯片验证方法的流程图；

图2是图示出根据示例性实施例的AI推理芯片的测试用例数据包的结构示意图；

图3是图示出根据示例性实施例的微控制单元的操作指令的编码结构的示意图；

图4是图示出根据示例性实施例的IP/SOC验证平台的示意图；

图5是图示出根据示例性实施例的EMU/SILICON验证平台的示意图；

图6是图示出根据另一示例性实施例的用于AI推理芯片的芯片验证方法的流程图；

图7是图示出根据示例性实施例的用于AI推理芯片的芯片验证装置的结构框图。

具体实施方式

在本申请中，除非另有说明，否则使用术语“第一”、“第二”等来描述各种要素不意图限定这些要素的位置关系、时序关系或重要性关系，这种术语只是用于将一个元件与另一元件区分开。在一些示例中，第一要素和第二要素可以指向该要素的同一实例，而在某些情况下，基于上下文的描述，它们也可以指代不同实例。

在本申请中对各种示例的描述中所使用的术语只是为了描述特定示例的目的，而并非旨在进行限制。除非上下文另外明确地表明，如果不特意限定要素的数量，则该要素可以是一个也可以是多个。如本文使用的，术语“多个”意指两个或更多，并且术语“基于”应解释为“至少部分地基于”。此外，术语“和/或”以及“……中的至少一个”涵盖所列出的项目中的任何一个以及全部可能的组合方式。

在芯片设计阶段，验证工程师需要针对RTL模型（IP级别或SOC级别）验证开发测试用例。在芯片流片后，验证工程师还需要针对硬件模型（EMU或SILICON）验证开发相应的测试用例。由于针对RTL模型验证和硬件模型验证的测试用例相互并不能复用，因此芯片验证工程师往往需要分别针对RTL模型验证和硬件模型验证重复开发大量的测试用例，从而导致芯片验证的工作效率较低。

基于此，本申请提出一种芯片验证方法，其能够解析通用的测试用例数据包，并从测试用例数据包中获得RTL模型验证和硬件模型验证都需要的寄存器配置数据、推理数据、训练权重数据以及操作指令数据。验证工程师只需开发一套测试用例就可以实现RTL模型验证和硬件模型验证，从而使芯片验证的工作效率大幅提高。

下面结合附图详细描述本申请的示例性实施例。

图1是图示出根据示例性实施例的用于AI推理芯片的芯片验证方法的流程图。如图1所示，用于AI推理芯片的芯片验证方法，包括：

步骤S10：获取测试用例数据包，测试用例数据包包括结构索引数据和预定条数的层数据，层数据包括寄存器配置数据、推理数据、训练权重数据和操作指令数据；

步骤S11：从测试用例数据包中提取结构索引数据；

步骤S12：解析测试用例数据包，获得层数据中的寄存器配置数据、推理数据、训练权重数据和操作指令数据；

步骤S13：根据层数据中的寄存器配置数据、推理数据、训练权重数据以及操作指令数据控制AI推理芯片的AI加速引擎执行操作指令，其中寄存器配置数据用于配置AI加速引擎的寄存器，推理数据用于AI加速引擎的输入，训练权重数据用于配置运行在AI推理芯片的AI加速引擎上的神经网络；

步骤S14：将AI加速引擎的执行结果与参考结果数据进行比较，获得验证结果。

根据本实施例的用于AI推理芯片的芯片验证方法既可以用于RTL模型验证，也可以用于硬件模型验证。RTL模型验证可以是IP级别或SOC级别的RTL模型验证。硬件模型验证可以是EMU验证或Silicon验证。

在步骤S10中，获取测试用例数据包。测试用例数据包是芯片验证工程师根据需要验证的设计功能开发的。这些测试用例数据包具有通用性，可以应用在不同模型的验证测试中。

在步骤S11中，从测试用例数据包中提取结构索引数据。结构索引数据包括寄存器配置数据、推理数据、训练权重数据和操作指令数据的地址信息。可以根据结构索引数据的预设位置，从测试用例数据包中提取出结构索引数据。提取出的结构索引数据可以写入内存，供后续使用。

在步骤S12中，解析测试用例数据包，获得层数据中的寄存器配置数据、推理数据、训练权重数据以及操作指令数据。结构索引数据中包括寄存器配置数据、推理数据、训练权重数据以及操作指令数据分别在内存中的起始地址和长度信息，因此从测试用例数据包中提取出相应的数据，然后再将这些数据写入内存供后续使用。由于测试用例数据包中可能包括多条层数据，因此可以依次读取各条层数据，分别获得各条层数据中的寄存器配置数据、推理数据、训练权重数据以及操作指令数据并将其写入内存。

无论对于RTL模型（IP级别或SOC级别）验证还是硬件模型（EMU或SILICON）验证，寄存器配置数据、推理数据、训练权重数据以及操作指令数据都是完成芯片验证所需要的数据。因此，通过步骤S12从测试用例数据包中获得的这些数据既可以用于RTL模型（IP级别或SOC级别）验证，也可以用于硬件模型（EMU或SILICON）验证。

在步骤S13中，根据层数据中的寄存器配置数据、推理数据、训练权重数据以及操作指令数据控制AI推理芯片的AI加速引擎执行操作指令。寄存器配置数据用于配置AI加速引擎的寄存器。推理数据是需要AI加速引擎处理的数据，用于AI加速引擎的输入。推理数据例如包括图像数据、音频数据或视频数据等。训练权重数据用于配置运行在AI推理芯片的AI加速引擎上的神经网络。后续将结合不同的模型验证平台，详细描述步骤S13的执行过程。

在步骤S14中，将AI加速引擎的执行结果与参考结果数据进行比较，获得验证结果。若AI加速引擎的执行结果与参考结果相同，则验证通过。反之，若AI加速引擎的执行结果与参考结果不同，则验证未通过，需要后续找出错误的来源。在一些实施例中，参考结果数据可以包括在测试用例数据包中，在步骤S12中可以从测试用例数据包中提取出参考结果数据。在另一些实施例中，参考结果数据也可以单独提供，不必包括在测试用例数据包中。

图1示出的芯片验证方法够解析测试用例数据包，并从测试用例数据包中获得RTL模型验证和硬件模型验证都需要的寄存器配置数据、推理数据、训练权重数据以及操作指令数据。验证工程师只需开发一套测试用例就可以实现RTL模型验证和硬件模型验证，从而使芯片验证的工作效率大幅提高。

图2是图示出根据示例性实施例的AI推理芯片的测试用例数据包的结构示意图。如图2所示，测试用例数据包包括结构索引数据和预定条数的层数据。在本实施例中，层数据共有六条：Layer 0至Layer 5。在其他实施例中，层数据的条数可以是预先设定的，对应于运行在AI推理芯片的AI加速引擎上的神经网络的层数。

层数据（例如Layer 2）中具体包括寄存器配置数据、推理数据、训练权重数据、操作指令数据以及可选的参考结果数据。寄存器配置数据用于配置AI推理芯片的寄存器。推理数据用于AI推理芯片的AI加速引擎的输入，例如包括图像数据、音频数据或视频数据等需要AI加速引擎处理的数据。训练权重数据用于配置运行在AI推理芯片的AI加速引擎上的神经网络。操作指令数据包括向AI加速引擎发送的操作指令，用于控制AI加速引擎；参考结果数据，用于验证测试结果。应当理解，参考结果数据也可以独立于测试用例数据包而提供，不必包括在测试用例数据包中。图2中仅示例性示出了层数据Layer 2中的数据内容，应当理解的是，其他层数据也包括与层数据Layer 2中相同类型的数据。

结构索引数据包括测试用例数据包中数据的组织结构信息，例如数据包中数据的树状结构信息。具体地，结构索引数据包可以包括结构索引数据的起始地址和长度、层数据的条数，每条层数据的起始地址和长度，每条层数据中包括的寄存器配置数据、推理数据、训练权重数据、操作指令数据、参考结果数据的各自的起始地址和长度等信息。结构索引数据在测试用例数据包中的位置可以是预先设定的。当测试用例数据包的解析器收到一个测试用例数据包时，可以从预订位置提取出结构索引数据，然后再从测试用例数据包中提取出各条层数据以及各条层数中的寄存器配置数据、推理数据、训练权重数据、操作指令数据和参考结果数据。

在一种实施例中，操作指令具体包括寄存器配置指令、发送中断指令、接收中断指令以及读取寄存器指令，用于使AI推理芯片中的微控制单元（MCU）控制AI加速引擎进行数据处理。操作指令数据可以采用预定长度的编码格式，包括指令类型字段，用于指示操作指令的类型。操作指令数据还可以包括至少一个指令参数字段，用于提供相应操作指令的指令参数。

图3是图示出根据示例性实施例的微控制单元的操作指令的编码结构的示意图。在本实施例中，操作指令数据采用固定的128比特进行编码。在图3中，csr cfg指令和csren指令均表示寄存器配置指令，其中csr cfg指令用于配置某个寄存器地址所对应的寄存器的完整值，而csr en指令用于配置某个寄存器地址中的某一比特。send指令、recv指令和poll指令分别表示发送中断指令、接收中断指令以及读取寄存器指令。

在图3中示出的以固定的128比特编码的操作指令数据中，指令类型字段位于第127至120比特（共8比特）。指令类型字段的值0、1、2、3、4分别表示csr cfg指令、csr en指令、send指令、recv指令以及poll指令。在图2中示出的以固定的128比特编码的操作指令数据中还包括参数字段。例如，在csr cfg指令中，第119至64比特为保留字段，第63至32比特为寄存器地址字段，第31至0比特为寄存器值字段。在csr en指令中，119至41比特为保留字段，第40比特为比特值字段，第39至32比特为比特域字段，第31至0比特为寄存器地址字段。在send指令中，第119至32比特为保留字段，第31至24比特为目的id字段，第23至16比特为源的id字段，第15至0比特为中断信息id字段。在recv指令中，第119至112比特为中断编号字段，第111至104比特为目的id字段，第103至96比特为源id字段，第95至64比特为寄存器访问方式字段，第63至32为寄存器地址字段，第31至0比特为寄存器值字段。在poll指令中，第119至72为保留字段，第71至64比特为读取次数字段，第63至32比特为寄存器地址字段，第31至0为期望值字段。保留字段可以使操作指令的编码格式具有扩展性。例如，当AI推理芯片具有多个MCU时，可以在保留字段中指示MCU的编号。通过使用以上参数字段可以为操作指令提供参数，以便完成相应操作指令的执行。

由于根据本申请实施例的测试用例数据包包括了AI推理芯片的验证所需的数据，并且这些数据与验证模型无关，因此这些测试用例数据包具有通用性，既可以在RTL模型验证（IP级别或SOC级别）中使用，也可以在硬件模型（EMU或Silicon）模型验证中使用。验证工程师只需根据不同的应用场景开发出各种测试用例数据包，就可以实现在不同模型验证平台上实现芯片验证，而不再需要针对不同的模型验证平台定制开发相应的测试用例。

图4是图示出根据示例性实施例的IP/SOC验证平台的示意图。该验证平台用于执行RTL模型验证。如图4所示，IP/SOC验证平台包括模拟MCU行为的VIP组件、待测AI加速引擎（由RTL模型实现）以及RTL模型内存（DDR或DDR VIP）。使用测试用例数据包在图4示出的验证平台进行RTL模型验证时，需要预先为每一种MCU的操作指令编写对应的UVM序列（UVMsequence）。例如，与寄存器配置指令对应的UVM序列编码为00，该UVM序列有两个成员变量，分别是寄存器地址和寄存器值。与读取寄存器指令对应的UVM序列编码为04，该UVM序列有三个成员变量，分别是寄存器地址、期望值和尝试读寄存器次数。与接收中断指令的UVM序列编码为03，该UVM序列有六个成员变量，分别是中断编号、接收中断MCU、发送中断的AI引擎、接收中断后是否读写寄存器、寄存器地址和寄存器值。UVM序列可以加载到VIPsequencer上以执行相应的操作指令。

在进行RTL模型验证过程中，在执行图1中示出方法的步骤S12时，需要使用预先编写的解析函数（例如使用C语言编写），对测试用例数据包进行解析，提取出各条层数据中的寄存器配置数据、推理数据、训练权重数据以及操作指令数据。

在进行RTL模型验证过程中，当执行图1中示出的步骤S13时，具体执行以下操作：

将寄存器配置数据、推理数据、训练权重数据和操作指令数据通过例如DPI接口导入System Verilog测试平台；

将训练权重数据和推理数据写入RTL模型的内存中（例如通过前门或后门）；

根据操作指令数据和UVM虚拟序列，向RTL模型实现的AI加速引擎加载激励。UVM虚拟序列用于调用与操作指令对应的UVM序列，例如对应于配置寄存器指令的UVM序列、对应于发送中断指令的UVM序列、对应于接收中断指令的UVM序列、和/或对应于读取寄存器指令的UVM序列。

图5是图示出根据示例性实施例的EMU/SILICON验证平台的示意图。该验证平台用于实现AI推理芯片的硬件验证。如图5所示，EMU/SILICON验证平台包括驱动程序和硬件SOC。硬件SOC中包括PCIE接口、MCU、待测AI加速引擎和DDR内存。使用测试用例数据包在图5示出的验证平台进行硬件模型验证时，需要预先在MCU固件中为每一种MCU的操作指令编写对应的指令函数。例如，与寄存器配置指令对应的指令函数编码为00，该指令函数有两个成员变量，分别是寄存器地址和寄存器值。与读取寄存器指令对应的指令函数编码为04，该指令函数有三个成员变量，分别是寄存器地址、期望值和尝试读寄存器次数。与接收中断指令的指令函数编码为03，该指令函数有六个成员变量，分别是中断编号、接收中断MCU、发送中断的AI引擎、接收中断后是否读写寄存器、寄存器地址和寄存器值。MCU固件可以通过执行指令函数来执行对应的操作指令。

在进行硬件（EMU/SILICON）模型验证过程中，在执行步骤S12时，需要使用预先在AI推理芯片的驱动程序中编写的解析函数，对测试用例数据包进行解析，提取出层数据中的寄存器配置数据、推理数据、训练权重数据以及操作指令数据。

在进行硬件（EMU/SILICON）模型验证过程中，当执行步骤S13时，具体执行以下操作：

将结构索引数据、寄存器配置数据、训练权重数据、推理数据和操作指令数据写入硬件内存中，同时可以将结构索引数据写入硬件内存并将内存指针赋予MCU；

MCU固件根据操作指令数据调用相应的指令函数，将激励加载到AI加速引擎。具体地，MCU固件可以通过解析结构索引数据得到寄存器配置数据、训练权重数据、推理数据和操作指令数据的内存地址，读取操作指令逐条解析，然后调用相应的操作指令的指令函数，将激励加载到AI引擎。

图6是图示出根据另一示例性实施例的用于AI推理芯片的芯片验证方法的流程图。该验证方法既可以用于RTL模型（IP级别或SOC级别）验证也可以硬件模型（EMU或SILICON）验证。

在步骤60中，从预先获得的测试用例数据包中提取出结构索引数据，并将结构索引数据写入内存。通过解析结构索引数据，可以获得测试用例数据包中的数据结构。

在步骤61中，判断当前处理的层是否为合法层。事实上，在解析测试用例数据包的过程中，需要逐层从各条层数据中提取数据。在提取完一层的层数据之后，若下一层存在，则下一层为合法层，需要继续提取下一层的层数据；若下一层不存在（即已经处理完所有层的层数据），则下一层为非法层，此时不再需要提取层数据，跳转至步骤S63。

在步骤62中，根据解析结构索引数据解析测试用例数据包，从层数据中提取出寄存器配置数据、推理数据、训练权重数据以及操作指令数据，并将这些数据写入内存。通过循环执行步骤61和步骤62，可以将测试用例数据包中所有层中的寄存器配置数据、推理数据、训练权重数据以及操作指令数据提取出来并写入内存，然后退出循环并进入步骤63。

在步骤63中，存储在内存中的结构索引数据的指针被赋给VIP（在RTL模型验证中）或MCU（在硬件模型验证中），VIP或MCU进而可以通过结构索引数据的指针读取出结构索引数据。

在步骤64中，为了逐层执行各层中的操作指令，需要首先判断当前层是否为合法层。当处理完一层的操作指令之后，若下一层存在，则下一层为合法层，需要继续执行下一层的操作指令；若下一层不存在（即已经执行完所有层的操作指令），则下一层为非法层，此时各层的操作指令已执行完毕，直接跳转到步骤S69。

在步骤65中，VIP或MCU可以根据结构索引数据获得操作指令数据的指针，然后根据操作指令数据的指针从内存中获得操作指令数据。针对RTL模型验证，UVM虚拟序列根据操作指令调用对应于配置寄存器指令的UVM序列、对应于发送中断指令的UVM序列、对应于接收中断指令的UVM序列、和/或对应于读取寄存器指令的UVM序列；针对硬件模型验证，将操作指令翻译成指令序列，指令序列包括要调用的一个或多个MCU固件中的指令函数。

在步骤66中，判断是否需要进行寄存器配置。若操作指令是寄存器配置指令，则需要进行寄存器配置，在这种情况下，首先执行步骤67读取寄存器配置数据，然后执行步骤68执行寄存器配置指令；若操作指令数据中不包括寄存器配置指令，则不需要进行寄存器配置，直接执行步骤68。

在步骤67中，VIP或MCU需要从内存中读取寄存器配置数据。

在步骤68中，VIP或MCU根据UVM虚拟序列或指令序列，向AI加速引擎发送操作指令。

通过循环执行步骤64至步骤68，可以将测试用例数据包中所有层中的操作指令依次执行完成，AI加速引擎因此完成了神经网络模型中各层的操作，从而可以获得AI加速引擎的执行结果并跳转至步骤69。

在步骤69中，将AI加速引擎的执行结果与参考结果数据进行比较，若AI加速引擎的执行结果与参考结果相同，则验证通过。反之，若AI加速引擎的执行结果与参考结果不同，则验证未通过，需要后续找出错误的来源。在一种实施例中，参考结果数据可以包括在测试用例数据包中。在其他实施例中，参考结果数据也可以单独提供，不必包括在测试用例数据包中。

通过本申请实施例的芯片验证方法，在芯片设计阶段，可以针对所有的设计功能开发测试用例，用于芯片设计阶段的RTL模型验证。在芯片流片后，在芯片设计阶段开发的测试用例可以立即全部复用到硬件模型（EMU或SILICON）验证中，从而提高了芯片验证的工作效率。另外，在硬件模型（EMU或SILICON）验证中出现错误的测试用例也可以直接在RTL模型验证环境中复现出同样的错误现象，从而降低了测试用例的调试难度。可以采用控制变量法，通过在硬件模型验证中使用RTL模型验证中的相似测试用例，快速定位制造缺陷。

图7是图示出根据示例性实施例的用于AI推理芯片的芯片验证装置的结构框图。如图5所示，该芯片验证装置包括获取模块70，用于获取测试用例数据包，测试用例数据包包括结构索引数据和预定条数的层数据，层数据包括寄存器配置数据、推理数据、训练权重数据和操作指令数据；提取模块71，用于从测试用例数据包中提取结构索引数据，结构索引数据包括寄存器配置数据、推理数据、训练权重数据和操作指令数据的地址信息；解析模块72，用于解析测试用例数据包，获得层数据中的寄存器配置数据、推理数据、训练权重数据以及操作指令数据；控制模块73，用于根据层数据中的寄存器配置数据、推理数据、训练权重数据以及操作指令数据控制AI推理芯片的AI加速引擎执行操作指令，其中寄存器配置数据用于配置AI加速引擎的寄存器，推理数据用于AI加速引擎的输入，训练权重数据用于配置运行在AI推理芯片的AI加速引擎上的神经网络；比较模块74，用于将AI加速引擎的执行结果与参考结果数据进行比较，获得验证结果。

应当理解，图7中所示芯片验证装置的各个模块可以与参考图1描述的芯片验证方法中的各个步骤相对应。由此，上面针对芯片验证方法描述的操作、特征和优点同样适用于芯片验证装置及其包括的模块，并且上面针对芯片验证方法描述的操作、特征和优点同样适用于芯片验证装置及其包括的模块。为了简洁起见，某些操作、特征和优点在此不再赘述。

根据一些实施例，芯片验证装置用于RTL模型验证。RTL模型验证是IP级别或SOC级别的RTL模型验证。在这些实施例中，芯片验证装置中的控制模块73包括：导入模块，用于将寄存器配置数据、推理数据、训练权重数据和操作指令数据通过例如DPI接口导入SystemVerilog测试平台；第一写入模块，用于将训练权重数据和推理数据写入RTL模型的内存中（例如通过前门或后门）；第一激励加载模块，用于根据操作指令数据和UVM虚拟序列，向RTL模型实现的AI加速引擎加载激励。

根据一些实施例，芯片验证装置用于硬件模型验证。硬件模型验证是EMU验证或Silicon验证。在这些实施例中，芯片验证装置中的控制模块73包括：第二写入模块，用于将结构索引数据、寄存器配置数据、训练权重数据、推理数据和操作指令数据写入硬件内存中，同时还可以将结构索引数据写入硬件内存并将内存指针赋予MCU；第二激励加载模块，用于根据操作指令数据调用相应的指令函数，将激励加载到AI加速引擎。具体地第二加载模块可以通过解析结构索引数据得到寄存器配置数据、训练权重数据、推理数据和操作指令数据的内存地址，读取操作指令逐条解析，然后调用相应的操作指令的指令函数，将激励加载到AI引擎。第二写入模块可以在AI推理芯片的驱动程序中实现。第二激励加载模块可以在MCU的固件中实现。

虽然上面参考特定模块讨论了特定功能，但是应当注意，本文讨论的各个模块的功能可以分为多个模块，和/或多个模块的至少一些功能可以组合成单个模块。本文讨论的特定模块执行动作包括该特定模块本身执行该动作，或者替换地该特定模块调用或以其他方式访问执行该动作(或结合该特定模块一起执行该动作)的另一个组件或模块。因此，执行动作的特定模块可以包括执行动作的该特定模块本身和/或该特定模块调用或以其他方式访问的、执行动作的另一模块。

还应当理解，本申请可以在软件硬件元件或程序模块的一般上下文中描述各种技术。上面关于图7描述的各个模块可以在硬件中或在结合软件和/或固件的硬件中实现。例如，这些模块可以被实现为计算机程序代码/指令，该计算机程序代码/指令被配置为在一个或多个处理器中执行并存储在计算机可读存储介质中。可替换地，这些模块可以被实现为硬件逻辑/电路。

根据本申请的一方面，提供了一种电子设备，包括处理器和存储器，存储器上存储有计算机程序，当计算机程序被处理器执行时，使处理器执行上述任意一种芯片验证方法。应当理解，处理器和存储计算机程序的存储器既可以是独立的器件，也可以集成在一个器件中，本发明对此不作限制。

根据本申请的一方面，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时，使处理器执行上述任意一种芯片验证方法。计算机存储介质可包括以用于存储例如计算机可读指令、数据结构、程序模块或其它数据的信息的任何方法或技术实现的易失性和非易失性、可移动和不可移动的介质。例如，计算机可读存储介质包括但不限于，易失性存储器，例如随机存储器（RAM、DRAM、SRAM）；以及非易失性存储器，例如闪存、各种只读存储器（ROM、PROM、EPROM、EEPROM）、磁性和铁磁/铁电存储器（MRAM、FeRAM）；以及磁性和光学存储设备（硬盘、磁带、CD、DVD）；或其它已知的介质或今后开发的能够存储供计算机系统使用的计算机可读信息/数据。

根据本申请的一方面，提供了一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时，使处理器执行上述任意一种芯片验证方法。

虽然在附图和前面的描述中已经详细地说明和描述了本申请，但是这样的说明和描述应当被认为是说明性的和示意性的，而非限制性的；本申请不限于所公开的实施例。通过研究附图、公开内容和所附的权利要求书，本领域技术人员在实践所要求保护的主题时，能够理解和实现对于所公开的实施例的变型。在权利要求书中，词语“包括”不排除未列出的其他元件或步骤，不定冠词“一”或“一个”不排除多个，术语“多个”是指两个或两个以上。在相互不同的从属权利要求中记载了某些措施的仅有事实并不表明这些措施的组合不能用来获益。

Claims (22)

1.一种用于AI推理芯片的芯片验证方法，用于RTL模型验证以及EMULATION和SILICON验证，其特征在于，所述方法包括：

获取测试用例数据包，所述测试用例数据包包括结构索引数据和预定条数的层数据，所述层数据包括寄存器配置数据、推理数据、训练权重数据和操作指令数据；

从所述测试用例数据包中提取所述结构索引数据，所述结构索引数据包括寄存器配置数据、推理数据、训练权重数据和操作指令数据分别在内存中的起始地址和长度信息；

解析所述测试用例数据包，获得层数据中的寄存器配置数据、推理数据、训练权重数据以及操作指令数据；

根据层数据中的寄存器配置数据、推理数据、训练权重数据以及操作指令数据控制AI推理芯片的AI加速引擎执行操作指令，其中所述寄存器配置数据用于配置所述AI加速引擎的寄存器，所述推理数据用于所述AI加速引擎的输入，所述训练权重数据用于配置运行在所述AI推理芯片的AI加速引擎上的神经网络；

将AI加速引擎的执行结果与参考结果数据进行比较，获得验证结果。

2.根据权利要求1所述的芯片验证方法，其特征在于，所述测试用例数据包还包括所述参考结果数据。

3.根据权利要求1所述的芯片验证方法，其特征在于，所述推理数据包括图像数据、音频数据或视频数据。

4.根据权利要求1所述的芯片验证方法，其特征在于，所述层数据的条数对应于运行在所述AI推理芯片的AI加速引擎的神经网络的层数。

5.根据权利要求1所述的芯片验证方法，其特征在于，所述操作指令数据采用预定长度的编码格式，包括指令类型字段，用于指示操作指令的类型，指令类型包括寄存器配置指令、发送中断指令、接收中断指令以及读取寄存器指令。

6.根据权利要求5所述的芯片验证方法，其特征在于，所述操作指令数据还包括至少一个指令参数字段，用于提供操作指令的指令参数。

7.根据权利要求1所述的芯片验证方法，其特征在于，所述根据层数据中的寄存器配置数据、推理数据、训练权重数据以及操作指令数据控制AI推理芯片的AI加速引擎执行操作指令的步骤包括：

将寄存器配置数据、推理数据、训练权重数据和操作指令数据导入System Verilog测试平台；

将训练权重数据和推理数据写入RTL模型的内存中；

根据操作指令数据和UVM虚拟序列，向RTL模型实现的AI加速引擎加载激励。

8.根据权利要求7所述的芯片验证方法，其特征在于，所述UVM虚拟序列用于根据操作指令调用对应于配置寄存器指令的UVM序列、对应于发送中断指令的UVM序列、对应于接收中断指令的UVM序列、和/或对应于读取寄存器指令的UVM序列。

9.根据权利要求1所述的芯片验证方法，其特征在于，所述根据层数据中的寄存器配置数据、推理数据、训练权重数据以及操作指令数据控制AI推理芯片的AI加速引擎执行操作指令的步骤包括：

将结构索引数据、寄存器配置数据、训练权重数据、推理数据和操作指令数据写入硬件内存中；

MCU固件根据操作指令数据调用相应的指令函数，将激励加载到AI加速引擎。

10.根据权利要求9所述的芯片验证方法，其特征在于，所述指令函数包括对应于配置寄存器指令的指令函数、对应于接收中断指令的指令函数、和/或对应于读取寄存器指令的指令函数。

11.一种用于AI推理芯片的芯片验证装置，用于RTL模型验证以及EMULATION和SILICON验证，其特征在于，所述装置包括：

获取模块，用于获取测试用例数据包，所述测试用例数据包包括结构索引数据和预定条数的层数据，所述层数据包括寄存器配置数据、推理数据、训练权重数据和操作指令数据；

提取模块，用于从所述测试用例数据包中提取所述结构索引数据，所述结构索引数据包括寄存器配置数据、推理数据、训练权重数据和操作指令数据分别在内存中的起始地址和长度信息；

解析模块，用于解析所述测试用例数据包，获得层数据中的寄存器配置数据、推理数据、训练权重数据以及操作指令数据；

控制模块，用于根据层数据中的寄存器配置数据、推理数据、训练权重数据以及操作指令数据控制AI推理芯片的AI加速引擎执行操作指令，其中所述寄存器配置数据用于配置所述AI加速引擎的寄存器，所述推理数据用于所述AI加速引擎的输入，所述训练权重数据用于配置运行在所述AI推理芯片的AI加速引擎上的神经网络；

比较模块，用于将AI加速引擎的执行结果与参考结果数据进行比较，获得验证结果。

12.根据权利要求11所述的芯片验证装置，其特征在于，所述测试用例数据包还包括所述参考结果数据。

13.根据权利要求11所述的芯片验证装置，其特征在于，所述推理数据包括图像数据、音频数据或视频数据。

14.根据权利要求11所述的芯片验证装置，其特征在于，所述层数据的条数对应于运行在所述AI推理芯片的AI加速引擎的神经网络的层数。

15.根据权利要求11所述的芯片验证装置，其特征在于，所述操作指令数据采用预定长度的编码格式，包括指令类型字段，用于指示操作指令的类型，指令类型包括寄存器配置指令、发送中断指令、接收中断指令以及读取寄存器指令。

16.根据权利要求15所述的芯片验证装置，其特征在于，所述操作指令数据还包括至少一个指令参数字段，用于提供操作指令的指令参数。

17.根据权利要求11所述的芯片验证装置，其特征在于，所述控制模块包括：

导入模块，用于将寄存器配置数据、推理数据、训练权重数据和操作指令数据导入System Verilog测试平台；

第一写入模块，用于将训练权重数据和推理数据写入RTL模型的内存中；

第一激励加载模块，用于根据操作指令数据和UVM虚拟序列，向RTL模型实现的AI加速引擎加载激励。

18.根据权利要求17所述的芯片验证装置，其特征在于，所述UVM虚拟序列用于根据操作指令调用对应于配置寄存器指令的UVM序列、对应于发送中断指令的UVM序列、对应于接收中断指令的UVM序列、和/或对应于读取寄存器指令的UVM序列。

19.根据权利要求11所述的芯片验证装置，其特征在于，所述控制模块包括：

第二写入模块，用于将结构索引数据、寄存器配置数据、训练权重数据、推理数据和操作指令数据写入硬件内存中；

第二激励加载模块，用于根据操作指令数据调用相应的指令函数，将激励加载到AI加速引擎。

20.根据权利要求19所述的芯片验证装置，其特征在于，所述指令函数包括对应于配置寄存器指令的指令函数、对应于接收中断指令的指令函数、和/或对应于读取寄存器指令的指令函数。

21.一种电子设备，其特征在于，包括：处理器和存储器，所述存储器上存储有计算机程序，当所述计算机程序被所述处理器执行时，使所述处理器执行根据权利要求1至10中任一项所述的芯片验证方法。

22.一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时，使所述处理器执行权利要求1至10中任一项所述方法。

Images