JP7270764B2 - 人工知能チップ検証 - Google Patents
人工知能チップ検証 Download PDFInfo
- Publication number
- JP7270764B2 JP7270764B2 JP2021557138A JP2021557138A JP7270764B2 JP 7270764 B2 JP7270764 B2 JP 7270764B2 JP 2021557138 A JP2021557138 A JP 2021557138A JP 2021557138 A JP2021557138 A JP 2021557138A JP 7270764 B2 JP7270764 B2 JP 7270764B2
- Authority
- JP
- Japan
- Prior art keywords
- verification
- use case
- test
- pending
- template
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3684—Test management for test design, e.g. generating new test cases
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N20/00—Machine learning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/045—Combinations of networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Health & Medical Sciences (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Life Sciences & Earth Sciences (AREA)
- Mathematical Physics (AREA)
- Biophysics (AREA)
- Biomedical Technology (AREA)
- Artificial Intelligence (AREA)
- Molecular Biology (AREA)
- General Health & Medical Sciences (AREA)
- Computational Linguistics (AREA)
- Neurology (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Medical Informatics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
- Storage Device Security (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
Claims (20)
- 人工知能(AI)チップ検証システムであって、
検証待ち対象の情報および所定のユースケーステンプレートに基づいて前記検証待ち対象の検証ユースケースを生成するためのユースケースジェネレータと、
前記ユースケースジェネレータに接続し、テスト待ち設計によって前記検証ユースケースを実行してテスト結果を得るためのテスト待ちチップ部品と、
前記テスト待ちチップ部品に接続し、前記テスト結果と前記検証ユースケースに対応する参考結果とを比較して、前記テスト待ち設計の前記検証待ち対象に対する検証結果を得るための比較部品と、を含み、
前記検証ユースケースは、前記所定のユースケーステンプレートによって定義されたフォーマットを満たし、前記検証待ち対象は、ニューラルネットワークモデル中の目標演算子またはニューラルネットワークモデルを含む
ことを特徴とするAIチップ検証システム。 - 前記所定のユースケーステンプレートは、
前記検証ユースケースの命令フローテンプレートを含む命令フローテンプレートファイルと、
前記検証ユースケースの初期化データテンプレートを含む初期化データテンプレートファイルと、
前記検証ユースケースのレジスタ構成テンプレートを含むレジスタ構成テンプレートファイルと、の中の少なくとも1つを含む
ことを特徴とする請求項1に記載のAIチップ検証システム。 - 前記ユースケースジェネレータおよび前記テスト待ちチップ部品に接続し、前記所定のユースケーステンプレートに基づいて、前記検証ユースケースを前記テスト待ちチップ部品に駆動することによって、前記テスト待ち設計によって前記検証ユースケースを実行するための環境ドライバーをさらに含む
ことを特徴とする請求項1または2に記載のAIチップ検証システム。 - 前記所定のユースケーステンプレートは、前記検証ユースケースの出力結果テンプレートを含む結果テンプレートファイルを含み、
前記AIチップ検証システムは、前記テスト待ちチップ部品および前記比較部品に接続し、前記結果テンプレートファイルに基づいて、前記テスト待ちチップ部品から前記テスト結果をサンプリングし、サンプリングして得られた前記テスト結果を前記比較部品に伝送するための環境サンプラーをさらに含む
ことを特徴とする請求項1~3のいずれか1項に記載のAIチップ検証システム。 - 前記ユースケースジェネレータは、
前記検証待ち対象のパラメータファイルを取得し、前記検証待ち対象の前記パラメータファイルに含まれている対象パラメータを解析することによって、前記検証待ち対象の前記検証ユースケースを生成するためのオリエンテーションジェネレータを含む
ことを特徴とする請求項1~4のいずれか1項に記載のAIチップ検証システム。 - 前記パラメータファイルは、固定小数点パラメータファイルおよびネットワーク構成ファイルを含む
ことを特徴とする請求項5に記載のAIチップ検証システム。 - 前記所定のユースケーステンプレートは、前記検証ユースケースに対応する参考結果を含む参考結果ファイルを含み、
前記比較部品が比較するときに利用した前記参考結果は、前記所定のユースケーステンプレートから取得したものである
ことを特徴とする請求項5または6に記載のAIチップ検証システム。 - 前記ユースケースジェネレータは、
前記検証待ち対象の構成ファイルを取得し、前記構成ファイルに基づいて検証待ち対象の対象パラメータをランダムに生成し、生成された前記対象パラメータに基づいて、前記検証待ち対象の前記検証ユースケースを生成するためのランダムジェネレータを含む
ことを特徴とする請求項1~7のいずれか1項に記載のAIチップ検証システム。 - 前記ユースケースジェネレータおよび前記比較部品に接続し、前記ユースケースジェネレータが生成した前記検証ユースケースを実行することによって、前記検証ユースケースに対応する参考結果を得るための参考モデル部品をさらに含む
ことを特徴とする請求項1~8のいずれか1項に記載のAIチップ検証システム。 - 前記所定のユースケーステンプレートは、前記検証ユースケースのスケジューリングコア命令フローテンプレートを含むスケジューリングコア命令フローテンプレートファイルを含み、
前記AIチップ検証システムは、前記ユースケースジェネレータ、前記テスト待ちチップ部品、および、前記比較部品に接続し、前記スケジューリングコア命令フローテンプレートファイルに基づいて、前記テスト待ち設計のスケジューリングコア命令フローを生成するためのスケジューリング命令コンパイラをさらに含み、
ここで、前記テスト待ち設計のスケジューリングコア命令フローは、前記検証ユースケース中に含まれており、
前記テスト待ち設計は、前記検証ユースケース中の前記スケジューリングコア命令フローに基づいて、前記検証ユースケース中の命令フローに対して処理を実行する
ことを特徴とする請求項1~9のいずれか1項に記載のAIチップ検証システム。 - 前記テスト待ちチップ部品に接続し、前記テスト待ち設計の前記検証ユースケースを実行する性能パラメータを取得し、前記性能パラメータに基づいて性能統計結果を得るための性能統計器をさらに含む
ことを特徴とする請求項1~10のいずれか1項に記載のAIチップ検証システム。 - AIチップ検証方法であって、
検証待ち対象の情報および所定のユースケーステンプレートに基づいて、前記検証待ち対象の検証ユースケースを生成することと、
テスト待ち設計によって前記検証ユースケースを実行してテスト結果を得ることと、
前記テスト結果と前記検証ユースケースに対応する参考結果とを比較して、前記テスト待ち設計の前記検証待ち対象に対する検証結果を得ることと、を含み、
前記検証ユースケースは、前記所定のユースケーステンプレートによって定義されたフォーマットを満たし、前記検証待ち対象は、ニューラルネットワークモデル中の目標演算子またはニューラルネットワークモデルを含む
ことを特徴とするAIチップ検証方法。 - 前記所定のユースケーステンプレートは、
前記検証ユースケースの命令フローテンプレートを含む命令フローテンプレートファイルと、
前記検証ユースケースの初期化データテンプレートを含む初期化データテンプレートファイルと、
前記検証ユースケースのレジスタ構成テンプレートを含むレジスタ構成テンプレートファイルと、の中の少なくとも1つを含む
ことを特徴とする請求項12に記載のAIチップ検証方法。 - 前記検証待ち対象の情報および所定のユースケーステンプレートに基づいて、前記検証待ち対象の検証ユースケースを生成した後に、
前記所定のユースケーステンプレートに含まれている少なくとも1つのテンプレートファイルに基づいて、前記検証ユースケースを前記テスト待ちチップ部品に駆動することによって、前記テスト待ち設計によって前記検証ユースケースを実行することをさらに含む
ことを特徴とする請求項12または13に記載のAIチップ検証方法。 - 前記所定のユースケーステンプレートは、前記検証ユースケースの出力結果テンプレートを含む結果テンプレートファイルを含み、
前記テスト待ち設計によって前記検証ユースケースを実行してテスト結果を得た後に、
前記結果テンプレートファイルに基づいて、前記テスト待ちチップ部品から前記テスト結果をサンプリングし、サンプリングして得られた前記テスト結果を比較部品に伝送することをさらに含む
ことを特徴とする請求項12~14のいずれか1項に記載のAIチップ検証方法。 - 前記検証待ち対象の情報および所定のユースケーステンプレートに基づいて、前記検証待ち対象の検証ユースケースを生成することは、
前記検証待ち対象のパラメータファイルを取得し、前記検証待ち対象の前記パラメータファイルに含まれている対象パラメータを解析することによって、前記検証待ち対象の前記検証ユースケースを生成することを含む
ことを特徴とする請求項12~15のいずれか1項に記載のAIチップ検証方法。 - 前記所定のユースケーステンプレートは、前記検証ユースケースの参考結果を含む参考結果ファイルを含む
ことを特徴とする請求項16に記載のAIチップ検証方法。 - 前記検証待ち対象の情報および所定のユースケーステンプレートに基づいて、前記検証待ち対象の検証ユースケースを生成することは、
前記検証待ち対象の構成ファイルを取得し、前記構成ファイルに基づいて検証待ち対象の対象パラメータをランダムに生成し、生成された前記対象パラメータに基づいて、前記検証待ち対象の前記検証ユースケースを生成することを含み、
前記所定のユースケーステンプレートは、前記検証ユースケースのスケジューリングコア命令フローテンプレートを含むスケジューリングコア命令フローテンプレートファイルを含み、
前記AIチップ検証方法は、
前記スケジューリングコア命令フローテンプレートファイルに基づいて、前記テスト待ち設計のスケジューリングコア命令フローを生成することと、
前記スケジューリングコア命令フローに基づいて、前記検証待ち対象の検証ユースケースを生成することと、
前記テスト待ち設計によって、前記検証ユースケース中の前記スケジューリングコア命令フローに基づいて、前記検証ユースケース中の命令フローに対して処理を実行することと、をさらに含む
ことを特徴とする請求項12~17のいずれか1項に記載のAIチップ検証方法。 - コンピューターデバイスであって、
メモリと、プロセッサと、メモリに記憶されており、プロセッサ上で実行可能なコンピュータープログラムと、を含み、
前記プロセッサによって前記プログラムが実行されるときに、請求項12~18のいずれか1項に記載の方法が実現される
ことを特徴とするコンピューターデバイス。 - コンピュータープログラムが記憶されているコンピューター可読記録媒体であって、
前記プログラムがプロセッサによって実行されるときに、前記プロセッサが請求項12~18のいずれか1項に記載の方法を実現するようにする
ことを特徴とするコンピューター可読記録媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010476115.3A CN113742202A (zh) | 2020-05-29 | 2020-05-29 | Ai芯片验证系统、方法、设备及存储介质 |
CN202010476115.3 | 2020-05-29 | ||
PCT/CN2020/119406 WO2021238006A1 (zh) | 2020-05-29 | 2020-09-30 | 人工智能芯片验证 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022537620A JP2022537620A (ja) | 2022-08-29 |
JP7270764B2 true JP7270764B2 (ja) | 2023-05-10 |
Family
ID=78724695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021557138A Active JP7270764B2 (ja) | 2020-05-29 | 2020-09-30 | 人工知能チップ検証 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP7270764B2 (ja) |
KR (1) | KR20210149045A (ja) |
CN (1) | CN113742202A (ja) |
TW (1) | TWI778473B (ja) |
WO (1) | WO2021238006A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116302721A (zh) * | 2021-12-20 | 2023-06-23 | 瑞昱半导体股份有限公司 | 芯片设计验证系统与方法及计算机可读取记录介质 |
CN114912413A (zh) * | 2022-04-29 | 2022-08-16 | 上海阵量智能科技有限公司 | 芯片验证方法及平台 |
CN114996076B (zh) * | 2022-07-01 | 2023-02-07 | 北京联盛德微电子有限责任公司 | 一种用于芯片仿真的遍历型用例验证方法、系统及电子设备 |
CN115047323B (zh) * | 2022-08-17 | 2022-10-25 | 中诚华隆计算机技术有限公司 | 用于芯片的智能测试方法及系统 |
CN115794503A (zh) * | 2022-09-30 | 2023-03-14 | 湖南智存合壹信息科技有限公司 | 一种基于国产cpu主板的高性能测试装置及方法 |
CN115495388B (zh) * | 2022-11-17 | 2023-03-10 | 瀚博半导体(上海)有限公司 | 用于ai推理芯片的芯片验证方法、装置、设备及介质 |
CN115879409B (zh) * | 2022-12-02 | 2023-09-19 | 南京金阵微电子技术有限公司 | 验证方法、验证装置、介质及电子设备 |
CN115792580B (zh) * | 2023-01-30 | 2023-05-12 | 北京怀美科技有限公司 | 芯片检测系统及可编辑芯片检测系统 |
CN116431421B (zh) * | 2023-06-13 | 2023-08-29 | 成都登临科技有限公司 | 神经网络生成方法及生成器、验证方法及系统、存储介质 |
KR102662404B1 (ko) * | 2023-07-22 | 2024-04-29 | 주식회사 플랜터 | 인공지능 기반 다목적 지능형 반도체 시스템 |
CN117034824A (zh) * | 2023-08-25 | 2023-11-10 | 广州市粤港澳大湾区前沿创新技术研究院 | 复用测试用例和验证环境的仿真验证系统、方法、终端及介质 |
CN117056897B (zh) * | 2023-10-13 | 2023-12-26 | 沐曦集成电路(上海)有限公司 | 用于芯片验证的配置信息处理方法、电子设备和介质 |
CN117743194B (zh) * | 2024-02-19 | 2024-05-07 | 睿思芯科(深圳)技术有限公司 | 芯片验证用例的自动化生成方法、系统及相关设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200042419A1 (en) | 2018-07-31 | 2020-02-06 | Alibaba Group Holding Limited | System and method for benchmarking ai hardware using synthetic ai model |
CN111045880A (zh) | 2019-12-17 | 2020-04-21 | 湖南长城银河科技有限公司 | 芯片测试方法、验证系统及存储介质 |
CN111178512A (zh) | 2019-12-31 | 2020-05-19 | 中国科学院自动化研究所南京人工智能芯片创新研究院 | 器件运行神经网络的测试方法及装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200745895A (en) * | 2006-06-07 | 2007-12-16 | Powerchip Semiconductor Corp | Method and system for virtual metrology prediction and prediction model building in semiconductor manufacture |
US20080115114A1 (en) * | 2006-11-10 | 2008-05-15 | Sashank Palaparthi | Automated software unit testing |
CN100389399C (zh) * | 2006-11-20 | 2008-05-21 | 北京中星微电子有限公司 | 一种芯片验证的方法及系统 |
CN102109572B (zh) * | 2009-12-23 | 2014-12-31 | 中兴通讯股份有限公司 | 一种传输芯片的测试方法及测试控制方法 |
CN102402628B (zh) * | 2010-09-07 | 2016-03-09 | 无锡中感微电子股份有限公司 | 一种生成SoC验证平台的方法及系统 |
US9448917B2 (en) * | 2014-04-09 | 2016-09-20 | Samsung Electronics Co., Ltd. | System on chip and verification method thereof |
CN104268078B (zh) * | 2014-09-23 | 2017-03-15 | 北京控制工程研究所 | 一种基于参数化ip测试用例集合的芯片自动化验证方法 |
CN104486169B (zh) * | 2015-01-07 | 2018-07-20 | 北京华力创通科技股份有限公司 | 可重用自动检测及随机验证系统和方法 |
US11282695B2 (en) * | 2017-09-26 | 2022-03-22 | Samsung Electronics Co., Ltd. | Systems and methods for wafer map analysis |
US10990300B2 (en) * | 2018-04-16 | 2021-04-27 | Lexmark International, Inc. | Methods for restricting read access to supply chips |
CN109086199B (zh) * | 2018-06-22 | 2022-06-07 | 网宿科技股份有限公司 | 一种自动化生成测试脚本的方法、终端和可存储介质 |
CN109634843B (zh) * | 2018-10-31 | 2021-09-21 | 中国科学院软件研究所 | 一种面向ai芯片平台的分布式自动化软件测试方法及平台 |
CN110489344A (zh) * | 2019-08-02 | 2019-11-22 | Oppo广东移动通信有限公司 | 引擎测试方法及相关产品 |
CN110941519B (zh) * | 2019-12-17 | 2022-12-13 | 锐捷网络股份有限公司 | 一种网络设备的芯片测试方法及装置 |
-
2020
- 2020-05-29 CN CN202010476115.3A patent/CN113742202A/zh active Pending
- 2020-09-30 WO PCT/CN2020/119406 patent/WO2021238006A1/zh active Application Filing
- 2020-09-30 KR KR1020217031299A patent/KR20210149045A/ko not_active Application Discontinuation
- 2020-09-30 JP JP2021557138A patent/JP7270764B2/ja active Active
- 2020-12-21 TW TW109145251A patent/TWI778473B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200042419A1 (en) | 2018-07-31 | 2020-02-06 | Alibaba Group Holding Limited | System and method for benchmarking ai hardware using synthetic ai model |
CN111045880A (zh) | 2019-12-17 | 2020-04-21 | 湖南长城银河科技有限公司 | 芯片测试方法、验证系统及存储介质 |
CN111178512A (zh) | 2019-12-31 | 2020-05-19 | 中国科学院自动化研究所南京人工智能芯片创新研究院 | 器件运行神经网络的测试方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
TWI778473B (zh) | 2022-09-21 |
JP2022537620A (ja) | 2022-08-29 |
WO2021238006A1 (zh) | 2021-12-02 |
CN113742202A (zh) | 2021-12-03 |
KR20210149045A (ko) | 2021-12-08 |
TW202145046A (zh) | 2021-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7270764B2 (ja) | 人工知能チップ検証 | |
CN111428462B (zh) | 通讯协议模板构建的方法及终端设备 | |
JP2022036889A (ja) | チップを検証する方法、装置、電子デバイス、コンピュータ可読記憶媒体及びコンピュータプログラム | |
JP2017033562A (ja) | 安全重視ソフトウェア開発のためのモデルベース技術および過程のためのシステムおよび方法 | |
JP2010539576A (ja) | 航空機搭載システムのオペレーション・ソフトウェアの妥当性をテストするための自動スクリプト生成の方法および同方法を実施するためのデバイス | |
US10592703B1 (en) | Method and system for processing verification tests for testing a design under test | |
CN111782207A (zh) | 任务流代码生成方法、装置、设备及存储介质 | |
TW201907304A (zh) | 用於一微控制器程式之程式碼涵蓋範圍追蹤 | |
Di Natale et al. | A Model-based approach for the synthesis of software to firmware adapters for use with automatically generated components | |
CN116450431A (zh) | Cpu参考模型的指令功能测试系统及其方法、计算机设备和存储介质 | |
CN115562931A (zh) | 处理器调试模块验证方法、装置、电子设备和存储介质 | |
KR102117165B1 (ko) | 바이너리 분석을 위한 중간 언어 테스트 방법 및 장치 | |
EP3734491A1 (en) | Method, apparatus, device, and medium for implementing simulator | |
US11977475B1 (en) | Method and apparatus for compiler and low-level instruction validation of machine learning operations on hardware | |
CN112463624B (zh) | 一种基于Systemverilog的CPU验证平台 | |
CN117112447B (zh) | 一种数据传输方法、装置、电子设备及可读存储介质 | |
US11847393B2 (en) | Computing device and method for developing a system model utilizing a simulation assessment module | |
CN115510782B (zh) | 定位验证错误的方法、电子设备和存储介质 | |
CN116861829B (zh) | 用于定位逻辑系统设计中错误的方法、电子设备 | |
CN113312080B (zh) | 芯片eda仿真中更新芯片软硬件配置的系统、装置及方法 | |
US20240241816A1 (en) | Automated test generation | |
WO2022239148A1 (ja) | 等価性検査システムおよび等価性検査プログラム | |
Zhezlov et al. | Automation of Test Environment Creation Aimed at IP-cores and SoC Development, Verification and Performance Analysis | |
US20110119044A1 (en) | Processor simulation using instruction traces or markups | |
Sinha et al. | Efficient Automation of Memory Model Development Workflow: Streamlining the Design and Optimization Process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210924 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230425 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7270764 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |