JP2022036889A - チップを検証する方法、装置、電子デバイス、コンピュータ可読記憶媒体及びコンピュータプログラム - Google Patents

チップを検証する方法、装置、電子デバイス、コンピュータ可読記憶媒体及びコンピュータプログラム Download PDF

Info

Publication number
JP2022036889A
JP2022036889A JP2021060825A JP2021060825A JP2022036889A JP 2022036889 A JP2022036889 A JP 2022036889A JP 2021060825 A JP2021060825 A JP 2021060825A JP 2021060825 A JP2021060825 A JP 2021060825A JP 2022036889 A JP2022036889 A JP 2022036889A
Authority
JP
Japan
Prior art keywords
information
data
commands
executed
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021060825A
Other languages
English (en)
Other versions
JP7263427B2 (ja
Inventor
趙保付
Baofu Zhao
杜学亮
Xueliang Du
柳嘉強
Jiaqiang Liu
黄子騰
Ziteng Huang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Baidu Netcom Science and Technology Co Ltd
Kunlunxin Technology Beijing Co Ltd
Original Assignee
Beijing Baidu Netcom Science and Technology Co Ltd
Kunlunxin Technology Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Baidu Netcom Science and Technology Co Ltd, Kunlunxin Technology Beijing Co Ltd filed Critical Beijing Baidu Netcom Science and Technology Co Ltd
Publication of JP2022036889A publication Critical patent/JP2022036889A/ja
Application granted granted Critical
Publication of JP7263427B2 publication Critical patent/JP7263427B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31704—Design for test; Design verification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/44—Program or device authentication
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/318357—Simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318364—Generation of test inputs, e.g. test vectors, patterns or sequences as a result of hardware simulation, e.g. in an HDL environment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/03—Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
    • G06F2221/034—Test or assess a computer or a system

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Debugging And Monitoring (AREA)
  • Stored Programmes (AREA)

Abstract

【課題】人工知能チップ設計、シミュレータ開発及び機能検証に用いるチップを検証する方法、装置、電子デバイス、記憶媒体及びコンピュータプログラムを提供する。【解決手段】チップを検証する方法は、チップに基づいて作成されチップに関連付けられたソフトウェア環境ハードウェア環境を、複数の指令及び複数の指令の実行に必要なデータを含むプロファイルを介して配置することと、複数の指令をソフトウェア環境とハードウェア環境のそれぞれで実行させることと、ソフトウェア環境で複数の指令が実行されて生成された第１の情報及びハードウェア環境で複数の指令が実行されて生成された第２の情報をそれぞれ取得することと、生成された第１の情報及び第２の情報に基づいて、チップを検証することと、を含む。第１の情報及び第２の情報は、実行された複数の指令と、実行された複数の指令のアドレス及び複数の指令が実行されて生成されたデータを含む。【選択図】図２

Description

本開示の実施形態は、チップ設計の分野に関し、より詳細には、チップを検証する方法、装置、電子デバイス、コンピュータ可読記憶媒体及びコンピュータプログラムに関する。
人工知能チップ設計のような現代のチップ設計において、実際のハードウェアを構築する前に、シミュレーションの方式によって構築しようとするチップのアーキテクチャを実現する必要があり、チップの機能を迅速にシミュレーションすることができ、且つチップ設計が機能的に正しいか否かを検証するシミュレータが必要である。チップ設計者にとって、シミュレーションの方式によってアーキテクチャを実現するのは、ハードウェア実現のオーバーヘッドを節約するとともに、技術案の修正にも便利である。
チップ開発における機能シミュレータの重要な役割に鑑みると、機能シミュレータの機能を正確かつ完全に保証する開発方法が必要である。
本開示の実施形態によれば、チップを検証するためのソリューションを提供する。
本開示の第１の態様において、チップに基づいて作成されチップに関連付けられたソフトウェア環境及びハードウェア環境を、複数の指令及び複数の指令の実行に必要なデータを含むプロファイルを介して配置することと、複数の指令をソフトウェア環境とハードウェア環境のそれぞれで実行させることと、ソフトウェア環境で複数の指令が実行されて生成された第１の情報と、ハードウェア環境で複数の指令が実行されて生成された第２の情報であって、実行された複数の指令と、実行された複数の指令のアドレスと、複数の指令が実行されて生成されたデータとを含む、第１の情報及び第２の情報をそれぞれ取得することと、生成された第１の情報及び第２の情報に基づいて、チップを検証することと、を含む、チップを検証する方法を提供する。
本開示の第２の態様において、チップに基づいて作成されチップに関連付けられたソフトウェア環境及びハードウェア環境を、複数の指令及び複数の指令の実行に必要なデータを含むプロファイルを介して配置するように構成される配置モジュールと、複数の指令をソフトウェア環境とハードウェア環境のそれぞれで実行させるように構成される実行モジュールと、ソフトウェア環境で複数の指令が実行されて生成された第１の情報及び前記ハードウェア環境で複数の指令が実行されて生成された第２の情報であって、実行された複数の指令と、実行された複数の指令のアドレスと、複数の指令が実行されて生成されたデータとを含む、第１の情報及び前記第２の情報を、それぞれ取得するように構成される情報取得モジュールと、生成された第１の情報及び第２の情報に基づいて、チップを検証するように構成される検証モジュールと、を備える、チップを検証する装置を提供する。
本開示の第３の態様において、一つまたは複数のプロセッサと、一つまたは複数のプロセッサによって実行されることにより、一つまたは複数のプロセッサが請求項１～６のいずれか一項に記載の方法を実現する一つまたは複数のプログラムを記憶するための記憶装置と、を備える、電子デバイスを提供する。
本開示の第４の態様において、プロセッサによって実行されると、本開示の第１の態様の方法を実現するコンピュータプログラムが記憶されている、コンピュータ可読記憶媒体を提供する。
本開示の第５の態様において、プロセッサによって実行されると、本開示の第１の態様の方法を実現する、コンピュータプログラムを提供する。
理解されるように、特許請求の範囲に記載の内容は本開示の実施例の重要な特徴または重要な特徴を限定するものではなく、また本開示の範囲を限定するものではない。本開示の他の特徴は、以下の説明から容易に理解される。
図面と合わせて、以下の詳細な説明を参照すれば、本開示の各実施形態の上記と他の特徴、利点及び態様はより顕著になる。図面において、同一または同様な符号は、同一または同様な素子を示す。
本発明の複数の実施形態が実現可能な環境の一例を示す模式図である。 本発明のいくつかの実施形態による、チップを検証するプロセスを示すフローチャートである。 本発明のいくつかの実施形態による、情報を記憶するプロセスを示すフローチャートである。 本発明のいくつかの実施形態による、チップを検証するプロセスを示すフローチャートである。 本発明のいくつかの実施形態による、チップを検証するプロセスを示すフローチャートである。 本発明のいくつかの実施形態による、チップの検証する装置の模式ブロック図である。 本開示の複数の実施形態を実行することができるコンピューティングデバイスのブロック図である。
以下に、添付図面を参照しながら，本発明の好適な実施形態についてより詳細に説明する。本開示の好ましい実施形態が図面に示されているが、本開示は、ここで記載された実施形態に限定されることなく、様々な形態で実施され得ることを理解されたい。逆に、これらの実施形態は、本開示をより徹底的かつ完全にし、本開示の範囲を当業者に完全に伝えることを可能にするために提供される。
本明細書で使用される用語「含む」及びその変形は、開放性を示すものであるが、「含むが、これに限定されない」ことを意味する。特に明記しない限り、用語「または」は「及び／または」を意味する。「に基づく」という用語は、「少なくとも部分的に基づく」ことを意味する。用語「１つの例示的な実施形態」及び「１つの実施形態」は、「少なくとも１つの例示的な実施形態」を意味する。用語「別の実施形態」は、「少なくとも１つの別の実施形態」を意味する。用語「第１の」、「第２の」等は、異なるまたは同一の対象を指すことができる。以下の説明は、その他の明確または暗黙的な定義も含みうる。
上述したように、チップの機能及びアーキテクチャを検証するためにシミュレータが必要である。しかし、従来の機能シミュレータの開発は一般的にソフトウェア開発者によって完成され、開発が完成された後の正確性及び完全性も、ソフトウェア開発者に書かれたコマンドテストプログラムによってテストされ、且つ該テストはソフトウェア環境でのみ行われる。このようにして、機能シミュレータの機能とターゲットチップアーキテクチャが完全に一致することを保証することは困難であり、全てのターゲットチップアーキテクチャを実現できる機能を保証することもできない。また、機能シミュレータの開発の反復に伴い、機能シミュレータはより複雑になり、完全性のテストを保証することがより困難である。したがって、機能シミュレータの機能が正確かつ完全であることを保証する開発方法が必要である。
本開示の実施形態によれば、チップを検証する方法が提供される。該方法は、プロファイルを利用してソフトウェア及びハードウェアシミュレーション環境を配置し、続いて結果を比較してチップの機能を検証するものである。この方式では、まず、チップ（例えば、機能と構造）に基づいて作成されるソフトウェア環境及びハードウェア環境を、指令及びデータを含むプロファイルを介して配置する。次に、指令を、ソフトウェア環境及びハードウェア環境で実行させる。次に、ソフトウェア環境で指令が実行されて生成された第１の情報及びハードウェア環境で指令が実行されて生成された第２の情報、をそれぞれ取得する。第１の情報と第２の情報は、実行された指令と、指令のアドレス及び生成されたデータを含む。最後に、生成された第１の情報及び第２の情報により、チップを検証する。
ファイルによってソフトウェア及びハードウェアのシミュレーション環境を初期化し、大量のランダムコマンド及びデータテストを行いやすくする。ソフトウェアシミュレータとハードウェアシミュレータをそれぞれ利用して同じ指令を実行し結果を比較することにより、シミュレータの機能エラーの位置をタイムリーに発見し、修正して改善し、機能シミュレータの機能正確性を確保することができる。多数のランダム指令のテスト及び検証環境の継続的なストレステストにより、全ての指令の組み合わせをカバーし、シミュレータの機能完全性を確保することができる。
以下に、図面を参照して、本開示の基本原理及びいくつかの実施形態を説明する。
図１は、本開示の複数の実施形態が実現可能な例示的な環境１００の模式図を示す。図１に示された環境１００は、単なる例示であって、本開示に記載された実施形態の機能及び範囲の限定を構成するものではないことを理解されたい。図１に示すように、環境１００は、プロファイル１１０、指令１２０－１、指令１２０－２（以下で複数の指令１２０と総称する）、データ１３０、コンピューティングデバイス１４０、ソフトウェア環境１５０、ハードウェア環境１６０、第１の情報１７０、第２の情報１８０及び検証結果１９０を含む。
プロファイル１１０は、複数の指令１２０を含んでもよく、図１には、複数の指令のうちの２つの指令１２０－１、１２０－２のみが示されているが、これは例示に過ぎず、より多くの指令及び指令セットが存在することもできる。複数の指令１２０は、同じタイプの指令であってもよく、異なるタイプの指令であってもよく、データ転送指令、算術演算指令、ビット演算指令、プログラムフロー制御指令、ストリング操作指令、プロセッサ制御指令等を含むが、これらに限定されない。プロファイル１１０は、データ１３０をさらに含むことができ、このデータ１３０は、上記指令を実行するために必要なデータであってもよく、上記指令と関係ない他のデータであってもよく、データのタイプは線形テーブル、スタック及びキュー、配列、ツリー、図、広義テーブル、スパース行列等を含むが、これらに限定されない。プロファイル１１０は、後の動作のために大量のデータ及び指令をランダムに生成することができる。指令及びデータは、２進法、８進法、１０進法または１６進法であってもよく、本開示はここで限定されない。
コンピューティングデバイス１４０は、構造、機能、論理などのようなチップの特性に基づいて、ソフトウェア環境１５０及びハードウェア環境１６０を作成することができる。このソフトウェア環境１５０は、チップの機能を検証する機能シミュレータとすることができ、Ｃ、Ｃ＋＋言語で作成することができる。該ハードウェア環境１６０は、ハードウェアＲＴＬ（Ｒｅｇｉｓｔｅｒ Ｔｒａｎｓｆｅｒ Ｌｅｖｅｌ）システムであってもよく、該ハードウェアＲＴＬシステムは回路動作の抽象レベルを記述するために用いられ、ハードウェア環境１６０はハードウェア記述言語（例えばＶｅｒｉｌｏｇｓ、ｓｙｓｔｅｍ Ｖｅｒｉｌｏｇｓ、ＶＨＤＬ）等により作成される。一例では、コンピューティングデバイス１４０は、指令、データ、レジスタ、及びメモリを介して、ソフトウェア環境１５０及びハードウェア環境１６０でチップの機能のシミュレーションを実行する。
コンピューティングデバイス１４０は、プロファイル１１０内の複数の指令１２０またはデータ１３０を介してソフトウェア環境１５０及びハードウェア環境１６０を配置することができ、例えば、プロファイル１１０によってソフトウェア環境１５０及びハードウェア環境１６０のメモリ、レジスタを初期化することができる。コンピューティングデバイス１４０は、第１の情報１７０及び第２の情報１８０をそれぞれ生成するように、配置されたソフトウェア環境１５０及びハードウェア環境１６０を介して指令及びデータを実行することができる。第１の情報１７０及び第２の情報１８０は、指令及び指令のＰＣ値、生成されたデータ、指令の詳細、例えば指令の意味、機能、ソースオペランド、結果等であってもよい。
コンピューティングデバイス１４０は、ソフトウェア環境１５０及びハードウェア環境１６０を含むものとして示されているが、コンピューティングデバイス１４０は、ソフトウェア環境１５０及びハードウェア環境１６０以外のエンティティであってもよい。コンピューティングデバイス１４０は、コンピューティング機能を有する任意の装置とすることができる。非限定的な例として、コンピューティングデバイス１４０は、デスクトップコンピュータ、ラップトップコンピュータ、ノートブックコンピュータ、ネットブックコンピュータ、タブレットコンピュータ、マルチメディアコンピュータ、携帯電話などを含むが、これらに限定されない任意のタイプの固定コンピューティングデバイス、モバイルコンピューティングデバイス、または携帯コンピューティングデバイスであってもよい。コンピューティングデバイス１４０のすべてまたは一部のコンポーネントは、クラウド側に分散されてもよい。コンピューティングデバイス１４０は、計算、記憶、通信、制御などの機能を実現するように、少なくともプロセッサ、メモリ、及び一般に汎用コンピュータ内に存在する他のコンポーネントを含む。
コンピューティングデバイス１４０は、さらに、第１の情報１７０と第２の情報１８０とを比較することにより検証結果１９０を生成し、その後、検証結果によってソフトウェア環境１５０及びハードウェア環境１６０内のエラーが発生した場所を特定して改善することができる。
以下、図２～図５を参照して、詳細な検証処理についてさらに説明する。図２は、本開示の実施形態による道路情報データの方法２００のフローチャートを示す。方法２００は、図１のコンピューティングデバイス１４０によって実行されることができる。説明の便宜上、図１を参照しながら、方法２００について説明する。
ブロック２１０において、コンピューティングデバイス１４０は、チップに基づいて作成され前記チップに関連付けられたソフトウェア環境１５０及びハードウェア環境を、複数の指令１２０及び複数の指令の実行に必要なデータ１３０を含むプロファイル１４０を介して配置する。例えば、コンピューティングデバイス１４０は、プロファイル１１０を介して、ソフトウェア環境１５０及びハードウェア環境１６０をテストするために使用される多数のランダム指令及びデータを生成することで、ソフトウェア環境１５０及びハードウェア環境１６０を配置することができる。コンピューティングデバイス１４０は、作成されるチップの機能、論理、及び具体的な回路構造に基づいて、異なるプログラミング言語でチップをテストするためのソフトウェア環境１５０及びハードウェア環境１６０を作成する。
一実施例において、ハードウェア環境１６０を構築するために、コンピューティングデバイス１４０はチップの最上層機能及び構造における設計方法に基づき、チップシステムをいくつかの基本ユニットに分割し、続いて各基本ユニットを次の階層の基本ユニットに分割し、このように類推して、ゲートまたは接続線を直接に使用できるまでハードウェア環境１６０を段階的に構築する。ハードウェア環境はハードウェアＲＴＬシステムであってもよく、一例において、コンピューティングデバイス１４０は、機能定義及びモジュール分割を行うこと、全てのモジュールのインタフェースを定義すること、クロックドメインを設計すること、設計のクリティカルパスを考慮すること、最上層設計、ＦＳＭ設計、タイミングロジック設計、組み合わせロジック設計、というようなステップによってハードウェアＲＴＬシステムを構築することができる。
ファイルによって初期化を行うことで、大量のランダムコマンド及びデータテストが容易になり、その後のテストのコマンドカバー率を向上させることができ、チップの検証及びチップのシミュレータの機能完全性を確保することができる。
一実施形態では、コンピュータ装置１４０は、時間シードによって、プロファイルが毎回生成する指令及びデータが異なることを保証することができ、すなわち、毎回取得される時間シードが異なることを確保することによって、それに対応する生成された指令及びデータが異なることを確保することができる。
一実施形態では、ソフトウェア環境１５０及び前記ハードウェア環境１６０は、指令メモリ、レジスタ、及びデータメモリを使用する。この指令メモリは、複数の指令メモリであってもよく、レジスタは、複数のレジスタまたはレジスタ群であってもよく、このデータメモリは、複数のデータメモリであってもよい。ソフトウェア環境１５０を例として、コンピューティングデバイス１４０は、以下のステップ（１）、（２）、（３）によりソフトウェア環境１５０を配置することができる。
（１）コンピューティングデバイス１４０は、プロファイル１１０がランダムに生成した複数の指令１２０を指令メモリに記憶し、ここで、各行は実行すべき指令を表し、且つ該複数の指令はＰＣ値の昇順でソートされる。
０２００３０００
……
７ｆｆ１１１１ｂ
（２）コンピューティングデバイス１４０は、プロファイル１１０がランダムに生成した複数のデータにおけるレジスタデータをレジスタに記憶し、各行は一つのレジスタに記憶されたデータを表し、レジスタ番号の昇順でソートされる。
ｆ３２３ｂａｄ１
……
２３ｄｃ０ａｂ８
（３）コンピューティングデバイス１４０は、プロファイル１１０がランダムに生成した複数のデータにおけるメモリデータをメモリに記憶し、各行は一つのメモリに記憶されたデータを表し、メモリアドレスの昇順でソートされる。
１０３０ｆ０ｂｃ
……
０４９ａ０ｄｃ１
この例では、上記データを１６進数で記載しているが、これは本開示を限定するものではなく、他の進数のデータを用いてもよい。ハードウェア環境１６０を配置するプロセスは上記プロセスと類似し、ここで説明を省略する。
ブロック２２０において、コンピューティングデバイス１４０は、複数の指令１２０を、ソフトウェア環境及びハードウェア環境のそれぞれで実行させる。例えば、コンピューティングデバイスは、ソフトウェア環境１５０（例えば、機能シミュレータ）及びハードウェア環境１６０（例えば、ハードウェアＲＴＬシステム）を介して上記の配置の複数の指令１２０を実行しながら、ハードウェアコードに基づいて環境を検証することができる。
ブロック２３０において、コンピューティングデバイス１４０は、ソフトウェア環境１５０で複数の指令１２０が実行されて生成された第１の情報１７０及びハードウェア環境１６０で複数の指令１２０が実行されて生成された第２の情報１８０をそれぞれ取得する。第１の情報１７０及び第２の情報１８０は、実行された複数の指令と、実行された複数の指令のアドレスと、複数の指令が実行されて生成されたデータとを含む。
一実施例において、ソフトウェア環境１５０及びコンピューティングデバイス１４０を介して生成された第１の情報１７０を例として、上記ステップ（１）、（２）、（３）を継続し、コンピューティングデバイス１４０は複数の指令を指令メモリに記憶した後、指令メモリから、ステップ（１）で記憶された指令をＰＣ値順に取得し、続いて指令をデコードし、レジスタから、ステップ（２）で記憶されたレジスタデータ（例えばソースオペランド）を取得する。次いで、コンピューティングデバイス１４０は、指令に関連するコンピューティングを実行し、指令の複雑さに応じて、指令の実行中に、ステップ（３）で記憶されたメモリデータをデータメモリから読み出し、実行中に生成されたデータをデータメモリに書き込むことができる。最後に、コンピューティングデバイス１４０は、指令の最終的な実行結果をレジスタに書き込み、テストのための全ての指令が実行されるまで、上記のプロセスを繰り返す。コンピューティングデバイス１４０は、実行された指令、そのアドレス、及び生成されたデータを第１の情報１７０として取得する。
一例では、以下のステップ（４）、（５）、（６）によってソフトウェア環境１５０を配置する。
（４）コンピューティングデバイス１４０は、実行中のＰＣ値及び指令を取得して第１の情報１７０とし、各行は一つのＰＣ値及び対応する一つの指令を表し、指令の実行順にソートされる。
００００００００：０２００３０００
……
０００００７ｆｃ：７ｆｆ１１１１ｂ
（５）コンピューティングデバイス１４０は、指令の実行が終了した後、ソフトウェア環境１５０におけるレジスタの結果データを取得して第１の情報１７０とし、各行は１つのレジスタのデータを表し、レジスタ番号の昇順でソートされる。
４ｆ３ｅｂａ１７
……
１９ｅｆｄｃ８０
（６）コンピューティングデバイス１４０は、指令の実行が終了した後、ソフトウェア環境１５０におけるデータメモリの結果データを取得して第１の情報１７０とし、各行はデータメモリの一つの結果データを表し、メモリアドレスの昇順でソートされる。
４２９ａ１３ｆｃ
……
ｂ９２ａ８ｄ１２
コンピューティングデバイス１４０がハードウェア環境１６０における第２の情報１８０を取得するプロセスは上記プロセスと類似し、ここで説明を省略する。
一実施形態では、コンピューティングデバイス１４０は、取得された上述の情報を記憶する。図３を参照して説明する。図３は、本開示のいくつかの実施形態による、情報を記憶するプロセスのフローチャートを示す。ブロック３１０において、コンピューティングデバイス１４０は、第１の情報１７０における、指令タイプ、メモリデータタイプ、及びレジスタデータタイプのうちの１つを含む所定のタイプの情報を第１のファイルに記憶する。例えば、コンピューティングデバイス１４０は、上記ステップ（４）で取得された第１の情報１７０における指令タイプのデータ（すなわち、実行された指令、そのＰＣ値及びその実行順序）を第１のファイルのＡファイルに記憶し、上記ステップ（５）で取得された第１の情報１７０におけるレジスタデータタイプのデータを第１のファイルのＢファイルに記憶し、上記ステップ（６）で取得された第１の情報１７０におけるメモリデータタイプのデータを第１のファイルのＣに記憶する。
ブロック３２０において、コンピューティングデバイス１４０は、第２の情報１８０における同じ所定のタイプの情報を第２のファイルに記憶する。例えば、コンピューティングデバイス１４０は、第２の情報１８０における指令タイプのデータを第２のファイルのＡ’ファイルに記憶し、第２の情報１８０におけるレジスタデータタイプのデータを第２のファイルのＢ’ファイルに記憶し、第２の情報１８０におけるメモリデータタイプのデータを第２のファイルのＣ’ファイルに記憶する。
指令実行結果データをファイルに記憶することにより、後続の自動化比較を行って結果が正しいか否かを検証することが容易である。
ブロック２４０において、コンピューティングデバイス１４０は、生成された第１の情報１７０及び第２の情報１８０に基づいてチップを検証する。これについて、図４及び図５を参照してさらに説明する。
図４に移行して説明する。図４は、本開示のいくつかの実施例による、チップを検証するプロセスのフローチャートを示す。ブロック４１０において、コンピューティングデバイス１４０は、第１のファイルと第２のファイルとを比較することにより、第１のファイルと第２のファイルとが一致しない部分を特定する。一例では、コンピューティングデバイス１４０は、第１のファイル及び第２のファイルにおける同じタイプのデータをそれぞれ比較する。例えば、コンピューティングデバイス１４０は第１のファイルのＡファイルにおける指令と第２のファイルのＡ’ファイルにおける指令を行ごとに比較し、第１のファイルのＢファイルにおけるデータと第２のファイルのＢ’ファイルにおけるデータを行ごとに比較し、第１のファイルのＣファイルにおけるデータと第２のファイルのＣ’ファイルにおけるデータを行ごとに比較することで、その一致しない部分を特定する。
ブロック４２０において、コンピューティングデバイス１４０は、一致しない部分に基づいて、正しく実行されなかった指令を特定する。一実施形態では、コンピューティングデバイス１４０は、Ａファイルにおける１行の指令がＡ’ファイルにおける１行の指令と一致しないと判定した場合、その指令が正しく実行されなかったと直接に判定することができる。
別の実施形態では、コンピューティングデバイス１４０は、ＢまたはＣファイルにおける１行のデータがＢ’またはＣ’ファイルにおける１行のデータと一致しないと判断した場合、コンピューティングデバイスは、このデータによって該データに関連する指令を見つけることができ、それにより、正しく実行されなかった指令を特定する。
ブロック４３０において、コンピューティングデバイス１４０は、正しく実行されなかった指令に基づいて、ソフトウェア環境１５０及び／またはハードウェア環境１６０における不正確な部分を特定する。例えば、コンピューティングデバイスは、この正しく実行されなかった指令に基づいて、ソフトウェア環境１５０及び／またはハードウェア環境１６０における機能エラーを特定して、機能シミュレータまたはハードウェアＲＴＬシステムを完全化することができる。図５を参照してさらに説明する。
図５に移行して説明する。図５は、本開示のいくつかの実施例による、チップを検証するプロセスのフローチャートを示す。
ブロック５１０において、コンピューティングデバイス１４０は、正しく実行されなかった指令のターゲット記述情報を特定する。例えば、コンピューティングデバイス１４０は、ソフトウェア環境１５０に対して上記のステップ（１）～（６）を実行する時に、全ての実行された指令のターゲット記述情報を取得し、該情報を第３のファイルに記憶することができ、正しく実行されなかった指令を特定した後に、該ファイルによって正しく実行されなかった指令のターゲット記述情報を特定することができる。
一実施形態では、記述情報は、指令の意味、機能、ソースオペランド、及び実行結果のうちの少なくとも１つを含む。
ブロック５２０において、コンピューティングデバイス１４０は、ターゲット記述情報に基づいて、不正確な部分を特定する。例えば、コンピューティングデバイス１４０は、この正しく実行されなかった指令の意味、機能、ソースオペランド、及び実行結果に基づいて、ソフトウェア環境１５０及び／またはハードウェア環境１６０においてエラーが発生した機能及びエラーが発生した場所をより容易に特定することができる。
別の実施形態では、コンピューティングデバイスは、ソフトウェア環境１５０及び／またはハードウェア環境１６０によって実行されるプロセス及び結果を、それらの間で比較することなく、それぞれ閾値と比較することによって、チップを検証することもできる。
本開示は、ファイルによりソフトウェア及びハードウェアシミュレーション環境を初期化することで、大量のランダムコマンド及びデータテストが容易になり、実行結果データをファイルに記憶することにより、自動化比較を行って結果が正しいか否かを検証することが容易である。ソフトウェアシミュレータとハードウェアシミュレータをそれぞれ利用して同じ指令を実行し、結果を比較することにより、シミュレータの機能エラーの位置をタイムリーに発見して完全に修正し、機能シミュレータの機能正確性を確保することができる。多数のランダム指令のテスト及び検証環境の継続的なストレステストにより、全ての指令の組み合わせをカバーし、シミュレータの機能完全性を確保することができる。
図６は、本開示のいくつかの実施形態による、チップを検証するための装置の模式ブロック図である。デバイス６００は、図１のコンピューティングデバイス１４０に含まれてもよいし、コンピューティングデバイス１４０として実現されてもよい。
図６に示すように、装置６００は、チップに基づいて作成されチップに関連付けられたソフトウェア環境及びハードウェア環境を、複数の指令及び複数の指令の実行に必要なデータを含むプロファイルを介して配置するように構成される配置モジュール６１０と、複数の指令をソフトウェア環境とハードウェア環境のそれぞれで実行させるように構成される実行モジュール６２０と、ソフトウェア環境で複数の指令が実行されて生成された第１の情報及び前記ハードウェア環境で複数の指令が実行されて生成された第２の情報であって、実行された複数の指令と、実行された複数の指令のアドレスと、複数の指令が実行されて生成されたデータと含む、第１の情報及び第２の情報をそれぞれ取得するように構成される情報取得モジュール６３０と、生成された第１の情報及び第２の情報に基づいて、チップを検証するように構成される検証モジュール６４０と、を備える。
いくつかの実施形態では、ソフトウェア環境及びハードウェア環境には、指令メモリ、レジスタ及びデータメモリが使用されており、配置モジュール６１０は、プロファイルの複数の指令を指令メモリに記憶するように構成される指令記憶モジュールと、複数の指令の実行に必要な複数のデータを、レジスタ及びデータメモリに記憶するように構成されるデータ記憶モジュールと、を備えてもよい。
いくつかの実施形態では、生成されたデータには、レジスタデータ及びメモリデータが含まれており、装置６００は、第１の情報のうち、指令タイプ、メモリデータタイプ及びレジスタデータタイプのいずれか１つを含む所定のタイプの情報を第１のファイルに記憶するように構成される第１の情報記憶モジュールと、第２の情報のうち同一の所定のタイプの情報を、第２のファイルに記憶するように構成される第２の情報記憶モジュールと、をさらに備えてもよい。
いくつかの実施形態では、検証モジュール６４０は、第１のファイルと第２のファイルとを比較することにより、第１のファイルと第２のファイルとが一致しない部分を特定するように構成される比較モジュールと、一致しない部分に基づいて、正しく実行されなかった指令を特定するように構成される第１のエラー特定モジュールと、正しく実行されなかった指令に基づいて、ソフトウェア環境及び／またはハードウェア環境における不正確な部分を特定するように構成される第２のエラー特定モジュールと、をさらに備えてもよい。
いくつかの実施形態では、第１の情報は、実行された複数の指令の記述情報をさらに含み、第２のエラー特定モジュールは、正しく実行されなかった指令のターゲット記述情報を特定するように構成されるターゲット記述情報特定モジュールと、ターゲット記述情報に基づいて、不正確な部分を特定するように構成される第３のエラー特定モジュールと、をさらに備えてもよい。
いくつかの実施形態では、実行された複数の指令の記述情報は、指令の意味、機能、ソースオペランド及び実行結果の少なくとも一つを含む。
図７は、本開示の実施形態を実施するために使用され得る例示的な装置７００の模式ブロック図を示す。例えば、図１に示す例示的な環境１００内のコンピューティングデバイス１４０は、デバイス７００によって実施されてもよい。同図に示すように、装置７００は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）７０２に記憶されているコンピュータプログラム指令、または記憶部７０８からＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）７０３にロードされたコンピュータプログラム指令に従って各種の適切な動作及び処理を実行するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）７０１を含む。ＲＡＭ７０３には、さらに、デバイス７００の動作に必要な各種プログラムやデータが記憶される。ＣＰＵ７０１、ＲＯＭ７０２、及びＲＡＭ７０３は、バス７０４を介して相互に接続されている。入出力（Ｉ／Ｏ）インタフェース７０５も、バス７０４に接続されている。
Ｉ／Ｏインタフェース７０５には、キーボード、マウスなどのような入力部７０６、各種のディスプレイ、スピーカなどのような出力部７０７、磁気ディスク、光ディスクなどのような記憶部７０８、ネットワークカード、モデム、無線通信用のトランシーバなどのような通信部７０９を含むデバイス７００の複数の部材が接続されている。通信ユニット７０９は、装置７００がインターネットのようなコンピュータネットワーク及び／または様々な通信ネットワークを介して他の装置と情報／データを交換することを許可する。
上述した方法２００、３００、４００、及び５００などの様々なプロセス及び処理は、処理ユニット７０１によって実行されることができる。例えば、いくつかの実施形態では、方法２００、３００、４００、及び５００は、例えば記憶装置７０８のような機械可読媒体に有形に含まれるコンピュータソフトウェアプログラムとして実現することができる。いくつかの実施形態では、コンピュータプログラムの一部または全部を、ＲＯＭ７０２及び／または通信ユニット７０９を介して装置７００にロード及び／またはインストールすることができる。コンピュータプログラムがＲＡＭ７０３にロードされ、ＣＰＵ７０１によって実行されると、上述の方法２００、３００、４００、及び５００のうちの１つまたは複数の動作を実行することができる。
本開示は、方法、装置、システム、及び／またはコンピュータプログラム製品であってもよい。コンピュータプログラム製品は、本開示の様々な態様を実行するためのコンピュータ可読プログラム指令が記録されたコンピュータ可読記憶媒体を含むことができる。
コンピュータ可読記憶媒体は、指令実行装置によって使用される指令を保持及び記憶することができる有形の装置であってもよい。コンピュータ可読記憶媒体は、例えば、電気記憶装置、磁気記憶装置、光記憶装置、電磁記憶装置、半導体記憶装置、またはこれらの任意の適切な組み合わせであってもよいが、これらに限定されない。コンピュータ可読記憶媒体のより具体的な例（非網羅的なリスト）は、ポータブルコンピュータディスク、ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、消去可能なプログラマブル読み出し専用メモリ（ＥＰＲＯＭまたはフラッシュメモリ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、ポータブルコンパクトディスク読み出し専用メモリ（ＣＤ－ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、メモリスティック、フロッピーディスク、機械的符号化装置、例えばコマンドを記憶したパンチカードまたは溝内の凸構造、及び上記のいずれかの適切な組み合わせを含む。ここで使用されるコンピュータ可読記憶媒体は、電波または他の自由に伝搬する電磁波、導波路または他の伝送媒体を介して伝搬する電磁波（例えば、光ファイバケーブルを介して伝搬する光パルス）、または電気ワイヤを介して伝搬する電気信号などのような瞬時信号自体として解釈されない。
ここで説明されるコンピュータ可読プログラム指令は、コンピュータ可読記憶媒体から各種の計算／処理装置にダウンロードすることができ、またはインターネット、ローカルエリアネットワーク、ワイドエリアネットワーク、及び／または無線ネットワークなどのネットワークを介して外部コンピュータまたは外部記憶装置にダウンロードすることができる。ネットワークは、銅伝送ケーブル、光ファイバ伝送、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイコンピュータ、及び／またはエッジサーバを含むことができる。各計算／処理装置内のネットワークアダプタまたはネットワークインタフェースは、ネットワークからコンピュータ可読プログラム指令を受信し、各計算／処理装置内のコンピュータ可読記憶媒体に記憶するためにコンピュータ可読プログラム指令を転送する。
本開示の動作を実行するためのコンピュータプログラム指令は、アセンブラ指令、指令セットアーキテクチャ（ＩＳＡ）指令、機械指令、機械関連指令、マイクロコード、ファームウェア指令、状態設定データ、またはオブジェクト指向プログラミング言語（Ｓｍａｌｌｔａｌｋ、Ｃ＋＋など）を含む１つまたは複数のプログラミング言語の任意の組み合わせで書かれたソースコードまたはオブジェクトコード、ならびに通常のプログラムプログラミング言語（「Ｃ」言語または類似のプログラミング言語など）であってもよい。コンピュータ可読プログラム指令は、完全にユーザコンピュータ上で実行されてもよく、部分的にユーザコンピュータ上で実行されてもよく、独立したソフトウェアパッケージとして実行されてもよく、部分的にユーザコンピュータ上で部分的にリモートコンピュータ上で実行されてもよく、または完全にリモートコンピュータまたはサーバ上で実行されてもよい。リモートコンピュータに関連する場合、リモートコンピュータは、ローカルエリアネットワーク（ＬＡＮ）またはワイドエリアネットワーク（ＷＡＮ）を含む任意の種類のネットワークを介してユーザコンピュータに接続されてもよいし、（例えば、インターネットサービスプロバイダを使用してインターネットを介して）外部コンピュータに接続されてもよい。いくつかの実施形態では、コンピュータ可読プログラム指令の状態情報を利用することにより、例えばプログラマブル論理回路、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）またはプログラマブル論理アレイ（ＰＬＡ）のような電子回路をカスタマイズし、該電子回路はコンピュータ可読プログラム指令を実行することで、本開示の様々な態様を実現することができる。
ここでは、本開示の様々な態様を、本開示の実施形態による方法、装置（システム）、及びコンピュータプログラム製品のフローチャート及び／またはブロック図を参照して説明した。フローチャート及び／またはブロック図の各ブロック、ならびにフローチャート及び／またはブロック図のブロックの組み合わせは、コンピュータ可読プログラム指令によって実現されてもよいことを理解されたい。
これらのコンピュータ可読プログラム指令は、汎用コンピュータ、専用コンピュータ、または他のプログラム可能なデータ処理装置の処理ユニットに提供することができ、これにより一種の機器が作出され、これらの指令がコンピュータまたは他のプログラム可能なデータ処理装置の処理ユニットによって実行されると、フローチャート及び／またはブロック図の１つまたは複数のブロックに規定された機能／動作を実現する装置となる。これらのコンピュータ可読プログラム指令をコンピュータ可読記憶媒体に記憶することもでき、これらの指令はコンピュータ、プログラマブルデータ処理装置及び／または他の装置を特定の方式で動作させる。したがって、指令を記憶したコンピュータ可読媒体は製造品を含み、それはフローチャート及び／またはブロック図における１つまたは複数のブロックに規定された機能／動作の様々な態様を実現する指令を含む。
コンピュータ可読プログラム指令は、コンピュータが実現するプロセスを生成するように、コンピュータ、他のプログラム可能データ処理装置、または他の装置にロードされて、コンピュータ、他のプログラム可能データ処理装置、または他の装置上で一連の動作ステップを実行し、これにより、コンピュータ、他のプログラム可能データ処理装置、または他の装置上で実行される指令がフローチャート及び／またはブロック図の１つまたは複数のブロックに規定された機能／動作を実現するようにしもよい。
図面のフローチャート及びブロック図は、本開示の様々な実施形態によるシステム、方法、及びコンピュータプログラム製品の実現可能なアーキテクチャ、機能、及び動作を示す。これに関して、フローチャートまたはブロック図の各ブロックは、所定の論理機能を実現するための１つまたは複数の実行可能指令を含むモジュール、プログラムセグメントまたは指令の一部を表すことができる。代替的な実現方法として、ブロックに示された機能は、図面に示された順序とは異なる順序で発生してもよい。例えば、２つの連続するブロックは、実際には実質的に並行して実行されてもよく、関連する機能に応じて逆の順序で実行されることもある。ブロック図及び／またはフローチャートにおける各ブロック、並びにブロック図及び／またはフローチャートにおけるブロックの組み合わせは、特定の機能または動作を実行する専用のハードウェアベースのシステムによって実現されてもよく、または専用のハードウェアとコンピュータ指令との組み合わせによって実現されてもよいことにも留意されたい。
以上、本開示の実施形態について説明したが、上記の説明は例示であって、網羅的なものではなく、これらに限定されるものではない。説明した各実施形態の範囲と精神から逸脱しない場合、多くの修正と変更は当業者にとって自明である。本明細書で使用された用語は、本明細書で開示される実施形態を当業者が理解できるように、実施形態の原理、実際の適用、または市場における技術の改良を最もよく解釈することを目的として選択されたものである。

Claims (15)

  1. チップに基づいて作成され前記チップに関連付けられたソフトウェア環境及びハードウェア環境を、複数の指令及び前記複数の指令の実行に必要なデータを含むプロファイルを介して配置することと、
    前記複数の指令を前記ソフトウェア環境と前記ハードウェア環境のそれぞれで実行させることと、
    前記ソフトウェア環境で前記複数の指令が実行されて生成された第１の情報及び前記ハードウェア環境で前記複数の指令が実行されて生成された第２の情報であって、実行された前記複数の指令と、実行された前記複数の指令のアドレスと、前記複数の指令が実行されて生成されたデータとを含む、前記第１の情報及び前記第２の情報をそれぞれ取得することと、
    生成された前記第１の情報及び前記第２の情報に基づいて、前記チップを検証することと、
    を含む、チップを検証する方法。
  2. 前記ソフトウェア環境及び前記ハードウェア環境には、指令メモリ、レジスタ及びデータメモリが使用されており、
    前記チップに関連付けられたソフトウェア環境及びハードウェア環境を、プロファイルを介して配置することは、
    前記プロファイルの前記複数の指令を前記指令メモリに記憶することと、
    前記複数の指令の実行に必要な前記複数のデータを、前記レジスタ及び前記データメモリに記憶することと、
    を含む、請求項１に記載の方法。
  3. 生成された前記データには、レジスタデータ及びメモリデータが含まれており、
    前記方法は、
    前記第１の情報のうち、指令タイプ、メモリデータタイプ及びレジスタデータタイプのいずれか１つを含む所定のタイプの情報を第１のファイルに記憶することと、
    前記第２の情報のうち同一の前記所定のタイプの情報を、第２のファイルに記憶することと、
    をさらに含む、請求項１に記載の方法。
  4. 生成された前記第１の情報及び前記第２の情報に基づいて、前記チップを検証することは、
    前記第１のファイルと前記第２のファイルとを比較することにより、前記第１のファイルと前記第２のファイルとが一致しない部分を特定することと、
    前記一致しない部分に基づいて、正しく実行されなかった指令を特定することと、
    前記正しく実行されなかった指令に基づいて、前記ソフトウェア環境及び／または前記ハードウェア環境における不正確な部分を特定することと、
    を含む、請求項３に記載の方法。
  5. 前記第１の情報は、実行された前記複数の指令の記述情報をさらに含み、
    前記正しく実行されなかった指令に基づいて、前記ソフトウェア環境及び／または前記ハードウェア環境における不正確な部分を特定することは、
    前記正しく実行されなかった指令のターゲット記述情報を特定することと、
    前記ターゲット記述情報に基づいて、前記不正確な部分を特定することと、
    を含む、請求項４に記載の方法。
  6. 実行された前記複数の指令の記述情報は、指令の意味、機能、ソースオペランド及び実行結果のうち、少なくとも一つを含む、
    請求項５に記載の方法。
  7. チップに基づいて作成され前記チップに関連付けられたソフトウェア環境及びハードウェア環境を、複数の指令及び前記複数の指令の実行に必要なデータを含むプロファイルを介して配置するように構成される配置モジュールと、
    前記複数の指令を前記ソフトウェア環境と前記ハードウェア環境のそれぞれで実行させるように構成される実行モジュールと、
    前記ソフトウェア環境で前記複数の指令が実行されて生成された第１の情報及び前記ハードウェア環境で前記複数の指令が実行されて生成された第２の情報であって、実行された前記複数の指令と、実行された前記複数の指令のアドレスと、前記複数の指令が実行されて生成されたデータとを含む、前記第１の情報及び前記第２の情報を、それぞれ取得するように構成される情報取得モジュールと、
    生成された前記第１の情報及び前記第２の情報に基づいて、前記チップを検証するように構成される検証モジュールと、
    備える、チップを検証する装置。
  8. 前記ソフトウェア環境及び前記ハードウェア環境には、指令メモリ、レジスタ及びデータメモリが使用されており、
    前記配置モジュールは、
    前記プロファイルの前記複数の指令を前記指令メモリに記憶するように構成される指令記憶モジュールと、
    前記複数の指令の実行に必要な前記複数のデータを、前記レジスタ及び前記データメモリに記憶するように構成されるデータ記憶モジュールと、
    をさらに備える、請求項７に記載の装置。
  9. 生成された前記データには、レジスタデータ及びメモリデータが含まれており、
    前記装置は、
    前記第１の情報のうち、指令タイプ、メモリデータタイプ及びレジスタデータタイプのいずれか１つを含む所定のタイプの情報を第１のファイルに記憶するように構成される第１の情報記憶モジュールと、
    前記第２の情報のうち同一の前記所定のタイプの情報を、第２のファイルに記憶するように構成される第２の情報記憶モジュールと、
    をさらに備える、請求項７に記載の装置。
  10. 前記検証モジュールは、
    前記第１のファイルと前記第２のファイルとを比較することにより、前記第１のファイルと前記第２のファイルとが一致しない部分を特定するように構成される比較モジュールと、
    前記一致しない部分に基づいて、正しく実行されなかった指令を特定するように構成される第１のエラー特定モジュールと、
    前記正しく実行されなかった指令に基づいて、前記ソフトウェア環境及び／または前記ハードウェア環境における不正確な部分を特定するように構成される第２のエラー特定モジュールと、
    をさらに備える、請求項９に記載の装置。
  11. 前記第１の情報は、実行された前記複数の指令の記述情報をさらに含み、
    前記第２のエラー特定モジュールは、
    前記正しく実行されなかった指令のターゲット記述情報を特定するように構成されるターゲット記述情報特定モジュールと、
    前記ターゲット記述情報に基づいて、前記不正確な部分を特定するように構成される第３のエラー特定モジュールと、
    をさらに備える請求項１０に記載の装置。
  12. 実行された前記複数の指令の記述情報は、指令の意味、機能、ソースオペランド及び実行結果のうち、少なくとも一つを含む、
    請求項１１に記載の装置。
  13. 一つまたは複数のプロセッサと、
    前記一つまたは複数のプロセッサによって実行されることにより、前記一つまたは複数のプロセッサが請求項１～６のいずれか一項に記載の方法を実現する一つまたは複数のプログラムを記憶するための記憶装置と、
    を備える、電子デバイス。
  14. プロセッサによって実行されると、請求項１～６のいずれか一項に記載の方法を実現するコンピュータプログラムが記憶されている、
    コンピュータ可読記憶媒体。
  15. プロセッサによって実行されると、請求項１～６のいずれか一項に記載の方法を実現する、
    コンピュータプログラム。
JP2021060825A 2020-08-31 2021-03-31 チップを検証する方法、装置、電子デバイス、コンピュータ可読記憶媒体及びコンピュータプログラム Active JP7263427B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN202010899094.6 2020-08-31
CN202010899094 2020-08-31
CN202010915536.1 2020-09-03
CN202010915536.1A CN112100954A (zh) 2020-08-31 2020-09-03 验证芯片的方法、装置和计算机存储介质

Publications (2)

Publication Number Publication Date
JP2022036889A true JP2022036889A (ja) 2022-03-08
JP7263427B2 JP7263427B2 (ja) 2023-04-24

Family

ID=73757071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021060825A Active JP7263427B2 (ja) 2020-08-31 2021-03-31 チップを検証する方法、装置、電子デバイス、コンピュータ可読記憶媒体及びコンピュータプログラム

Country Status (5)

Country Link
US (1) US11354474B2 (ja)
EP (1) EP3822840B1 (ja)
JP (1) JP7263427B2 (ja)
KR (1) KR102523518B1 (ja)
CN (1) CN112100954A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112783961B (zh) * 2021-01-28 2022-07-19 湖北宸威玺链信息技术有限公司 基于托管运行的数据导出方法及系统
TWI824289B (zh) * 2021-02-08 2023-12-01 明俐科技有限公司 影像處理演算法的測試系統及測試方法
CN113138888A (zh) * 2021-04-30 2021-07-20 北京市商汤科技开发有限公司 功能检测方法及装置、电子设备和存储介质
KR102530599B1 (ko) * 2021-06-22 2023-05-09 인하대학교 산학협력단 반도체 설계 공정 비용 감소를 위한 hdevs 기반 rtl 설계 도구 및 복합 시뮬레이터
CN113485926A (zh) * 2021-07-05 2021-10-08 浙江大学 一种用于验证cpu指令模拟执行效果一致性的方法
CN113704043A (zh) * 2021-08-30 2021-11-26 地平线(上海)人工智能技术有限公司 芯片功能验证方法、装置、可读存储介质及电子设备
CN113822002B (zh) * 2021-08-31 2024-03-26 上海商汤阡誓科技有限公司 数据处理方法、装置、计算机设备及存储介质
CN114118356B (zh) * 2021-10-11 2023-02-28 北京百度网讯科技有限公司 神经网络处理器验证方法、装置、电子设备及存储介质
CN114047968B (zh) * 2021-10-30 2024-02-13 济南浪潮数据技术有限公司 一种硬件自动适配的方法、系统、存储介质及设备
CN114330221B (zh) * 2021-11-22 2022-09-23 北京百度网讯科技有限公司 计分板实现方法、计分板、电子设备及存储介质
CN114330199B (zh) * 2021-12-28 2024-05-17 海光信息技术股份有限公司 一种设计文件生成方法、电路板的制作方法和相关设备
CN114428630B (zh) * 2022-03-31 2022-07-01 浙江地芯引力科技有限公司 芯片算法升级方法、装置和芯片
KR102644204B1 (ko) * 2022-11-30 2024-03-07 인하대학교 산학협력단 Cmos 기반 회로 설계 자동화　방법 및 시스템
CN116401113B (zh) * 2023-06-09 2023-08-18 太初(无锡)电子科技有限公司 一种异构众核架构加速卡的环境验证方法、装置及介质
KR102640248B1 (ko) * 2023-06-16 2024-02-27 주식회사 하이퍼엑셀 생성형 거대 인공지능 모델의 효율적인 하드웨어 매핑을 위한 방법 및 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002063473A1 (fr) * 2001-02-02 2002-08-15 Hitachi, Ltd Procede de developpement d'un systeme de traitement de donnees et tableau d'evaluation
US20050076282A1 (en) * 2003-10-01 2005-04-07 Thompson Ryan Clarence System and method for testing a circuit design
WO2006008721A2 (en) * 2004-07-16 2006-01-26 Koninklijke Philips Electronics, N.V. Emulation and debug interfaces for testing an integrated circuit with an asynchronous microcontroller

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687988A (en) * 1985-06-24 1987-08-18 International Business Machines Corporation Weighted random pattern testing apparatus and method
DE4305442C2 (de) * 1993-02-23 1999-08-05 Hewlett Packard Gmbh Verfahren und Vorrichtung zum Erzeugen eines Testvektors
US6389379B1 (en) * 1997-05-02 2002-05-14 Axis Systems, Inc. Converification system and method
US6026230A (en) * 1997-05-02 2000-02-15 Axis Systems, Inc. Memory simulation system and method
US6052524A (en) * 1998-05-14 2000-04-18 Software Development Systems, Inc. System and method for simulation of integrated hardware and software components
US6272451B1 (en) * 1999-07-16 2001-08-07 Atmel Corporation Software tool to allow field programmable system level devices
KR100374328B1 (ko) * 2000-06-03 2003-03-03 박현숙 칩 설계 검증 및 테스트 장치 및 방법
KR100392569B1 (ko) * 2000-10-28 2003-07-23 (주)다이나릿시스템 반도체 칩의 논리 기능 검증용 에뮬레이터 장치 및 방법
US20020173942A1 (en) * 2001-03-14 2002-11-21 Rochit Rajsuman Method and apparatus for design validation of complex IC without using logic simulation
JP4202673B2 (ja) * 2002-04-26 2008-12-24 株式会社東芝 システムｌｓｉ開発環境生成方法及びそのプログラム
GB0215033D0 (en) * 2002-06-28 2002-08-07 Critical Blue Ltd Instruction set translation method
US6848084B1 (en) * 2002-07-02 2005-01-25 Cadence Design Systems, Inc. Method and apparatus for verification of memories at multiple abstraction levels
US7302380B2 (en) * 2002-12-12 2007-11-27 Matsushita Electric, Industrial Co., Ltd. Simulation apparatus, method and program
US7197417B2 (en) * 2003-02-14 2007-03-27 Advantest America R&D Center, Inc. Method and structure to develop a test program for semiconductor integrated circuits
TW200622275A (en) 2004-09-06 2006-07-01 Mentor Graphics Corp Integrated circuit yield and quality analysis methods and systems
US20060052997A1 (en) * 2004-09-09 2006-03-09 International Business Machines Corporation Automating identification of critical memory regions for pre-silicon operating systems
US20070234330A1 (en) * 2006-03-01 2007-10-04 Microsoft Corporation Prevention of executable code modification
US7496820B1 (en) * 2006-03-07 2009-02-24 Xilinx, Inc. Method and apparatus for generating test vectors for an integrated circuit under test
CN100487709C (zh) * 2006-08-17 2009-05-13 电子科技大学 Soc软硬件一体化设计验证方法
US20100229058A1 (en) * 2009-03-04 2010-09-09 Suresh Goyal Method and apparatus for system testing using scan chain decomposition
CN102681924A (zh) * 2011-04-25 2012-09-19 中国电子科技集团公司第三十八研究所 软硬件协同验证平台
US9183393B2 (en) * 2012-01-12 2015-11-10 Facebook, Inc. Multiple system images for over-the-air updates
GB2512054A (en) * 2013-03-18 2014-09-24 Ibm Method to verify correctness of computer system software and hardware components and corresponding test environment
KR101476536B1 (ko) * 2013-05-27 2014-12-24 (주)스마일게이트엔터테인먼트 프로그램 검수 방법 및 시스템
CN104346272B (zh) * 2013-07-24 2018-04-10 无锡华润微电子有限公司 芯片自动仿真验证系统
US9600384B2 (en) * 2014-10-14 2017-03-21 Cypress Semiconductor Corporation System-on-chip verification
US9672351B2 (en) * 2015-02-02 2017-06-06 Qualcomm Incorporated Authenticated control stacks
JP6438353B2 (ja) 2015-05-27 2018-12-12 ルネサスエレクトロニクス株式会社 半導体装置及び診断テスト方法
US10176283B2 (en) * 2015-09-18 2019-01-08 Synopsys, Inc. Equivalence checking of analog models
CN105302950B (zh) * 2015-10-19 2018-07-24 北京精密机电控制设备研究所 一种软、硬件协同的可编程逻辑器件交联仿真测试方法
US9582274B1 (en) * 2016-01-06 2017-02-28 International Business Machines Corporation Architected store and verify guard word instructions
US10228992B2 (en) * 2016-01-06 2019-03-12 International Business Machines Corporation Providing instructions to facilitate detection of corrupt stacks
US10452393B2 (en) * 2016-03-04 2019-10-22 Montana Systems Inc. Event-driven design simulation
US10042571B2 (en) * 2016-03-31 2018-08-07 Intel Corporation Techniques to provide run-time protections using immutable regions of memory
GB2560336B (en) * 2017-03-07 2020-05-06 Imagination Tech Ltd Address generators for verifying integrated circuit hardware designs for cache memory
CN107038280B (zh) * 2017-03-10 2020-09-15 烽火通信科技股份有限公司 一种软硬件协同仿真的验证系统及其方法
US10740452B2 (en) * 2017-09-15 2020-08-11 Arm Limited Call path dependent authentication
GB2572440B (en) * 2018-03-29 2020-09-23 Imagination Tech Ltd Verifying a hardware design for a component that implements a permutation respecting function
CN108763743B (zh) * 2018-05-28 2022-08-05 天津芯海创科技有限公司 验证平台、方法及电子设备
US10769329B1 (en) * 2019-04-03 2020-09-08 Synopsys, Inc. Retention model with RTL-compatible default operating mode
US20200334092A1 (en) * 2019-04-16 2020-10-22 Vtool Ltd System and method for identifying a cause of a failure in operation of a chip
US11080444B1 (en) * 2019-12-12 2021-08-03 Cadence Design Systems, Inc. Concurrent fault co-simulator
US10997343B1 (en) * 2019-12-19 2021-05-04 Cadence Design Systems, Inc. In-system scan test of chips in an emulation system
US20210216328A1 (en) * 2020-01-09 2021-07-15 Qualcomm Incorporated Disabling portable computing device features using write-once register
CN111339731B (zh) * 2020-01-21 2021-01-08 中国人民解放军军事科学院国防科技创新研究院 一种面向SoC的FPGA验证平台和验证方法
US11036906B1 (en) * 2020-01-24 2021-06-15 Cadence Design Systems, Inc. Method and apparatus to accelerate verification signoff by selective re-use of integrated coverage models

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002063473A1 (fr) * 2001-02-02 2002-08-15 Hitachi, Ltd Procede de developpement d'un systeme de traitement de donnees et tableau d'evaluation
US20050076282A1 (en) * 2003-10-01 2005-04-07 Thompson Ryan Clarence System and method for testing a circuit design
WO2006008721A2 (en) * 2004-07-16 2006-01-26 Koninklijke Philips Electronics, N.V. Emulation and debug interfaces for testing an integrated circuit with an asynchronous microcontroller

Also Published As

Publication number Publication date
KR102523518B1 (ko) 2023-04-20
KR20210047286A (ko) 2021-04-29
EP3822840A2 (en) 2021-05-19
JP7263427B2 (ja) 2023-04-24
EP3822840A3 (en) 2021-10-20
EP3822840B1 (en) 2023-05-24
US20210216693A1 (en) 2021-07-15
CN112100954A (zh) 2020-12-18
US11354474B2 (en) 2022-06-07

Similar Documents

Publication Publication Date Title
JP2022036889A (ja) チップを検証する方法、装置、電子デバイス、コンピュータ可読記憶媒体及びコンピュータプログラム
JP7270764B2 (ja) 人工知能チップ検証
US7865346B2 (en) Instruction encoding in a hardware simulation accelerator
US9665674B2 (en) Automating a microarchitecture design exploration environment
US10354028B2 (en) Formal verification driven power modeling and design verification
EP2480967A2 (en) Concurrent simulation of hardware designs with behavioral characteristics
US6775810B2 (en) Boosting simulation performance by dynamically customizing segmented object codes based on stimulus coverage
CN105447213A (zh) 用于对电路设计进行仿真的方法和装置
US20230305734A1 (en) Platform for non-volatile memory storage devices simulation
US10409624B1 (en) Data array compaction in an emulation system
KR102325612B1 (ko) 시뮬레이터를 구현하는 방법, 장치, 기기 및 매체
US6813751B2 (en) Creating standard VHDL test environments
US11501046B2 (en) Pre-silicon chip model of extracted workload inner loop instruction traces
KR102117165B1 (ko) 바이너리 분석을 위한 중간 언어 테스트 방법 및 장치
US20190205491A1 (en) Method and apparatus of emulation techniques for enhanced fpga validation
US10606971B2 (en) Testing netlists based on singular independent signals
CN117112447B (zh) 一种数据传输方法、装置、电子设备及可读存储介质
CN117291132B (zh) 一种芯片验证系统、方法及存储介质
US11836426B1 (en) Early detection of sequential access violations for high level synthesis
US10853546B1 (en) Method and system for sequential equivalence checking
US10002213B2 (en) System and method for verifying the deterministic starting state of a digital device
CN110321574B (zh) 一种打印波形的方法和装置
CN114357917A (zh) 处理器流水线的仿真方法、装置和仿真系统
CN116861829A (zh) 用于定位逻辑系统设计中错误的方法、电子设备
CN115343605A (zh) 芯片设计测试方法、系统、介质、设备及fpga原型验证平台

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20211018

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211130

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20220106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230412

R150 Certificate of patent or registration of utility model

Ref document number: 7263427

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150