CN112100954A - 验证芯片的方法、装置和计算机存储介质 - Google Patents

验证芯片的方法、装置和计算机存储介质 Download PDF

Info

Publication number
CN112100954A
CN112100954A CN202010915536.1A CN202010915536A CN112100954A CN 112100954 A CN112100954 A CN 112100954A CN 202010915536 A CN202010915536 A CN 202010915536A CN 112100954 A CN112100954 A CN 112100954A
Authority
CN
China
Prior art keywords
instructions
information
executed
data
file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010915536.1A
Other languages
English (en)
Other versions
CN112100954B (zh
Inventor
赵保付
杜学亮
柳嘉强
黄子腾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunlun Core Beijing Technology Co ltd
Beijing Baidu Netcom Science and Technology Co Ltd
Original Assignee
Beijing Baidu Netcom Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Baidu Netcom Science and Technology Co Ltd filed Critical Beijing Baidu Netcom Science and Technology Co Ltd
Publication of CN112100954A publication Critical patent/CN112100954A/zh
Priority to US17/213,759 priority Critical patent/US11354474B2/en
Priority to EP21165576.6A priority patent/EP3822840B1/en
Priority to JP2021060825A priority patent/JP7263427B2/ja
Priority to KR1020210041903A priority patent/KR102523518B1/ko
Application granted granted Critical
Publication of CN112100954B publication Critical patent/CN112100954B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/44—Program or device authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31704—Design for test; Design verification
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/318357—Simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318364—Generation of test inputs, e.g. test vectors, patterns or sequences as a result of hardware simulation, e.g. in an HDL environment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/03—Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
    • G06F2221/034—Test or assess a computer or a system

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Debugging And Monitoring (AREA)
  • Stored Programmes (AREA)

Abstract

根据本公开的实施例，提供了验证芯片的方法、装置和计算机存储介质，可用于人工智能芯片设计、模拟器开发、功能验证。验证芯片的方法包括：经由配置文件配置与芯片相关联的软件环境和硬件环境，配置文件包括多个指令和执行多个指令所需的数据，软件环境和硬件环境基于芯片而被创建；使多个指令分别在软件环境和硬件环境中被执行；分别获取多个指令在软件环境被执行所生成的第一信息和多个指令在硬件环境被执行所生成的第二信息，第一信息和第二信息包括被执行的多个指令、其地址以及多个指令被执行所生成的数据；以及基于所生成的第一信息和第二信息，验证芯片。根据本公开的方案，可以确保模拟器功能正确、完备性，更好地验证芯片。

Description

验证芯片的方法、装置和计算机存储介质
技术领域
本公开的实施例涉及芯片设计领域，并且更具体地，涉及验证芯片的方法、装置和计算机存储介质。
背景技术
在诸如人工智能芯片设计的现代芯片设计中，在构建实际的硬件之前，需要通过模拟的方式实现所要构建的芯片的体系结构，需要能够快速模拟芯片的功能、并验证芯片设计在功能上是否正确的模拟器。对于芯片设计人员，通过模拟的方式实现体系结构，既节省了硬件实现的开销，又便于修改方案。鉴于功能模拟器在芯片开发中的重要作用，因此，需要一种确保功能模拟器的功能正确且完备的开发方法。
发明内容
根据本公开的实施例，提供了一种验证芯片的方案。
在本公开的第一方面中，提供了一种验证芯片的方法，包括：经由配置文件配置与芯片相关联的软件环境和硬件环境，配置文件包括多个指令和执行多个指令所需的数据，软件环境和硬件环境基于芯片而被创建；使多个指令分别在软件环境和硬件环境中被执行；分别获取多个指令在软件环境被执行所生成的第一信息和多个指令在硬件环境被执行所生成的第二信息，第一信息和第二信息包括被执行的多个指令、被执行的多个指令的地址以及多个指令被执行所生成的数据；以及基于所生成的第一信息和第二信息，验证芯片。
在本公开的第二方面中，提供了一种验证芯片的装置，包括：配置模块，被配置为经由配置文件配置与芯片相关联的软件环境和硬件环境，配置文件包括多个指令和执行多个指令所需的数据，软件环境和硬件环境基于芯片而被创建；执行模块，被配置为使多个指令分别在软件环境和硬件环境中被执行；信息获取模块，被配置为分别获取多个指令在软件环境被执行所生成的第一信息和多个指令在硬件环境被执行所生成的第二信息，第一信息和第二信息包括被执行的多个指令、被执行的多个指令的地址以及多个指令被执行所生成的数据；以及验证模块，被配置为基于所生成的第一信息和第二信息，验证芯片。
在本公开的第三方面中，提供了一种电子设备，包括一个或多个处理器；以及存储装置，用于存储一个或多个程序，当一个或多个程序被一个或多个处理器执行，使得一个或多个处理器实现根据本公开的第一方面的方法。
在本公开的第四方面中，提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现根据本公开的第一方面的方法。
应当理解，发明内容部分中所描述的内容并非旨在限定本公开的实施例的关键或重要特征，亦非用于限制本公开的范围。本公开的其它特征将通过以下的描述变得容易理解。
附图说明
结合附图并参考以下详细说明，本公开各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中，相同或相似的附图标注表示相同或相似的元素，其中：
图1示出了本公开的多个实施例能够在其中实现的示例环境的示意图；
图2示出了根据本公开的一些实施例的验证芯片的过程的流程图；
图3示出了根据本公开的一些实施例的存储信息的过程的流程图；
图4示出了根据本公开的一些实施例的验证芯片的过程的流程图；
图5示出了根据本公开的一些实施例的验证芯片的过程的流程图；
图6示出了根据本公开的一些实施例的验证芯片的装置的示意性框图；以及
图7示出了能够实施本公开的多个实施例的计算设备的框图。
具体实施方式
下面将参照附图更详细地描述本公开的优选实施例。虽然附图中显示了本公开的优选实施例，然而应该理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了使本公开更加透彻和完整，并且能够将本公开的范围完整地传达给本领域的技术人员。
在本文中使用的术语“包括”及其变形表示开放性包括，即“包括但不限于”。除非特别申明，术语“或”表示“和/或”。术语“基于”表示“至少部分地基于”。术语“一个示例实施例”和“一个实施例”表示“至少一个示例实施例”。术语“另一实施例”表示“至少一个另外的实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
如以上提及的，需要模拟器来验证芯片的功能和体系结构。然而现有的功能模拟器开发一般由软件开发人员完成，开发完成后的正确性和完备性也由软件人员写的指令测试程序进行测试，且该测试仅在软件环境下进行，这样做很难能保证功能模拟器的功能和目标芯片体系结构完全一致，也无法保证可以实现全部的目标芯片体系结构的功能。此外，随着功能模拟器的开发迭代，功能模拟器会愈加复杂，更难保证进行完备性的测试。因此，需要一种确保功能模拟器的功能正确且完备的开发方法。
根据本公开的实施例，提出了一种验证芯片的方案。该方案利用配置文件配置软件和硬件模拟环境，然后对结果进行对比来验证芯片的功能。在该方案中，首先通过配置文件对软件环境和硬件环境进行配置，配置文件包括指令和数据，软件环境和硬件环境基于芯片(例如，功能和结构)而被创建。然后在软件环境和硬件环境中被执行指令。接着分别获取指令在软件环境被执行所生成的第一信息和指令在硬件环境被执行所生成的第二信息，第一信息和第二信息包括被执行的指令、指令的地址以及生成的数据。最后通过所生成的第一信息和第二信息，验证芯片。
通过文件对软件和硬件模拟环境进行初始化，方便进行大量随机指令和数据测试。通过分别利软件模拟器和硬件模拟器执行相同的指令并对结果进行比较，及时发现模拟器的功能错误的位置并修改完善，可以确保功能模拟器的功能正确性。通过大量随机指令的测试和验证环境的持续压测，覆盖全部的指令组合，可以确保模拟器的功能完备性。
以下参考附图来说明本公开的基本原理和若干示例实现。
图1示出了本公开的多个实施例能够在其中实现的示例环境100的示意图。应当理解，图1所示出的环境100仅仅是示例性的，而不应当构成对本公开所描述的实现的功能和范围的任何限制。如图1所示，环境100包括配置文件110、指令120-1、指令120-2(以下统称为多个指令120)、数据130、计算设备140、软件环境150、硬件环境160、第一信息170、第二信息180和验证结果190。
配置文件110可以包括多个指令120，虽然在图1中仅示出了多个指令中的两个指令120-1、120-2，但这仅是示例性的，还可以存在更多的指令和指令集。多个指令120可以是相同类型的指令，也可以是不同类型的指令，包括但不限于数据传送指令、算术运算指令、位运算指令、程序流程控制指令、串操作指令、处理器控制指令等。配置文件110还可以包括数据130，该数据130可以是用于执行上述指令所需的数据、也可以是与上述指令无关的其他数据，数据的类型包括但不限于线性表、栈和队列、数组、树、图、广义表、稀疏矩阵等。配置文件110可以随机生成大量的数据和指令以供后续操作。指令和数据可以是二进制、八进制、十进制或十六进制类型的，本公开在此不做限制。
计算设备140可以基于芯片的特性，诸如结构、功能、逻辑等来创建软件环境150和硬件环境160。该软件环境150可以是验证芯片功能的功能模拟器，该软件环境150可以通过C、C++语言而被创建。该硬件环境160可以是硬件RTL(Register Transfer Level)系统，该硬件RTL系统用于描述电路操作的抽象级，硬件环境160通过硬件描述语言(例如Verilog、system Verilog、VHDL)等而被创建。在一个示例中，计算设备140通过软件环境150和硬件环境160经由指令、数据、寄存器和存储器来完成对芯片的功能的模拟。
计算设备140可以经由配置文件110中的多个指令120或数据130来配置软件环境150和硬件环境160，例如可以通过配置文件110对软件环境150和硬件环境160的存储器、寄存器进行初始化。计算设备140可以通过经配置的软件环境150和硬件环境160运行指令和数据以分别生成第一信息170和第二信息180。第一信息170和第二信息180可以是指令和指令的PC值、所产生的数据、指令的详细内容，例如指令含义、功能、源操作数、结果等。
虽然计算设备140被示出为包括软件环境150和硬件环境160，计算设备140也可以是软件环境150和硬件环境160之外的实体。计算设备140可以是任何具有计算能力的设备。作为非限制性示例，计算设备140可以是任意类型的固定计算设备、移动计算设备或便携式计算设备，包括但不限于台式计算机、膝上型计算机、笔记本计算机、上网本计算机、平板计算机、多媒体计算机、移动电话等；计算设备140的全部组件或一部分组件可以分布在云端。计算设备140至少包含处理器、存储器以及其他通常存在于通用计算机中的组件，以便实现计算、存储、通信、控制等功能。
计算设备140还可以通过比较第一信息170和第二信息180来生成验证结果190，然后通过验证结果确定软件环境150和硬件环境160中发生错误的位置，并且进行完善。
以下结合图2至图5来进一步描述详细的验证的过程。图2图示了根据本公开的实施例的道路信息数据的方法200的流程图。方法200可以由图1中的计算设备140来实施。为便于描述，将参照图1来描述方法200。
在框210，计算设备140经由配置文件110配置与所述芯片相关联的软件环境150和硬件环境160，配置文件140包括多个指令120和执行多个指令所需的数据130，软件环境150和硬件环境160基于芯片而被创建。例如，计算设备140可以经由配置文件110生成大量的随机指令和数据对软件环境150和硬件环境160进行配置，随机指令和数据用于测试软件环境150和硬件环境160。计算设备140根据所要创建芯片的功能、逻辑以及具体电路结构，通过不同的编程语言来创建用于测试芯片的软件环境150硬件环境160。
在一个实施例中，对于构建硬件环境160，计算设备140根据从芯片的顶层功能和结构下的设计方法，将芯片系统分成若干个基本单元，然后再将每个基本单元划分为下一层次的基本单元，以此类推，直到可以直接使用门或者连接线为止来逐步构建硬件环境160。硬件环境可以是硬件RTL系统，在一个示例中，计算设备140可以通过如下步骤构建硬件RTL系统：进行功能定义与模块划分；定义所有模块的接口；设计时钟域；考虑设计的关键路径；顶层设计；FSM设计；时序逻辑设计；组合逻辑设计。
通过文件进行初始化，方便进行大量随机指令和数据测试，从而可以提高随后测试的指令覆盖率，可以确保验证芯片以及芯片的模拟器的功能完备性。
在一个实施例中，计算设备140可以通过时间种子来确保配置文件每次生成的指令和数据是不同的，即通过确保每次获得的时间种子不同来确保与其相对应的所生成的指令和数据不同。
在一个实施例中，软件环境150和所述硬件环境160使用指令存储器、寄存器和数据存储器，该指令存储器可以为多个指令存储器，该寄存器可以为多个寄存器或者寄存器组，该数据存储器可以为多个数据存储器。以软件环境150作为示例，计算设备140可以通过如下步骤(1)、(2)、(3)来配置软件环境150：
(1)计算设备140将配置文件110随机生成的多个指令120存储在指令存储器中，其中每行代表待执行的指令，并且该多个指令按PC值递增排序，
02003000
……
7ff1111b
(2)计算设备140将配置文件110随机生成的多个数据中的寄存器数据存储在寄存器中，每行代表一个寄存器存储的数据，按寄存器号递增排序，
f323bad1
……
23dc0ab8
(3)计算设备140将配置文件110随机生成的多个数据中的存储器数据存储在存储器中，每行代表一个存储器存储的数据，按存储器地址递增排序，
1030f0bc
……
049a0dc1
尽管在该示例中，以16进制描述上述数据，但这不旨在限制本公开，还可以使用其它进制的数据。配置硬件环境160的过程和上述过程类似，在此不再赘述。
在框220，计算设备140使多个指令120分别在所述软件环境和所述硬件环境中被执行。例如，计算设备可以基于硬件代码验证环境，同时经由软件环境150(例如，功能模拟器)和硬件环境160(例如，硬件RTL系统)来执行上述配置的多个指令120。
在框230，计算设备140分别获取多个指令120在软件环境150被执行所生成的第一信息170和多个指令120在硬件环境160被执行所生成的第二信息180，第一信息170和第二信息180包括被执行的多个指令、被执行的多个指令的地址以及多个指令被执行所生成的数据。
在一个实施例中，以软件环境150和计算设备140经由其生成的第一信息170为例，继续上述步骤(1)、(2)、(3)，计算设备140将多个指令存入指令存储器后，从指令存储器按PC值顺序获取步骤(1)中存储的指令，然后对指令译码，并从寄存器中获取在步骤(2)中存储的寄存器数据(例如源操作数)。计算设备140接着进行与指令相关的计算，根据指令的复杂程度，可以在指令执行期间从数据存储器读取在步骤(3)中存储的存储器数据，以及将执行过程中所生成的数据写入到数据存储器。最后计算设备140将指令的最终执行结果写入到寄存器中，继续重复上述过程，直至执行完成用于测试的全部指令。计算设备140获取其中被执行的指令、其地址和所生成的数据作为第一信息170。
在一个示例中，通过如下步骤(4)、(5)、(6)来配置软件环境150：
(4)计算设备140获取执行过程中的PC值和指令作为第一信息170，每行代表一个PC值和对应的一条指令，按指令执行顺序排序，
00000000:02003000
……
000007fc:7ff1111b
(5)计算设备140在指令执行结束后，获取软件环境150的中寄存器的结果数据作为第一信息170，每行代表一个寄存器的数据，按寄存器号递增排序，
4f3eba17
……
19efdc80
(6)计算设备140在指令执行结束后，获取软件环境150中的数据存储器的结果数据作为第一信息170，每行代表数据存储器的一个结果数据，按存储器地址递增排序，
429a13fc
……
b92a8d12
计算设备140获取硬件环境160中的第二信息180的过程与上述过程类似，在此不再赘述。
在一个实施例中，计算设备140存储所获取的上述信息，参考图3进行描述。图3示出了根据本公开的一些实施例的存储信息的过程的流程图。在框310，计算设备140将第一信息170中的预定类型的信息存储在第一文件中，预定类型包括指令类型、存储器数据类型和寄存器数据类型中的一种类型。例如，计算设备140将上述步骤(4)中获取的第一信息170中的指令类型的数据(即所执行的指令、其PC值和其执行顺序)存储在第一文件的A文件中，将上述步骤(5)中获取的第一信息170中的寄存器数据类型的数据存储在第一文件的B文件中，将上述步骤(6)中获取的第一信息170中的存储器数据类型的数据存储在第一文件的C中。
在框320，计算设备140将第二信息180中的相同的预定类型的信息存储在第二文件中。例如，计算设备140将第二信息180中的指令类型的数据存储在第二文件的A’文件中，将第二信息180中的寄存器数据类型的数据存储在第二文件的B’文件中，将第二信息180中的存储器数据类型的数据存储在第二文件的C’文件中。
通过将指令执行结果数据存储到文件中，方便进行后续的自动化对比以验证结果是否正确。
在框240处，计算设备140基于所生成的第一信息170和所述第二信息180，验证芯片。这将结合图4和图5进一步描述。
跳转到图4进行描述，图4示出了确定根据本公开的一些实施例的验证芯片的过程的流程图。在框410处，计算设备140通过比较第一文件和第二文件，确定第一文件与第二文件不匹配的部分。在一个示例中，计算设备140分别将第一文件和第二文件中同类型的数据进行比较。例如，计算设备140对第一文件中的A文件中的指令与第二文件中的A’文件中的指令进行逐行对比，对第一文件中的B文件中的数据与第二文件中的B’文件中的数据进行逐行对比，对第一文件中的C文件中的数据与第二文件中的C’文件中的数据进行逐行对比，从而确定其中不一致的部分。
在框320处，计算设备140基于不匹配的部分，确定不被正确执行的指令。在一个实施例中，计算设备140确定A文件中的一行指令与A’文件中一行指令不一致，则可以直接确定那个指令不被正确执行。
在另一实施例中，计算设备140确定B或C文件中的一行数据与B’或C’文件中一行数据不一致，则计算设备可以通过该数据找到与该数据相关联的指令，从而确定不被正确执行的指令。
在框330处，计算设备140基于不被正确执行的指令，确定软件环境150和/或硬件环境160中不正确的部分。例如，计算设备可以基于该不被正确执行的指令，确定软件环境150和/或硬件环境160中的功能错误，从而完善功能模拟器或者硬件RTL系统。将接合图5进一步描述。
跳转到图5进行描述，图5示出了确定根据本公开的一些实施例的验证芯片的过程的流程图。
在框510处，计算设备140确定不被正确执行的指令的目标描述信息。例如，计算设备140在针对软件环境150执行上述步骤(1)至(6)时，可以获取所有被执行指令的目标描述信息，并将该信息存储到第三文件中，在确定不被正确执行的指令后可以通过该文件确定不被正确执行的指令的目标描述信息。
在一个实施例中，描述信息至少包括以下中的一项：指令的含义、功能、源操作数和执行结果。
在框520处，计算设备140基于目标描述信息，确定不正确的部分。例如，计算设备140基于该不被正确执行的指令的含义、功能、源操作数和执行结果，可以更加容易地确定软件环境150和/或硬件环境160中发生错误的功能和发生错误的位置。
在一个备选实施例中，计算设备还可以通过将软件环境150和/或硬件环境160所运行的过程和结果分别与阈值相比较，而不再两者之间比较来验证芯片。
本公开通过文件对软件和硬件模拟环境进行初始化，方便进行大量随机指令和数据测试，并且通过将运行结果数据存储到文件中，方便进行自动化对比以验证结果是否正确。通过分别利软件模拟器和硬件模拟器执行相同的指令并对结果进行比较，及时发现模拟器的功能错误的位置并修改完善，可以确保功能模拟器的功能正确性。通过大量随机指令的测试和验证环境的持续压测，覆盖全部的指令组合，可以确保模拟器的功能完备性。
图6示出了根据本公开的一些实施例的验证芯片的装置的示意性框图。装置600可以被包括在图1的计算设备140中或者被实现为计算设备140。
如图6所示，装置600包括配置模块610，被配置为经由配置文件配置与芯片相关联的软件环境和硬件环境，配置文件包括多个指令和执行多个指令所需的数据，软件环境和硬件环境基于芯片而被创建；执行模块620，被配置为使多个指令分别在软件环境和硬件环境中被执行；信息获取模块630，被配置为分别获取多个指令在软件环境被执行所生成的第一信息和多个指令在硬件环境被执行所生成的第二信息，第一信息和第二信息包括被执行的多个指令、被执行的多个指令的地址以及多个指令被执行所生成的数据；以及验证模块640，被配置为基于所生成的第一信息和第二信息，验证芯片。
在一些实施例中，其中软件环境和硬件环境使用指令存储器、寄存器和数据存储器，并且其中配置模块610可以包括：指令存储模块，被配置为将配置文件的多个指令存储在指令存储器中；以及数据存储模块，被配置为将执行多个指令所需的多个数据存储在寄存器和数据存储器中。
在一些实施例中，其中所生成的数据包括寄存器数据和存储器数据，装置600还可以包括：第一信息存储模块，被配置为将第一信息中的预定类型的信息存储在第一文件中，预定类型包括指令类型、存储器数据类型和寄存器数据类型中的一种类型；以及第二信息存储模块，被配置为将第二信息中的相同的预定类型的信息存储在第二文件中。
在一些实施例中，其中验证模块640可以包括：比较模块，被配置为通过比较第一文件和第二文件，确定第一文件与第二文件不匹配的部分；第一错误确定模块，被配置为基于不匹配的部分，确定不被正确执行的指令；以及第二错误确定模块，被配置为基于不被正确执行的指令，确定软件环境和/或硬件环境中不正确的部分。
在一些实施例中，其中第一信息还包括被执行的多个指令的描述信息，并且其中第二错误确定模块可以包括：目标描述信息确定模块，被配置为确定不被正确执行的指令的目标描述信息；以及第三错误确定模块，被配置为基于目标描述信息，确定不正确的部分。
在一些实施例中，其中被执行的多个指令的描述信息至少包括以下中的一项：指令的含义、功能、源操作数和执行结果。
图7图示了可以用来实施本公开内容的实施例的示例设备700的示意性框图。例如，如图1所示的示例环境100中的计算设备140可以由设备700来实施。如图所示，设备700包括中央处理单元(CPU)701，其可以根据存储在只读存储器(ROM)702中的计算机程序指令或者从存储单元708加载到随机访问存储器(RAM)703中的计算机程序指令，来执行各种适当的动作和处理。在RAM 703中，还可存储设备700操作所需的各种程序和数据。CPU 701、ROM 702以及RAM 703通过总线704彼此相连。输入/输出(I/O)接口705也连接至总线704。
设备700中的多个部件连接至I/O接口705，包括：输入单元706，例如键盘、鼠标等；输出单元707，例如各种类型的显示器、扬声器等；存储单元708，例如磁盘、光盘等；以及通信单元709，例如网卡、调制解调器、无线通信收发机等。通信单元709允许设备700通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
上文所描述的各个过程和处理，例如方法200、300、400和500，可由处理单元701执行。例如，在一些实施例中，方法200、300、400和500可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元708。在一些实施例中，计算机程序的部分或者全部可以经由ROM 702和/或通信单元709而被载入和/或安装到设备700上。当计算机程序被加载到RAM 703并由CPU 701执行时，可以执行上文描述的方法200、300、400和500中的一个或多个动作。
本公开可以是方法、装置、系统和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于执行本公开的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是――但不限于――电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身，诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如，通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令，并转发该计算机可读程序指令，以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本公开操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等，以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)，该电子电路可以执行计算机可读程序指令，从而实现本公开的各个方面。
这里参照根据本公开实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本公开的各个方面。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理单元，从而生产出一种机器，使得这些指令在通过计算机或其它可编程数据处理装置的处理单元执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作，从而，存储有指令的计算机可读介质则包括一个制造品，其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本公开的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
以上已经描述了本公开的各实施方式，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施方式。在不偏离所说明的各实施方式的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施方式的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其他普通技术人员能理解本文披露的各实施方式。

Claims (14)

1.一种验证芯片的方法，包括：
经由配置文件配置与所述芯片相关联的软件环境和硬件环境，所述配置文件包括多个指令和执行所述多个指令所需的数据，所述软件环境和所述硬件环境基于所述芯片而被创建；
使所述多个指令分别在所述软件环境和所述硬件环境中被执行；
分别获取所述多个指令在所述软件环境被执行所生成的第一信息和所述多个指令在所述硬件环境被执行所生成的第二信息，所述第一信息和所述第二信息包括被执行的所述多个指令、被执行的所述多个指令的地址以及所述多个指令被执行所生成的数据；以及
基于所生成的所述第一信息和所述第二信息，验证所述芯片。
2.根据权利要求1所述的方法，其中所述软件环境和所述硬件环境使用指令存储器、寄存器和数据存储器，
并且其中经由配置文件，配置与所述芯片相关联的软件环境和硬件环境包括：
将所述配置文件的所述多个指令存储在所述指令存储器中；以及
将执行所述多个指令所需的所述多个数据存储在所述寄存器和所述数据存储器中。
3.根据权利要求1所述的方法，其中所生成的所述数据包括寄存器数据和存储器数据，所述方法还包括：
将所述第一信息中的预定类型的信息存储在第一文件中，所述预定类型包括指令类型、存储器数据类型和寄存器数据类型中的一种类型；以及
将所述第二信息中的相同的所述预定类型的信息存储在第二文件中。
4.根据权利要求3所述的方法，其中基于所生成的所述第一信息和所述第二信息，验证所述芯片包括：
通过比较所述第一文件和所述第二文件，确定所述第一文件与所述第二文件不匹配的部分；
基于所述不匹配的部分，确定不被正确执行的指令；以及
基于所述不被正确执行的指令，确定所述软件环境和/或所述硬件环境中不正确的部分。
5.根据权利要求4所述的方法，其中所述第一信息还包括被执行的所述多个指令的描述信息，
并且其中基于所述不被正确执行的指令，确定所述软件环境和/或所述硬件环境中不正确的部分包括：
确定所述不被正确执行的指令的目标描述信息；以及
基于所述目标描述信息，确定所述不正确的部分。
6.根据权利要求5所述的方法，其中被执行的所述多个指令的描述信息至少包括以下中的一项：指令的含义、功能、源操作数和执行结果。
7.一种验证芯片的装置，包括：
配置模块，被配置为经由配置文件配置与所述芯片相关联的软件环境和硬件环境，所述配置文件包括多个指令和执行所述多个指令所需的数据，所述软件环境和所述硬件环境基于所述芯片而被创建；
执行模块，被配置为使所述多个指令分别在所述软件环境和所述硬件环境中被执行；
信息获取模块，被配置为分别获取所述多个指令在所述软件环境被执行所生成的第一信息和所述多个指令在所述硬件环境被执行所生成的第二信息，所述第一信息和所述第二信息包括被执行的所述多个指令、被执行的所述多个指令的地址以及所述多个指令被执行所生成的数据；以及
验证模块，被配置为基于所生成的所述第一信息和所述第二信息，验证所述芯片。
8.根据权利要求7所述的装置，其中所述软件环境和所述硬件环境使用指令存储器、寄存器和数据存储器，
并且其中所述配置模块包括：
指令存储模块，被配置为将所述配置文件的所述多个指令存储在所述指令存储器中；以及
数据存储模块，被配置为将执行所述多个指令所需的所述多个数据存储在所述寄存器和所述数据存储器中。
9.根据权利要求7所述的装置，其中所生成的所述数据包括寄存器数据和存储器数据，所述装置还包括：
第一信息存储模块，被配置为将所述第一信息中的预定类型的信息存储在第一文件中，所述预定类型包括指令类型、存储器数据类型和寄存器数据类型中的一种类型；以及
第二信息存储模块，被配置为将所述第二信息中的相同的所述预定类型的信息存储在第二文件中。
10.根据权利要求9所述的装置，其中所述验证模块包括：
比较模块，被配置为通过比较所述第一文件和所述第二文件，确定所述第一文件与所述第二文件不匹配的部分；
第一错误确定模块，被配置为基于所述不匹配的部分，确定不被正确执行的指令；以及
第二错误确定模块，被配置为基于所述不被正确执行的指令，确定所述软件环境和/或所述硬件环境中不正确的部分。
11.根据权利要求10所述的装置，其中所述第一信息还包括被执行的所述多个指令的描述信息，
并且其中所述第二错误确定模块包括：
目标描述信息确定模块，被配置为确定所述不被正确执行的指令的目标描述信息；以及
第三错误确定模块，被配置为基于所述目标描述信息，确定所述不正确的部分。
12.根据权利要求11所述的装置，其中被执行的所述多个指令的描述信息至少包括以下中的一项：指令的含义、功能、源操作数和执行结果。
13.一种电子设备，所述设备包括：
一个或多个处理器；以及
存储装置，用于存储一个或多个程序，当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如权利要求1-6中任一项所述的方法。
14.一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时实现如权利要求1-6中任一项所述的方法。
CN202010915536.1A 2020-08-31 2020-09-03 验证芯片的方法、装置和计算机存储介质 Active CN112100954B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/213,759 US11354474B2 (en) 2020-08-31 2021-03-26 Method, apparatus and computer storage medium for authenticating chip
EP21165576.6A EP3822840B1 (en) 2020-08-31 2021-03-29 Method, apparatus, computer storage medium and program for authenticating a chip design
JP2021060825A JP7263427B2 (ja) 2020-08-31 2021-03-31 チップを検証する方法、装置、電子デバイス、コンピュータ可読記憶媒体及びコンピュータプログラム
KR1020210041903A KR102523518B1 (ko) 2020-08-31 2021-03-31 칩을 검증하는 방법, 장치, 전자 기기, 저장 매체 및 프로그램

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2020108990946 2020-08-31
CN202010899094 2020-08-31

Publications (2)

Publication Number Publication Date
CN112100954A true CN112100954A (zh) 2020-12-18
CN112100954B CN112100954B (zh) 2024-07-09

Family

ID=73757071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010915536.1A Active CN112100954B (zh) 2020-08-31 2020-09-03 验证芯片的方法、装置和计算机存储介质

Country Status (5)

Country Link
US (1) US11354474B2 (zh)
EP (1) EP3822840B1 (zh)
JP (1) JP7263427B2 (zh)
KR (1) KR102523518B1 (zh)
CN (1) CN112100954B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112783961A (zh) * 2021-01-28 2021-05-11 湖北宸威玺链信息技术有限公司 基于托管运行的数据导出方法及系统
CN113138888A (zh) * 2021-04-30 2021-07-20 北京市商汤科技开发有限公司 功能检测方法及装置、电子设备和存储介质
CN113485926A (zh) * 2021-07-05 2021-10-08 浙江大学 一种用于验证cpu指令模拟执行效果一致性的方法
CN113704043A (zh) * 2021-08-30 2021-11-26 地平线(上海)人工智能技术有限公司 芯片功能验证方法、装置、可读存储介质及电子设备
CN114118356A (zh) * 2021-10-11 2022-03-01 北京百度网讯科技有限公司 神经网络处理器验证方法、装置、电子设备及存储介质
CN114330199A (zh) * 2021-12-28 2022-04-12 海光信息技术股份有限公司 一种设计文件生成方法、电路板的制作方法和相关设备
CN114330221A (zh) * 2021-11-22 2022-04-12 北京百度网讯科技有限公司 计分板实现方法、计分板、电子设备及存储介质
CN116401113A (zh) * 2023-06-09 2023-07-07 太初(无锡)电子科技有限公司 一种异构众核架构加速卡的环境验证方法、装置及介质
TWI824289B (zh) * 2021-02-08 2023-12-01 明俐科技有限公司 影像處理演算法的測試系統及測試方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102530599B1 (ko) * 2021-06-22 2023-05-09 인하대학교 산학협력단 반도체 설계 공정 비용 감소를 위한 hdevs 기반 rtl 설계 도구 및 복합 시뮬레이터
CN113822002B (zh) * 2021-08-31 2024-03-26 上海商汤阡誓科技有限公司 数据处理方法、装置、计算机设备及存储介质
CN114047968B (zh) * 2021-10-30 2024-02-13 济南浪潮数据技术有限公司 一种硬件自动适配的方法、系统、存储介质及设备
CN114020626A (zh) * 2021-11-05 2022-02-08 北京百度网讯科技有限公司 芯片验证方法、装置、设备和介质
CN114428630B (zh) * 2022-03-31 2022-07-01 浙江地芯引力科技有限公司 芯片算法升级方法、装置和芯片
KR102644204B1 (ko) * 2022-11-30 2024-03-07 인하대학교 산학협력단 Cmos 기반 회로 설계 자동화　방법 및 시스템
KR102640248B1 (ko) * 2023-06-16 2024-02-27 주식회사 하이퍼엑셀 생성형 거대 인공지능 모델의 효율적인 하드웨어 매핑을 위한 방법 및 시스템
CN118261113B (zh) * 2024-05-29 2024-08-09 沐曦集成电路(上海)有限公司 共享存储器的设置与管理方法、电子设备和介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1928877A (zh) * 2006-08-17 2007-03-14 电子科技大学 Soc软硬件一体化设计验证方法
CN102681924A (zh) * 2011-04-25 2012-09-19 中国电子科技集团公司第三十八研究所 软硬件协同验证平台
CN104346272A (zh) * 2013-07-24 2015-02-11 无锡华润微电子有限公司 芯片自动仿真验证系统
CN105302950A (zh) * 2015-10-19 2016-02-03 北京精密机电控制设备研究所 一种软、硬件协同的可编程逻辑器件交联仿真测试方法
CN107038280A (zh) * 2017-03-10 2017-08-11 烽火通信科技股份有限公司 一种软硬件协同仿真的验证系统及其方法
GB201805285D0 (en) * 2018-03-29 2018-05-16 Imagination Tech Ltd Verifying a hardware design for a component that implements a permutation respecting function
CN108763743A (zh) * 2018-05-28 2018-11-06 天津芯海创科技有限公司 验证平台、方法及电子设备
CN111339731A (zh) * 2020-01-21 2020-06-26 中国人民解放军军事科学院国防科技创新研究院 一种面向SoC的FPGA验证平台和验证方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687988A (en) * 1985-06-24 1987-08-18 International Business Machines Corporation Weighted random pattern testing apparatus and method
DE4305442C2 (de) * 1993-02-23 1999-08-05 Hewlett Packard Gmbh Verfahren und Vorrichtung zum Erzeugen eines Testvektors
US6026230A (en) * 1997-05-02 2000-02-15 Axis Systems, Inc. Memory simulation system and method
US6389379B1 (en) * 1997-05-02 2002-05-14 Axis Systems, Inc. Converification system and method
US6052524A (en) * 1998-05-14 2000-04-18 Software Development Systems, Inc. System and method for simulation of integrated hardware and software components
US6272451B1 (en) * 1999-07-16 2001-08-07 Atmel Corporation Software tool to allow field programmable system level devices
KR100374328B1 (ko) * 2000-06-03 2003-03-03 박현숙 칩 설계 검증 및 테스트 장치 및 방법
KR100392569B1 (ko) * 2000-10-28 2003-07-23 (주)다이나릿시스템 반도체 칩의 논리 기능 검증용 에뮬레이터 장치 및 방법
JPWO2002063473A1 (ja) * 2001-02-02 2004-06-10 株式会社ルネサステクノロジ データ処理システムの開発方法及び評価ボード
US20020173942A1 (en) * 2001-03-14 2002-11-21 Rochit Rajsuman Method and apparatus for design validation of complex IC without using logic simulation
JP4202673B2 (ja) * 2002-04-26 2008-12-24 株式会社東芝 システムｌｓｉ開発環境生成方法及びそのプログラム
GB0215033D0 (en) * 2002-06-28 2002-08-07 Critical Blue Ltd Instruction set translation method
US6848084B1 (en) * 2002-07-02 2005-01-25 Cadence Design Systems, Inc. Method and apparatus for verification of memories at multiple abstraction levels
US7302380B2 (en) * 2002-12-12 2007-11-27 Matsushita Electric, Industrial Co., Ltd. Simulation apparatus, method and program
US7197417B2 (en) * 2003-02-14 2007-03-27 Advantest America R&D Center, Inc. Method and structure to develop a test program for semiconductor integrated circuits
US20050076282A1 (en) * 2003-10-01 2005-04-07 Thompson Ryan Clarence System and method for testing a circuit design
WO2006008721A2 (en) * 2004-07-16 2006-01-26 Koninklijke Philips Electronics, N.V. Emulation and debug interfaces for testing an integrated circuit with an asynchronous microcontroller
TW200622275A (en) 2004-09-06 2006-07-01 Mentor Graphics Corp Integrated circuit yield and quality analysis methods and systems
US20060052997A1 (en) * 2004-09-09 2006-03-09 International Business Machines Corporation Automating identification of critical memory regions for pre-silicon operating systems
US20070234330A1 (en) * 2006-03-01 2007-10-04 Microsoft Corporation Prevention of executable code modification
US7496820B1 (en) * 2006-03-07 2009-02-24 Xilinx, Inc. Method and apparatus for generating test vectors for an integrated circuit under test
US8677198B2 (en) * 2009-03-04 2014-03-18 Alcatel Lucent Method and apparatus for system testing using multiple processors
US9183393B2 (en) * 2012-01-12 2015-11-10 Facebook, Inc. Multiple system images for over-the-air updates
GB2512054A (en) * 2013-03-18 2014-09-24 Ibm Method to verify correctness of computer system software and hardware components and corresponding test environment
KR101476536B1 (ko) * 2013-05-27 2014-12-24 (주)스마일게이트엔터테인먼트 프로그램 검수 방법 및 시스템
US9600384B2 (en) * 2014-10-14 2017-03-21 Cypress Semiconductor Corporation System-on-chip verification
US9672351B2 (en) * 2015-02-02 2017-06-06 Qualcomm Incorporated Authenticated control stacks
JP6438353B2 (ja) 2015-05-27 2018-12-12 ルネサスエレクトロニクス株式会社 半導体装置及び診断テスト方法
US10176283B2 (en) * 2015-09-18 2019-01-08 Synopsys, Inc. Equivalence checking of analog models
US10228992B2 (en) * 2016-01-06 2019-03-12 International Business Machines Corporation Providing instructions to facilitate detection of corrupt stacks
US9582274B1 (en) * 2016-01-06 2017-02-28 International Business Machines Corporation Architected store and verify guard word instructions
US10360028B2 (en) * 2016-03-04 2019-07-23 Montana Systems Inc. Event-driven design simulation
US10042571B2 (en) * 2016-03-31 2018-08-07 Intel Corporation Techniques to provide run-time protections using immutable regions of memory
GB2560336B (en) * 2017-03-07 2020-05-06 Imagination Tech Ltd Address generators for verifying integrated circuit hardware designs for cache memory
US10740452B2 (en) * 2017-09-15 2020-08-11 Arm Limited Call path dependent authentication
US10769329B1 (en) * 2019-04-03 2020-09-08 Synopsys, Inc. Retention model with RTL-compatible default operating mode
US20200334092A1 (en) * 2019-04-16 2020-10-22 Vtool Ltd System and method for identifying a cause of a failure in operation of a chip
US11080444B1 (en) * 2019-12-12 2021-08-03 Cadence Design Systems, Inc. Concurrent fault co-simulator
US10997343B1 (en) * 2019-12-19 2021-05-04 Cadence Design Systems, Inc. In-system scan test of chips in an emulation system
US20210216328A1 (en) * 2020-01-09 2021-07-15 Qualcomm Incorporated Disabling portable computing device features using write-once register
US11036906B1 (en) * 2020-01-24 2021-06-15 Cadence Design Systems, Inc. Method and apparatus to accelerate verification signoff by selective re-use of integrated coverage models

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1928877A (zh) * 2006-08-17 2007-03-14 电子科技大学 Soc软硬件一体化设计验证方法
CN102681924A (zh) * 2011-04-25 2012-09-19 中国电子科技集团公司第三十八研究所 软硬件协同验证平台
CN104346272A (zh) * 2013-07-24 2015-02-11 无锡华润微电子有限公司 芯片自动仿真验证系统
CN105302950A (zh) * 2015-10-19 2016-02-03 北京精密机电控制设备研究所 一种软、硬件协同的可编程逻辑器件交联仿真测试方法
CN107038280A (zh) * 2017-03-10 2017-08-11 烽火通信科技股份有限公司 一种软硬件协同仿真的验证系统及其方法
GB201805285D0 (en) * 2018-03-29 2018-05-16 Imagination Tech Ltd Verifying a hardware design for a component that implements a permutation respecting function
CN108763743A (zh) * 2018-05-28 2018-11-06 天津芯海创科技有限公司 验证平台、方法及电子设备
CN111339731A (zh) * 2020-01-21 2020-06-26 中国人民解放军军事科学院国防科技创新研究院 一种面向SoC的FPGA验证平台和验证方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112783961A (zh) * 2021-01-28 2021-05-11 湖北宸威玺链信息技术有限公司 基于托管运行的数据导出方法及系统
TWI824289B (zh) * 2021-02-08 2023-12-01 明俐科技有限公司 影像處理演算法的測試系統及測試方法
CN113138888A (zh) * 2021-04-30 2021-07-20 北京市商汤科技开发有限公司 功能检测方法及装置、电子设备和存储介质
CN113485926A (zh) * 2021-07-05 2021-10-08 浙江大学 一种用于验证cpu指令模拟执行效果一致性的方法
CN113704043A (zh) * 2021-08-30 2021-11-26 地平线(上海)人工智能技术有限公司 芯片功能验证方法、装置、可读存储介质及电子设备
CN114118356B (zh) * 2021-10-11 2023-02-28 北京百度网讯科技有限公司 神经网络处理器验证方法、装置、电子设备及存储介质
CN114118356A (zh) * 2021-10-11 2022-03-01 北京百度网讯科技有限公司 神经网络处理器验证方法、装置、电子设备及存储介质
CN114330221A (zh) * 2021-11-22 2022-04-12 北京百度网讯科技有限公司 计分板实现方法、计分板、电子设备及存储介质
CN115481594A (zh) * 2021-11-22 2022-12-16 北京百度网讯科技有限公司 计分板实现方法、计分板、电子设备及存储介质
CN115481594B (zh) * 2021-11-22 2023-09-08 北京百度网讯科技有限公司 计分板实现方法、计分板、电子设备及存储介质
CN114330199A (zh) * 2021-12-28 2022-04-12 海光信息技术股份有限公司 一种设计文件生成方法、电路板的制作方法和相关设备
CN114330199B (zh) * 2021-12-28 2024-05-17 海光信息技术股份有限公司 一种设计文件生成方法、电路板的制作方法和相关设备
CN116401113A (zh) * 2023-06-09 2023-07-07 太初(无锡)电子科技有限公司 一种异构众核架构加速卡的环境验证方法、装置及介质
CN116401113B (zh) * 2023-06-09 2023-08-18 太初(无锡)电子科技有限公司 一种异构众核架构加速卡的环境验证方法、装置及介质

Also Published As

Publication number Publication date
US11354474B2 (en) 2022-06-07
JP2022036889A (ja) 2022-03-08
US20210216693A1 (en) 2021-07-15
EP3822840B1 (en) 2023-05-24
EP3822840A2 (en) 2021-05-19
KR102523518B1 (ko) 2023-04-20
JP7263427B2 (ja) 2023-04-24
EP3822840A3 (en) 2021-10-20
CN112100954B (zh) 2024-07-09
KR20210047286A (ko) 2021-04-29

Similar Documents

Publication Publication Date Title
CN112100954B (zh) 验证芯片的方法、装置和计算机存储介质
US8181131B2 (en) Enhanced analysis of array-based netlists via reparameterization
US9292652B2 (en) Generic design rule checking (DRC) test case extraction
US10354028B2 (en) Formal verification driven power modeling and design verification
US9589087B2 (en) Verification environments utilizing hardware description languages
US10210296B2 (en) Adaptive bug-search depth for simple and deep counterexamples
US20220187368A1 (en) Converting formal verification testbench drivers with nondeterministic inputs to simulation monitors
US10929584B1 (en) Environmental modification testing for design correctness with formal verification
US6813751B2 (en) Creating standard VHDL test environments
US11501046B2 (en) Pre-silicon chip model of extracted workload inner loop instruction traces
US11501047B2 (en) Error injection for timing margin protection and frequency closure
KR102325612B1 (ko) 시뮬레이터를 구현하는 방법, 장치, 기기 및 매체
US10657211B2 (en) Circuit generation based on zero wire load assertions
US10437716B2 (en) Method and apparatus for coverage analysis of SRT look-up table
US10540469B2 (en) Verifying sequential equivalence for randomly initialized designs
WO2019133619A1 (en) Method and apparatus for enhanced fpga validation using emulation
US10606971B2 (en) Testing netlists based on singular independent signals
US20190188348A1 (en) Pin number definition based analytics
US11361136B2 (en) Creating multiple use test case
US20230267253A1 (en) Automated synthesis of virtual system-on-chip environments
JP2018121245A (ja) 通信装置、通信仕様差分抽出方法及び通信仕様差分抽出プログラム
CN114357917A (zh) 处理器流水线的仿真方法、装置和仿真系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20211014

Address after: 2 / F, baidu building, 10 Shangdi 10th Street, Haidian District, Beijing 100094

Applicant after: BEIJING BAIDU NETCOM SCIENCE AND TECHNOLOGY Co.,Ltd.

Applicant after: Kunlun core (Beijing) Technology Co.,Ltd.

Address before: 100094 2 / F, baidu building, No.10 Shangdi 10th Street, Haidian District, Beijing

Applicant before: BEIJING BAIDU NETCOM SCIENCE AND TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant