CN114330199B - 一种设计文件生成方法、电路板的制作方法和相关设备 - Google Patents
一种设计文件生成方法、电路板的制作方法和相关设备 Download PDFInfo
- Publication number
- CN114330199B CN114330199B CN202111633281.0A CN202111633281A CN114330199B CN 114330199 B CN114330199 B CN 114330199B CN 202111633281 A CN202111633281 A CN 202111633281A CN 114330199 B CN114330199 B CN 114330199B
- Authority
- CN
- China
- Prior art keywords
- design
- sub
- component
- file
- design file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013461 design Methods 0.000 title claims abstract description 550
- 238000000034 method Methods 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000012795 verification Methods 0.000 claims description 66
- 230000008569 process Effects 0.000 claims description 26
- 238000003860 storage Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 12
- 238000004806 packaging method and process Methods 0.000 claims description 8
- 230000010354 integration Effects 0.000 claims description 6
- 230000006870 function Effects 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 238000004364 calculation method Methods 0.000 description 9
- 239000002184 metal Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 230000001172 regenerating effect Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000004429 Calibre Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供了一种设计文件生成方法、电路板的制作方法和相关设备,其中,设计文件生成方法包括:获取所述电路板的设计要求,所述电路板包括多个部件;根据所述设计要求,确定任一所述部件的设计信息,并生成对应的部件设计文件;根据所述多个部件的部件设计文件,生成所述电路板的设计文件,从而可以根据电路板的组成部件,有序规范的生成电路板的设计文件。
Description
技术领域
本发明实施例涉及集成电路设计技术领域,具体涉及一种设计文件生成方法、电路板的制作方法和相关设备。
背景技术
硅通孔转接板(Through SiliconVia Interposer,简称TSV Interposer)作为三维SIP(System In a Package,系统级封装)技术的主流分支,已经成为国内外学术界和工业界的热门研究方向。但是,目前并没有统一的针对转接板等电路板的设计流程,导致电路板的设计流程不规范。
发明内容
有鉴于此,本发明实施例提供一种设计文件生成方法、电路板的制作方法和相关设备,以规范转接板等电路板的设计流程。
为解决上述问题,本发明实施例提供如下技术方案:
一种设计文件生成方法,应用于生成电路板的设计文件,所述设计文件生成方法包括:
获取所述电路板的设计要求,所述电路板包括多个部件;
根据所述设计要求,确定任一所述部件的设计信息,并生成对应的部件设计文件;
根据所述多个部件的部件设计文件,生成所述电路板的设计文件。
一种电路板的制作方法,包括:
获取所述电路板的设计文件,所述电路板包括多个部件,所述电路板的设计文件是根据所述多个部件的部件设计文件生成的,所述部件设计文件是根据对应的所述部件的设计信息生成的,所述部件的设计信息是根据所述电路板的设计要求确定的;
根据所述电路板的设计文件,制作所述电路板。
一种设计文件生成装置,应用于生成电路板的设计文件,所述设计文件生成装置包括:
获取模块,用于获取所述电路板的设计要求,所述电路板包括多个部件;
第一生成模块,用于根据所述设计要求,确定任一所述部件的设计信息,并生成对应的部件设计文件;
第二生成模块,用于根据所述多个部件的部件设计文件,生成所述电路板的设计文件。
一种计算机设备,包括:
存储器,存储至少一组指令;
处理器,执行所述至少一组指令进行如上任一项所述的设计文件生成方法。
一种可读存储介质,所述可读存储介质存储至少一组指令,所述至少一组指令用于使处理器执行如上任一项所述的设计文件生成方法。
本发明实施例提供的设计文件生成方法、电路板的制作方法和相关设备,获取电路板的设计要求之后,根据设计要求确定电路板的多个部件中任一部件的设计信息,并生成对应的部件设计文件,之后,根据多个部件的部件设计文件,生成电路板的设计文件,从而可以根据电路板的组成部件,有序规范的生成电路板的设计文件,提高设计文件的生成效率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本发明一个实施例提供的包括深度计算处理器、转接板和HBM器件的封装结构的剖面结构示意图;
图2为本发明一个实施例提供的设计文件生成方法的流程图;
图3为本发明另一个实施例提供的设计文件生成方法的流程图;
图4为本发明一个实施例提供的芯片和存储器件的连接关系示意图;
图5为本发明一个实施例提供的转接板的剖面结构示意图;
图6为本发明一个实施例提供的电路板的制作方法的流程图;
图7为本发明一个实施例提供的第一子连接端子和子连线层的结构示意图;
图8为本发明一个实施例提供的两个相邻子连线层的结构示意图;
图9为本发明一个实施例提供的另外两个相邻子连线层的结构示意图;
图10为本发明一个实施例提供的设计文件生成装置的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
以HBM(High Band width Memory,高带宽内存)为代表的存储器堆叠技术,将原本一维的存储器布局扩展到了三维,从而大幅度提高了片上存储器的密度,进而使得相同面积内可以存储更多的数据。
目前,大多是通过硅通孔转接板的2.5D封装方式,实现HBM器件与其他器件如深度计算处理器的电连接和封装,以实现封装体积小、功耗低和引脚少的效果。
如图1所示,图1为本发明一个实施例提供的包括深度计算处理器、转接板和HBM器件的封装结构的剖面结构示意图,深度计算处理器11和HBM器件12位于硅通孔转接板13的一侧,深度计算处理器11和HBM器件12通过硅通孔转接板13一侧的第一子连接端子130以及硅通孔转接板13内部的连线层131电连接。而连线层131又通过硅通孔转接板13内部的硅通孔132以及硅通孔转接板13另一侧的第二子连接端子133与封装基板14电连接。这种器件间共享基板的封装方式即为2.5D封装方式。
在形成图1所示的封装结构之前,需要根据深度计算处理器11和HBM器件12的连接要求,设计并制作硅通孔转接板13。但是,目前并没有统一的针对硅通孔转接板等电路板的设计流程,各设计者都是根据自身需求,选取不同的EDA(Electronic design automation,电子设计自动化)工具,实现电路板的部分功能的设计,导致电路板的设计流程不规范。
基于此,本发明实施例提供了一种设计文件生成方法、电路板的制作方法和相关设备,以解决上述问题,其中设计文件生成方法包括:
获取所述电路板的设计要求,所述电路板包括多个部件;
根据所述设计要求,确定任一所述部件的设计信息,并生成对应的部件设计文件;
根据所述多个部件的部件设计文件,生成所述电路板的设计文件。
从而可以根据电路板的组成部件,有序规范的生成电路板的设计文件,提高设计文件的生成效率。
作为本发明实施例公开内容的一种可选实现,本发明实施例提供了一种设计文件生成方法,应用于生成电路板的设计文件。如图2所示,图2为本发明一个实施例提供的设计文件生成方法的流程图,该设计文件生成方法包括:
S201:获取电路板的设计要求,该电路板包括多个部件;
本发明实施例中,电路板可以为转接板(Interposer),如硅通孔转接板(TSVInterposer),也可以为其他印刷电路板或PCB线路板等。即,只要有结构设计要求的电路板,都可以采用本发明实施例提供的方法生成设计文件。
本发明实施例中,整个电路板的设计流程都是采用同一个设计工具完成的,即电路板的各个部件的部件设计文件以及电路板的最终设计文件都是采用同一个设计工具生成的。该设计工具可以是EDA工具Calibre,当然,也可以是其他EDA工具,或者设计人员根据自身需求开发的设计工具。
本发明实施例中,在采用设计工具设计电路板之前,需要进行设计的准备工作。该准备工作包括获取电路板的设计要求和建立设计所需的环境。其中,获取电路板的设计要求包括获取电路板的工艺设计要求和人为设计要求。具体地,可以通过收集整理整个设计中所使用的工艺文件,并将工艺文件输入至设计工具,来实现电路板的工艺设计要求的获取;可以通过输入指令将人为设计要求输入设计工具,来实现电路板的人为设计要求的获取。
其中,工艺文件包括连线层说明文件、drc规则文件和lvs规则文件等,该连线层说明文件用于说明连线层中连接线的线宽和间距等,drc规则文件和lvs规则文件用于说明电路板的设计规则。其中,建立设计所需的环境包括根据电路板的结构以及电路板的设计要求等,生成执行整个设计流程所需的各种指令,以便设计工具根据各种指令执行电路板的整个设计流程。
S202:根据设计要求,确定任一部件的设计信息,并生成对应的部件设计文件;
本发明实施例中,电路板包括多个部件,不同部件的结构和/或功能不同。例如,电路板上的连线层为一个部件、连接端子为一个部件、连接通孔为另一个部件。在获取电路板的设计要求之后,可以根据设计要求,确定各个部件的设计信息,并在确定任一部件的设计信息之后,根据该部件的设计信息,生成对应的部件设计文件。
本发明实施例中,可以根据预设部件顺序如各部件之间的连接顺序,依次生成多个部件的部件设计文件,也可以并行生成多个部件的部件设计文件,也可以在生成至少两个部件的部件设计文件之后,将至少两个部件设计文件整合生成新的设计文件,再生成下一部件的部件设计文件。具体方式可以根据电路板的实际结构以及实际设计要求确定,在此不再赘述。
S203:根据多个部件的部件设计文件,生成电路板的设计文件;
本发明实施例中,可以在生成所有部件的部件设计文件之后,再将所有部件的部件设计文件整合生成整个电路板的设计文件,也可以在将部分部件设计文件整合生成整合文件之后,再将整合文件与后续生成的其他部件设计文件整合生成整个电路板的设计文件。基于此,本发明实施例中,根据电路板的组成部件,可以有序规范的生成电路板的设计文件。
本发明一些实施例中,多个部件的部件设计文件的格式相同,基于此,在生成电路板的设计文件之前,不需将多个部件设计文件的格式转换为统一格式,从而可以简化电路板设计文件的生成流程,避免因格式转换而导致的不兼容等问题。
为了避免某个部件设计文件有错误,导致整个电路板的设计文件出现错误,本发明一些实施例中,在生成每个部件设计文件之后,都会对该部件设计文件进行正确性验证,以验证部件设计文件是否有错误。这里的错误可以是部件设计文件中的文字悬空或重叠等文字错误,也可以是部件设计文件中的设计信息错误,如连线层层或连接通孔的短路或断路等错误。
在此基础上,本发明一些实施例中,如图3所示,图3为本发明另一个实施例提供的设计文件生成方法的流程图,其中步骤S301至步骤S303与步骤S201至步骤S203分别相同,在此不再赘述,不同之处在于,在步骤S302之后,即生成任一部件设计文件之后,还包括:
S304:对部件设计文件进行正确性验证,该正确性验证包括物理验证和/或逻辑验证;若未通过验证,则进入S305;若通过验证,进入S306;
S305:重新确定部件的设计信息,并重新生成对应的部件设计文件;
S306:判断该部件设计文件是否为最后一个部件设计文件,若否,则进入S307,若是,进入S303;
S307:根据设计要求,确定下一个部件的设计信息,并生成对应的部件设计文件;
S303:根据多个部件的部件设计文件,生成电路板的设计文件。
其中,对部件设计文件进行物理验证包括:根据drc规则文件,对部件设计文件进行物理验证,以验证部件的设计是否存在物理结构的错误等。对部件设计文件进行逻辑验证包括:根据lvs规则文件,对部件设计文件进行逻辑验证,以验证部件的设计是否存在逻辑错误等。
对部件设计文件进行正确性验证之后,若未通过验证,说明该部件的设计信息或设计文件存在错误,则需进行修正,即需要重新确定部件的设计信息,并重新生成对应的部件设计文件,若通过验证,判断该部件设计文件是否为最后一个部件设计文件,若是最后一个部件设计文件,则根据多个部件的部件设计文件,生成电路板的设计文件,若不是最后一个部件设计文件,则根据设计要求,确定下一个部件的设计信息,并生成对应的部件的。
需要说明的是,生成下一个部件的部件设计文件之后,也需要对该部件设计文件进行正确性验证。也就是说,本实施例中,在生成任一部件设计文件之后,都会对部件设计文件进行正确性验证,若多次未通过验证,则多次修正,只有验证通过后,才进行下一部件设计文件或电路板的部件设计文件的生成。还需要说明的是,在未通过验证时,会提示错误出现的位置以及类型等信息,以便根据错误信息进行修正。
在上述任一实施例的基础上,本发明一些实施例中,部件还可以包括多个子部件,则确定部件的设计信息,并生成对应的部件设计文件包括:
分别确定多个子部件的设计信息,生成分别对应的多个子部件设计文件;根据多个子部件设计文件,生成部件设计文件;其中,部件设计文件与多个子部件设计文件的格式相同。
例如,部件为连线层,当连线层包括多个子连线层,且每个子连线层为一层金属层时,确定连线层的设计信息,并生成对应的连线层设计文件包括:分别确定多个金属层的设计信息,并生成分别对应的多个金属层设计文件,之后,再根据多个金属层设计文件,生成连线层设计文件。
本发明一些实施例中,多个子部件的设计信息的确定进程并行运行,多个子部件设计文件的生成进程并行运行,以减少进程运行时间,减少设计文件生成时间。当然,本发明并不仅限于此,在另一些实施例中,也可以依次确定多个子部件的设计信息,依次生成多个子部件设计文件。
由于部件设计文件与多个子部件设计文件的格式相同,因此,在根据多个子部件设计文件生成部件设计文件时,不需对子部件设计文件的格式进行转换,从而可以简化部件设计文件的生成流程,避免因格式转换而导致的不兼容等问题。
本发明一些实施例中,电路板包括转接板,可选地,该转接板为硅通孔转接板。参考图1,该转接板用于实现芯片(深度计算处理器11)与存储器件(HBM器件12)的电连接,以及,芯片(深度计算处理器11)和存储器件(HBM器件12)与封装基板14的电连接。
本发明一些实施例中,如图4所示,图4为本发明一个实施例提供的芯片和存储器件的连接关系示意图,芯片包括多个物理层器件110,多个物理层器件110与多个存储器件111分别电连接。其中,物理层器件110为芯片的接口器件,用于实现芯片与存储器件111的电连接。
图4中仅以芯片包括4个物理层器件110,并通过4个物理层器件110与4个存储器件111分别电连接为例进行说明,但是,本发明并不仅限于此,在另一些实施例中,芯片可以包括2个、3个、5个甚至更多个物理层器件110,并通过物理层器件110与2个、3个、5个甚至更多个存储器件111分别电连接。
如图5所示,图5为本发明一个实施例提供的转接板的剖面结构示意图,该转接板的多个部件包括连接端子、连线层和连接通孔。其中,连接端子包括第一子连接端子501和第二子连接端子502。第一子连接端子501用于实现芯片和存储器件与转接板的电连接,第二子连接端子502用于实现转接板与封装基板的电连接。
连线层包括多个子连线层511至514,子连线层用于实现第一子连接端子501和第二子连接端子502的电连接。可选地,子连线层511至514都为金属层,其中子连线层511的材料可以为Al,子连线层512至514的材料可以为Cu。连接通孔包括多个子连接通孔520至523,子连接通孔用于实现子连线层511至514之间的电连接以及子连线层514与第二子连接端子502的电连接。其中,子连接通孔520至522都为金属通孔,子连接通孔523为硅通孔。
需要说明的是,本发明实施例中,仅以连线层包括4个子连线层为例进行说明,并不仅限于此,在另一些实施例中,连线层包括2个、3个、5个甚至更多个子连线层,在此不再赘述,
在此基础上,本发明一些实施例中,根据设计要求,确定任一部件的设计信息,并生成对应的部件设计文件包括:
根据设计要求中关于芯片和存储器件的位置的要求,确定第一子连接端子的设计信息,并生成对应的第一子端子设计文件;
根据第一子连接端子的设计信息,确定第二子连接端子的设计信息,并生成对应的第二子端子设计文件;
根据第一子端子设计文件和第二子端子设计文件,生成对应的连接端子设计文件。
本发明一些实施例中,子连接端子的设计信息包括子连接端子的位置信息。即,根据设计要求中关于芯片(深度计算处理器11)和存储器件111的摆放位置的要求,包括多个物理层器件110和多个存储器件111的位置,确定第一子连接端子501的位置信息,生成第一子端子设计文件,然后根据第一子连接端子501的位置信息、关于第二子连接端子501的工艺要求,确定第二子连接端子的位置信息,并生成第二子端子设计文件。
需要说明的是,关于第二子连接端子501的工艺要求包括连接端子之间的距离要求。并且,在生成子端子设计文件时,会根据电源线/接地线的分类,区分与电源线电连接的子连接端子以及与接地线电连接的子连接端子的位置信息。
根据第一子端子设计文件和第二子端子设计文件,生成对应的连接端子设计文件之后,对连接端子设计文件进行物理验证和/或逻辑验证,由于所有的子设计文件都是由位置信息(文档)生成的,因此,需要验证是否有悬空的文字或者重叠,验证子连接端子是否满足设计规则,是否有短路等错误。若连接端子设计文件未通过验证,停止流程即刻修正,即重新生成连接端子设计文件。若连接端子设计文件通过验证,则根据设计要求,确定下一个部件的设计信息,并生成对应的部件设计文件。
在上述实施例的基础上,本发明一些实施例中,若连接端子设计文件通过验证,则根据设计要求,确定下一个部件的设计信息,并生成对应的部件设计文件包括:
根据设计要求中关于连线层的设计要求,分别确定多个子连线层的设计信息,并生成分别对应的多个子层设计文件;
根据多个子层设计文件,生成对应的连线层设计文件。
本发明一些实施例中,根据人为设计要求中预设的方向以及工艺要求中的线宽和间距要求,确定子连线层511的设计信息,生成子连线层511的子层设计文件,确定子连线层512的设计信息,生成子连线层512的子层设计文件,确定子连线层513的设计信息,生成子连线层513的子层设计文件,确定子连线层514的设计信息,生成子连线层514的子层设计文件。其中,该设计信息包括位置信息以及排布信息等。
根据子连线层511的子层设计文件、子连线层512的子层设计文件、子连线层513的子层设计文件和子连线层514的子层设计文件,生成对应的连线层设计文件之后,对连线层设计文件进行物理验证,若连线层设计文件未通过验证,停止流程即刻修正,即重新生成连线层设计文件。若连线层设计文件通过验证,则根据设计要求,确定下一个部件的设计信息,并生成对应的部件设计文件。
在上述实施例的基础上,本发明一些实施例中,多个子连线层的设计信息的确定进程并行运行,多个子层设计文件的生成进程并行运行。
在上述实施例的基础上,本发明一些实施例中,若连线层设计文件通过验证,则根据设计要求,确定下一个部件的设计信息,并生成对应的部件设计文件包括:
根据设计要求中关于连接通孔的设计要求以及连线层的设计信息,分别确定多个子连接通孔的设计信息,并生成分别对应的多个子孔设计文件;
根据多个子孔设计文件,生成对应的连接通孔设计文件。
本发明一些实施例中,根据设计要求中关于连接通孔的设计要求以及连线层的设计信息,确定子连线层514和513之间的子连接通孔522的设计信息,生成子连接通孔522的子孔设计文件,确定子连线层513和512之间的子连接通孔521的设计信息,生成子连接通孔521的子孔设计文件,确定子连线层512和511之间的子连接通孔520的设计信息,生成子连接通孔520的子孔设计文件,确定子连线层514和第一子连接端子502之间的子连接通孔(即硅通孔)523的设计信息,生成子连接通孔523的子孔设计文件。其中,该设计信息包括位置信息以及排布信息等。
根据子连接通孔522的子孔设计文件、子连接通孔521的子孔设计文件、子连接通孔520的子孔设计文件和子连接通孔523的子孔设计文件,生成对应的连接通孔设计文件之后,对连接通孔设计文件进行物理验证和/或逻辑验证,若连接通孔设计文件未通过验证,停止流程即刻修正,即重新生成连接通孔设计文件。若连接通孔设计文件通过验证,则根据设计要求,确定下一个部件的设计信息,并生成对应的部件设计文件。
在上述实施例的基础上,本发明一些实施例中,多个子连接通孔的设计信息的确定进程并行运行,多个子孔设计文件的生成进程并行运行。
在上述实施例的基础上,本发明一些实施例中,根据多个部件的部件设计文件,生成电路板的设计文件包括:
根据连线层设计文件和连接通孔设计文件生成整合文件;
对整合文件进行正确性验证,该正确性验证包括物理验证和/或逻辑验证;
若未通过验证,重新确定连线层的设计信息和连接通孔的设计信息,并重新生成对应的连线层设计文件和连接通孔设计文件;
若通过验证,根据连接端子设计文件和整合文件,生成转接板的设计文件,即生成电路板的设计文件。上述实施例中仅以电路板是转接板为例进行说明,本发明并不仅限于此。
本发明实施例中,电路板的设计文件与电路板的各个部件的部件设计文件的格式相同,如都为gds格式的文件,但是,本发明并不仅限于此,在另一些实施例中,生成电路板的设计文件之后,还包括:对电路板的设计文件进行格式转换,转换后的电路板的设计文件的格式与部件设计文件的格式不同,以使转换后的电路板的设计文件的格式符合电路板制作工厂对格式的需求。
其中,转换后的电路板的设计文件的格式可以为gds格式或oas格式。由于本发明实施例中仅需要对最终生成的电路板设计文件进行格式的转换,因此,流程较简单,且不会出现格式的不兼容等问题。
作为本发明实施例公开内容的一种可选实现,本发明实施例提供了一种电路板的制作方法,如图6所示,图6为本发明一个实施例提供的电路板的制作方法的流程图,该电路板的制作方法包括:
S601:获取电路板的设计文件,电路板包括多个部件,电路板的设计文件是根据多个部件的部件设计文件生成的,部件设计文件是根据对应的部件的设计信息生成的,部件的设计信息是根据电路板的设计要求确定的;
S602:根据电路板的设计文件,制作电路板。
根据有序规范高效的设计流程生成电路板的设计文件之后,即可高效的制作电路板,进而提升了电路板的制作效率。并且,由于在生成设计文件的过程中,进行了物理验证和/或逻辑验证,因此,可以提高电路板以及包含电路板、芯片和存储器件的封装结构的质量。
在根据电路板的设计文件制作电路板的过程中,制作子连线层511时,按照设计文件中设定的排列顺序制作横向X的电源线VDD和接地线VSS,并与所有的第一子连接端子电连接。其中同类型的第一子连接端子电连接,不同类型的第一子连接端子断开。如图7所示,图7为本发明一个实施例提供的第一子连接端子和子连线层的结构示意图,与电源线VDD电连接的第一子连接端子501a的类型相同,与接地线VSS电连接的第一子连接端子501b的类型相同,与电源线VDD电连接的第一子连接端子501a和与接地线VSS电连接的第一子连接端子501b的类型不同。
制作子连线层512时,按照设计文件中设定的排列顺序制作纵向Y的电源线VDD和接地线VSS,相同类型的子连线层511和子连线层512电连接,即子连线层511中的电源线VDD与子连线层512中的电源线VDD通过一个子连接通孔520电连接,子连线层511中的接地线VSS与子连线层512中的接地线VSS通过另一个子连接通孔520电连接。
制作子连线层513和514时,按照设计文件中设定的排列顺序制作横向X的子连线层513和纵向Y的子连线层514,子连线层513和512之间的子连接通孔521,以及,子连线层513和514之间的子连接通孔522。如图8所示,图8为本发明一个实施例提供的子连线层512和513的结构示意图,子连线层513中的电源线VDD与子连线层512中的电源线VDD通过一个子连接通孔521电连接,子连线层513中的接地线VSS与子连线层512中的接地线VSS通过另一个子连接通孔521电连接。
如图9所示,图9为本发明一个实施例提供的子连线层513和514的结构示意图,子连线层513中的电源线VDD与子连线层514中的电源线VDD通过一个子连接通孔522电连接,子连线层513中的接地线VSS与子连线层514中的接地线VSS通过另一个子连接通孔522电连接。
在制作子连线层514时,碰到不同类型的第二子连接端子502,子连线层514会自动断开,碰到同类型的第二子连接端子502,就通过子连接通孔(硅通孔)523与其电连接。如子连线层514中的电源线VDD与一类第二子连接端子502电连接、接地线VSS与另一类第二子连接端子502电连接,从而可以通过这种网格状的连接方式串联起所有的第二子连接端子502,然后通过子连接通孔522与子连线层513电连接,通过子连接通孔521与子连线层512电连接,通过子连接通孔520与子连线层511以及第一子连接端子501电连接,最终实现第一子连接端子501与第二子连接端子502的电连接。
作为本发明实施例公开内容的一种可选实现,本发明实施例提供了一种设计文件生成装置,应用于生成电路板的设计文件,如图10所示,图10为本发明一个实施例提供的设计文件生成装置的结构示意图,该设计文件生成装置包括:
获取模块101,用于获取电路板的设计要求,电路板包括多个部件;
第一生成模块102,用于根据设计要求,确定任一部件的设计信息,并生成对应的部件设计文件;
第二生成模块103,用于根据多个部件的部件设计文件,生成电路板的设计文件。
在上述实施例的基础上,本发明一些实施例中,设计文件生成装置还包括:
验证模块,用于对部件设计文件进行正确性验证,正确性验证包括物理验证和/或逻辑验证,若未通过验证,则发送第一指令至第一生成模块102,以使第一生成模块102重新确定部件的设计信息,并重新生成对应的部件设计文件,若通过验证,则发送第二指令至第一生成模块102,以使第一生成模块102根据设计要求,确定下一个部件的设计信息,并生成对应的部件设计文件,若最后一个部件设计文件通过验证,则发送第三指令至第二生成模块103,以使第二生成模块103根据多个部件的部件设计文件,生成电路板的设计文件。
在上述任一实施例的基础上,本发明一些实施例中,部件包括多个子部件;
第一生成模块102确定部件的设计信息,并生成对应的部件设计文件包括:
分别确定多个子部件的设计信息,生成分别对应的多个子部件设计文件;
根据多个子部件设计文件,生成部件设计文件;其中,部件设计文件与子部件设计文件的格式相同。
在上述任一实施例的基础上,本发明一些实施例中,第一生成模块102还用于并行运行多个子部件的设计信息确定进程,并行运行多个子部件设计文件的生成进程。
本发明一些实施例中,多个部件的部件设计文件的格式相同。
本发明一些实施例中,电路板包括转接板,转接板用于实现芯片与存储器件的电连接,以及芯片和存储器件与封装基板的电连接;
多个部件包括连接端子、连线层和连接通孔;
连接端子包括第一子连接端子和第二子连接端子;第一子连接端子用于实现转接板与芯片和存储器件的电连接,第二子连接端子用于实现转接板与封装基板的电连接;
连线层包括多个子连线层;子连线层用于实现第一子连接端子和第二子连接端子的电连接;
连接通孔包括多个子连接通孔;子连接通孔用于实现子连线层之间的电连接或子连线层与第二子连接端子的电连接。
本发明一些实施例中,第一生成模块102根据设计要求,确定任一部件的设计信息,并生成对应的部件设计文件包括:
根据设计要求中关于转接板和芯片的位置的要求,确定第一子连接端子的设计信息,并生成对应的第一子端子设计文件;
根据第一子连接端子的设计信息,确定第二子连接端子的设计信息,并生成对应的第二子端子设计文件;
根据第一子端子设计文件和第二子端子设计文件,生成对应的连接端子设计文件。
本发明一些实施例中,若连接端子设计文件通过验证,则第一生成模块102根据设计要求,确定下一个部件的设计信息,并生成对应的部件设计文件包括:
根据设计要求中关于连线层的设计要求,分别确定多个子连线层的设计信息,并生成分别对应的多个子层设计文件;
根据多个子层设计文件,生成对应的连线层设计文件。
本发明一些实施例中,若连线层设计文件通过验证,则第一生成模块102根据设计要求,确定下一个部件的设计信息,并生成对应的部件设计文件包括:
根据设计要求中关于连接通孔的设计要求,分别确定多个子连接通孔的设计信息,并生成分别对应的多个子孔设计文件;
根据多个子孔设计文件,生成对应的连接通孔设计文件。
本发明一些实施例中,第二生成模块103根据多个部件的部件设计文件,生成电路板的设计文件包括:
根据连线层设计文件和连接通孔设计文件生成整合文件;
对整合文件进行正确性验证;
若未通过验证,重新确定连线层的设计信息和连接通孔的设计信息,并重新生成对应的连线层设计文件和连接通孔设计文件;
若通过验证,根据连接端子设计文件和整合文件,生成转接板的设计文件。
本发明一些实施例中,第二生成模块103生成电路板的设计文件之后,还包括:
对电路板的设计文件进行格式转换,转换后的电路板的设计文件的格式与部件设计文件的格式不同。
作为本发明实施例公开内容的一种可选实现,本发明实施例还提供了一种计算机设备,包括:
存储器,存储至少一组指令;
处理器,执行至少一组指令,以执行如上任一实施例提供的设计文件生成方法。
本发明实施例的电子设备包括但不仅限于移动通信设备、超移动个人计算机设备、便携式娱乐设备、服务器和其他具有数据交互功能的电子设备,其中,移动通信设备包括但不仅限于智能手机和多媒体手机,超移动个人计算机设备包括不仅限于平板电脑,便携式娱乐设备包括但不仅限于电子书和掌上游戏机,服务器包括但不仅限于计算机设备。
作为本发明实施例公开内容的一种可选实现,本发明实施例还提供了一种可读存储介质,可读存储介质存储至少一组指令,至少一组指令用于使处理器执行如上任一实施例提供的设计文件生成方法。
本发明实施例的可读存储介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是主机可读指令、数据结构、程序的模块或其他数据。主机的存储介质的例子包括,但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带,磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质,可用于存储可以被计算设备访问的信息。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (16)
1.一种设计文件生成方法,其特征在于,应用于生成电路板的设计文件,所述电路板包括转接板,所述转接板用于实现芯片与存储器件的电连接,以及所述芯片和所述存储器件与封装基板的电连接,所述设计文件生成方法包括:
获取所述电路板的设计要求,所述电路板包括多个部件,不同部件的结构和/或功能不同,所述多个部件包括连接端子、连线层和连接通孔;所述连接端子包括第一子连接端子和第二子连接端子;所述第一子连接端子用于实现所述转接板与所述芯片和所述存储器件的电连接,所述第二子连接端子用于实现所述转接板与所述封装基板的电连接;所述连线层包括多个子连线层;所述子连线层用于实现所述第一子连接端子和所述第二子连接端子的电连接;所述连接通孔包括多个子连接通孔;所述子连接通孔用于实现所述子连线层之间的电连接或所述子连线层与所述第二子连接端子的电连接,所述设计要求包括电路板的工艺设计要求和人为设计要求;
根据所述设计要求,确定任一所述部件的设计信息,并生成对应的部件设计文件;
根据所述多个部件的部件设计文件,生成所述电路板的设计文件,其中,所述多个部件的部件设计文件的格式相同。
2.根据权利要求1所述的设计文件生成方法,其特征在于,生成任一部件设计文件之后,还包括:
对所述部件设计文件进行正确性验证,所述正确性验证包括物理验证和/或逻辑验证;
若未通过验证,则重新确定所述部件的设计信息,并重新生成对应的部件设计文件;
若通过验证,则根据所述设计要求,确定下一个部件的设计信息,并生成对应的部件设计文件;
若最后一个部件设计文件通过验证,则根据所述多个部件的部件设计文件,生成所述电路板的设计文件。
3.根据权利要求1所述的设计文件生成方法,其特征在于,所述部件包括多个子部件,所述确定所述部件的设计信息,并生成对应的部件设计文件包括:
分别确定所述多个子部件的设计信息,生成分别对应的多个子部件设计文件;
根据所述多个子部件设计文件,生成所述部件设计文件;其中,所述部件设计文件与所述子部件设计文件的格式相同。
4.根据权利要求3所述的设计文件生成方法,其特征在于,所述多个子部件的设计信息的确定进程并行运行;
所述多个子部件设计文件的生成进程并行运行。
5.根据权利要求1-4任一项所述的设计文件生成方法,其特征在于,所述根据所述设计要求,确定任一所述部件的设计信息,并生成对应的部件设计文件包括:
根据所述设计要求中关于所述转接板和所述芯片的位置的要求,确定所述第一子连接端子的设计信息,并生成对应的第一子端子设计文件;
根据所述第一子连接端子的设计信息,确定所述第二子连接端子的设计信息,并生成对应的第二子端子设计文件;
根据所述第一子端子设计文件和所述第二子端子设计文件,生成对应的连接端子设计文件。
6.根据权利要求5所述的设计文件生成方法,其特征在于,若所述连接端子设计文件通过验证,则所述根据所述设计要求,确定下一个部件的设计信息,并生成对应的部件设计文件包括:
根据所述设计要求中关于连线层的设计要求,分别确定所述多个子连线层的设计信息,并生成分别对应的多个子层设计文件;
根据所述多个子层设计文件,生成对应的连线层设计文件。
7.根据权利要求6所述的设计文件生成方法,其特征在于,若所述连线层设计文件通过验证,则所述根据所述设计要求,确定下一个部件的设计信息,并生成对应的部件设计文件包括:
根据所述设计要求中关于连接通孔的设计要求,分别确定所述多个子连接通孔的设计信息,并生成分别对应的多个子孔设计文件;
根据所述多个子孔设计文件,生成对应的连接通孔设计文件。
8.根据权利要求7所述的设计文件生成方法,其特征在于,所述根据所述多个部件的部件设计文件,生成所述电路板的设计文件包括:
根据所述连线层设计文件和所述连接通孔设计文件生成整合文件;
对所述整合文件进行正确性验证;
若未通过验证,重新确定所述连线层的设计信息和所述连接通孔的设计信息,并重新生成对应的连线层设计文件和连接通孔设计文件;
若通过验证,根据所述连接端子设计文件和所述整合文件,生成所述转接板的设计文件。
9.根据权利要求1所述的设计文件生成方法,其特征在于,生成所述电路板的设计文件之后,还包括:
对所述电路板的设计文件进行格式转换,转换后的所述电路板的设计文件的格式与所述部件设计文件的格式不同。
10.一种电路板的制作方法,其特征在于,所述电路板包括转接板,所述转接板用于实现芯片与存储器件的电连接,以及所述芯片和所述存储器件与封装基板的电连接,包括:
获取所述电路板的设计文件,所述电路板包括多个部件,不同部件的结构和/或功能不同,所述多个部件包括连接端子、连线层和连接通孔;所述连接端子包括第一子连接端子和第二子连接端子;所述第一子连接端子用于实现所述转接板与所述芯片和所述存储器件的电连接,所述第二子连接端子用于实现所述转接板与所述封装基板的电连接;所述连线层包括多个子连线层;所述子连线层用于实现所述第一子连接端子和所述第二子连接端子的电连接;所述连接通孔包括多个子连接通孔;所述子连接通孔用于实现所述子连线层之间的电连接或所述子连线层与所述第二子连接端子的电连接,所述电路板的设计文件是根据所述多个部件的部件设计文件生成的,所述多个部件的部件设计文件的格式相同,所述部件设计文件是根据对应的所述部件的设计信息生成的,所述部件的设计信息是根据所述电路板的设计要求确定的,所述设计要求包括电路板的工艺设计要求和人为设计要求;
根据所述电路板的设计文件,制作所述电路板。
11.一种设计文件生成装置,其特征在于,应用于生成电路板的设计文件,所述电路板包括转接板,所述转接板用于实现芯片与存储器件的电连接,以及所述芯片和所述存储器件与封装基板的电连接,所述设计文件生成装置包括:
获取模块,用于获取所述电路板的设计要求,所述电路板包括多个部件,不同部件的结构和/或功能不同,所述多个部件包括连接端子、连线层和连接通孔;所述连接端子包括第一子连接端子和第二子连接端子;所述第一子连接端子用于实现所述转接板与所述芯片和所述存储器件的电连接,所述第二子连接端子用于实现所述转接板与所述封装基板的电连接;所述连线层包括多个子连线层;所述子连线层用于实现所述第一子连接端子和所述第二子连接端子的电连接;所述连接通孔包括多个子连接通孔;所述子连接通孔用于实现所述子连线层之间的电连接或所述子连线层与所述第二子连接端子的电连接,所述设计要求包括电路板的工艺设计要求和人为设计要求;
第一生成模块,用于根据所述设计要求,确定任一所述部件的设计信息,并生成对应的部件设计文件;
第二生成模块,用于根据所述多个部件的部件设计文件,生成所述电路板的设计文件,其中,所述多个部件的部件设计文件的格式相同。
12.根据权利要求11所述的设计文件生成装置,其特征在于,还包括:
验证模块,用于对所述部件设计文件进行正确性验证,所述正确性验证包括物理验证和/或逻辑验证,若未通过验证,则发送第一指令至所述第一生成模块,以使所述第一生成模块重新确定所述部件的设计信息,并重新生成对应的部件设计文件,若通过验证,则发送第二指令至所述第一生成模块,以使所述第一生成模块根据所述设计要求,确定下一个部件的设计信息,并生成对应的部件设计文件,若最后一个部件设计文件通过验证,则发送第三指令至所述第二生成模块,以使所述第二生成模块根据所述多个部件的部件设计文件,生成所述电路板的设计文件。
13.根据权利要求11或12所述的设计文件生成装置,其特征在于,所述部件包括多个子部件;
所述第一生成模块确定所述部件的设计信息,并生成对应的部件设计文件包括:
分别确定所述多个子部件的设计信息,生成分别对应的多个子部件设计文件;
根据所述多个子部件设计文件,生成所述部件设计文件;其中,所述部件设计文件与所述子部件设计文件的格式相同。
14.根据权利要求13所述的设计文件生成装置,其特征在于,所述第一生成模块还用于并行运行所述多个子部件的设计信息确定进程,并行运行所述多个子部件设计文件的生成进程。
15.一种计算机设备,其特征在于,包括:
存储器,存储至少一组指令;
处理器,执行所述至少一组指令进行如权利要求1至9任一项所述的设计文件生成方法。
16.一种可读存储介质,其特征在于,所述可读存储介质存储至少一组指令,所述至少一组指令用于使处理器执行如权利要求1至9任一项所述的设计文件生成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111633281.0A CN114330199B (zh) | 2021-12-28 | 2021-12-28 | 一种设计文件生成方法、电路板的制作方法和相关设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111633281.0A CN114330199B (zh) | 2021-12-28 | 2021-12-28 | 一种设计文件生成方法、电路板的制作方法和相关设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114330199A CN114330199A (zh) | 2022-04-12 |
CN114330199B true CN114330199B (zh) | 2024-05-17 |
Family
ID=81015790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111633281.0A Active CN114330199B (zh) | 2021-12-28 | 2021-12-28 | 一种设计文件生成方法、电路板的制作方法和相关设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114330199B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108226754A (zh) * | 2017-12-27 | 2018-06-29 | 西门子数控(南京)有限公司 | 生成电路布局的方法、装置、计算设备及存储介质 |
CN109710980A (zh) * | 2018-11-30 | 2019-05-03 | 深圳市嘉立创科技发展有限公司 | 文件审核处理方法、装置、计算机设备和存储介质 |
CN111368497A (zh) * | 2020-03-13 | 2020-07-03 | 浪潮商用机器有限公司 | 一种电路板原理图设计方法、装置、电子设备及存储介质 |
CN111506318A (zh) * | 2019-01-31 | 2020-08-07 | 广州慧睿思通信息科技有限公司 | 电路板芯片烧录方法、装置、终端及计算机可读存储介质 |
CN112100954A (zh) * | 2020-08-31 | 2020-12-18 | 北京百度网讯科技有限公司 | 验证芯片的方法、装置和计算机存储介质 |
CN112949233A (zh) * | 2021-03-08 | 2021-06-11 | 北京士昌鼎科技有限公司 | Fpga芯片的自动化开发方法及装置、电子设备 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102169513A (zh) * | 2010-02-26 | 2011-08-31 | 鸿富锦精密工业(深圳)有限公司 | 布线设计系统及方法 |
CN105224702B (zh) * | 2014-06-19 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 一种版图设计方法和版图设计系统 |
-
2021
- 2021-12-28 CN CN202111633281.0A patent/CN114330199B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108226754A (zh) * | 2017-12-27 | 2018-06-29 | 西门子数控(南京)有限公司 | 生成电路布局的方法、装置、计算设备及存储介质 |
CN109710980A (zh) * | 2018-11-30 | 2019-05-03 | 深圳市嘉立创科技发展有限公司 | 文件审核处理方法、装置、计算机设备和存储介质 |
CN111506318A (zh) * | 2019-01-31 | 2020-08-07 | 广州慧睿思通信息科技有限公司 | 电路板芯片烧录方法、装置、终端及计算机可读存储介质 |
CN111368497A (zh) * | 2020-03-13 | 2020-07-03 | 浪潮商用机器有限公司 | 一种电路板原理图设计方法、装置、电子设备及存储介质 |
CN112100954A (zh) * | 2020-08-31 | 2020-12-18 | 北京百度网讯科技有限公司 | 验证芯片的方法、装置和计算机存储介质 |
CN112949233A (zh) * | 2021-03-08 | 2021-06-11 | 北京士昌鼎科技有限公司 | Fpga芯片的自动化开发方法及装置、电子设备 |
Non-Patent Citations (1)
Title |
---|
田丽等.微电子工艺原理与技术.哈尔滨工业大学出版社,2021,(第2021年8第1版版),第397页. * |
Also Published As
Publication number | Publication date |
---|---|
CN114330199A (zh) | 2022-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8856710B2 (en) | Tool and method for modeling interposer RC couplings | |
US8060843B2 (en) | Verification of 3D integrated circuits | |
CN109543307B (zh) | Pcb设计版图的开短路检查方法、检测系统及电子设备 | |
US8516409B2 (en) | Implementing vertical die stacking to distribute logical function over multiple dies in through-silicon-via stacked semiconductor device | |
US9846756B2 (en) | Layout method for printed circuit board | |
US8381156B1 (en) | 3D inter-stratum connectivity robustness | |
CN112380809B (zh) | 标准单元、标准单元库的物理规则验证方法、装置及设备 | |
CN102800644B (zh) | Ddr信号布线封装基板以及ddr信号布线封装方法 | |
US20120284678A1 (en) | Generating physical designs for electronic circuit boards | |
US8386977B2 (en) | Circuit design checking for three dimensional chip technology | |
US8972916B1 (en) | Method and system for checking the inter-chip connectivity of a three-dimensional integrated circuit | |
CN114330199B (zh) | 一种设计文件生成方法、电路板的制作方法和相关设备 | |
CN103871980A (zh) | 半导体封装件和用于路由封装件的方法 | |
JP6174488B2 (ja) | 集積回路、パッケージ設計および検証のサイクル時間を最適化し、短縮する方法 | |
US11126768B2 (en) | Methods of designing semiconductor devices, design systems performing the same and methods of manufacturing semiconductor devices using the same | |
US20090243121A1 (en) | Semiconductor integrated circuit and layout method for the same | |
JP2009237904A (ja) | 半導体集積回路の設計データの作成方法 | |
US9337146B1 (en) | Three-dimensional integrated circuit stack | |
CN116542205A (zh) | 电脑可读取记录介质及其提取三维芯片的寄生参数的方法 | |
CN110852035B (zh) | 可自主学习的pcb设计平台 | |
US8380904B2 (en) | Interconnect coupled to master device via at least two different bidirectional connections | |
US10878168B1 (en) | Method for performing a layout versus schematic test for a multi-technology module | |
US11092885B2 (en) | Manufacturing methods of semiconductor devices | |
CN117558680A (zh) | 一种三维集成电路芯片及高层电源网络设计方法 | |
CN117592428A (zh) | 芯片设计优化方法、装置、电子设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |