CN103871980A - 半导体封装件和用于路由封装件的方法 - Google Patents

半导体封装件和用于路由封装件的方法 Download PDF

Info

Publication number
CN103871980A
CN103871980A CN201310682942.8A CN201310682942A CN103871980A CN 103871980 A CN103871980 A CN 103871980A CN 201310682942 A CN201310682942 A CN 201310682942A CN 103871980 A CN103871980 A CN 103871980A
Authority
CN
China
Prior art keywords
protruding ball
chip
signal
protruding
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310682942.8A
Other languages
English (en)
Other versions
CN103871980B (zh
Inventor
权兴奎
金钟局
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103871980A publication Critical patent/CN103871980A/zh
Application granted granted Critical
Publication of CN103871980B publication Critical patent/CN103871980B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种具有改善的性能和可靠性的半导体封装件和用于路由半导体封装件的方法。半导体封装件包括：处理芯片，包括位于第一侧用于输出第一信号的第一引脚和位于第二侧用于输出与第一信号不同的第二信号的第二引脚；基板，其上具有处理芯片，基板包括电连接到第一引脚的第一凸球和电连接到第二引脚的第二凸球，其中，第一凸球和第二凸球在基板的第一侧和第二侧中的一个处相邻。

Description

半导体封装件和用于路由封装件的方法
本申请要求于2012年12月10日在韩国知识产权局提交的第10-2012-0142786号韩国专利申请的优先权以及从该申请获得的所有权益，该申请的内容通过引用全部包含于此。
技术领域
示例实施例涉及一种半导体封装件和用于路由（routing）封装件的方法。
背景技术
半导体封装件已经朝着满足多功能、高容量和微型化的需求的方向发展。
为此，已经提出了系统级封装（SIP）技术，在SIP技术中，将若干半导体封装件集成到一个半导体封装件中，以实现高容量和多功能并且减小半导体封装件的尺寸。
发明内容
在SIP技术中，作为整个封装件的性能的因子的信号完整性（SI）或电源完整性（PI）受芯片和子封装件之间的路由影响。换言之，如果芯片和子封装件之间的路由路径不必要地加长，则会产生噪声，从而导致整个封装件的电源效率降低。
示例实施例提供了一种具有改善的性能和可靠性的半导体封装件。
示例实施例还提供了一种用于路由具有改善的性能和可靠性的半导体封装件的方法。
通过下面对示例实施例的描述，将描述示例实施例的这些和其他目的或者示例实施例的这些和其他目的将是明显的。
根据示例实施例，提供了一种半导体封装件，所述半导体封装件包括：处理芯片，包括位于处理芯片的第一侧用于输出第一信号的第一引脚和位于处理芯片的第二侧用于输出与第一信号不同的第二信号的第二引脚；基板，处理芯片安装在其上，基板包括电连接到第一引脚的第一凸球和电连接到第二引脚的第二凸球，其中，第一凸球和第二凸球在基板的第一侧和第二侧中的一个处相邻。
根据示例实施例，提供了一种半导体封装件，所述半导体封装件包括：底板；第一封装件，位于底板上并包括被构造成接收第一信号的第一凸球、被构造成接收与第一信号不同的第二信号的第二凸球以及被构造成通过第一凸球和第二凸球接收第一信号和第二信号的第一芯片；第二封装件，在底板上位于第一封装件的一侧并包括被构造成输出第一信号的第三凸球、被构造成输出第二信号的第四凸球以及被构造成通过第三凸球和第四凸球输出第一信号和第二信号的第二芯片，其中，第一凸球和第二凸球在第一封装件的第一侧相邻，第三凸球和第四凸球在第二封装件的第三侧相邻，第二封装件的第三侧与第一封装件的第一侧相邻。
根据示例实施例，提供了一种半导体封装件，所述半导体封装件包括：底板；第一封装件，位于底板上并包括被构造成接收第一信号的第一凸球、被构造成接收与第一信号不同的第二信号的第二凸球以及被构造成通过第一凸球和第二凸球接收第一信号和第二信号的第一芯片；第二封装件，在底板上位于第一封装件的一侧并包括被构造成输出第一信号的第三凸球、被构造成输出第二信号的第四凸球以及被构造成通过第三凸球和第四凸球输出第一信号和第二信号的第二芯片，其中，第一凸球位于第一封装件的第一侧，第二凸球位于与第一封装件的第一侧相对的第二侧，第三凸球和第四凸球在第二封装件的第三侧相邻，第二封装件的第三侧与第一封装件的第一侧相邻。
根据示例实施例，提供了一种半导体封装件，所述半导体封装件包括：底板；第一基板，位于底板上并包括被构造成接收第一信号的第一凸球和被构造成接收第二信号的第二凸球；第一芯片，位于第一基板上并包括被构造成通过第一凸球接收第一信号的第一焊盘和被构造成通过第二凸球接收第二信号的第二焊盘，第一焊盘位于第一芯片的第一侧，第二焊盘位于与第一芯片的第一侧相对的第二侧；第二基板，在底板上位于第一基板的一侧并包括被构造成输出第一信号的第三凸球和被构造成输出第二信号的第四凸球；第二芯片，位于第二基板上并包括被构造成将第一信号输出到第三凸球的第一引脚和被构造成将第二信号输出到第四凸球的第二引脚，第一引脚位于第二芯片的第三侧，第二引脚位于与第二芯片的第三侧相对的第四侧，其中，第一芯片的第一侧与第二芯片的第三侧相邻，第一基板的第一凸球和第二凸球与第一芯片的第一侧相邻，第二基板的第三凸球和第四凸球在第二芯片的第三侧相邻。
根据示例实施例，提供了一种用于路由半导体封装件的方法，所述方法包括：设置底板；将第一封装件安装在底板上，第一封装件包括被构造成接收第一信号的第一凸球、被构造成接收第二信号的第二凸球以及被构造成通过第一凸球和第二凸球接收第一信号和第二信号的第一芯片；以及在底板上将第二封装件安装在第一封装件的一侧，第二封装件包括被构造成输出第一信号的第三凸球、被构造成输出第二信号的第四凸球以及被构造成通过第三凸球和第四凸球输出第一信号和第二信号的第二芯片，其中，第一凸球和第二凸球在第一封装件的第一侧相邻，第三凸球和第四凸球在第二封装件的第三侧相邻，第二封装件的第三侧与第一封装件的第一侧相邻。
附图说明
通过参照附图详细描述示例实施例中的实施例，示例实施例的上述和其他特征与优点将变得更加清楚，在附图中：
图1是根据示例实施例的半导体封装件的剖视图；
图2是示出在“P”方向上向下观察的图1中的第一封装件的平面图；
图3是示出在“Q”方向上向上观察的图1中的第一封装件的平面图；
图4是示出在“R”方向上向上观察的图1中的第二封装件的平面图；
图5是示出在图1的“R”方向上向上观察的根据示例实施例的半导体封装件的第二封装件的平面图；
图6是示出在图1的“R”方向上向上观察的根据示例实施例的半导体封装件的第二封装件的平面图；
图7是示出在图1的“R”方向上向上观察的根据示例实施例的半导体封装件的第二封装件的平面图；
图8是根据示例实施例的半导体封装件的剖视图；
图9是在“Q”方向上向上观察的图8中的第一封装件的平面图；
图10是示出在图8中的“Q”方向上向上观察的根据示例实施例的半导体封装件的第一封装件的平面图；
图11是示出在图8中的“Q”方向上向上观察的根据示例实施例的半导体封装件的第一封装件的平面图；
图12是根据一些示例实施例的包含半导体装置的电子系统的框架图；以及
图13至图15示出了可以应用图12中示出的电子系统的示例性电子装置。
具体实施方式
通过参照下面对优选实施例的详细描述以及附图，可以更容易地理解示例实施例及完成示例实施例的方法的优点和特征。然而，示例实施例可以以许多不同的形式来实施，且不应被解释为限制于在此阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完全的，并且将把示例实施例的构思充分地传达给本领域技术人员，并且示例实施例将仅由权利要求限定。在附图中，为了清晰起见，夸大了层和区域的厚度。
将理解的是，当元件或层被称为“在”另一元件或层“上”或者“连接到”另一元件或层时，该元件或层可以直接在所述另一元件或层上或者直接连接到所述另一元件或层，或者可以存在中间元件或层。相反，当元件被称为“直接在”另一元件或层“上”或“直接连接到”另一元件或层时，不存在中间元件或中间层。同样的标号始终表示同样的元件。如在此所使用的，术语“和/或”包括一个或多个相关所列项目的任意和所有组合。
为了易于描述，在此可以使用诸如“在……下方”、“在……之下”、“下面的”、“在……上方”和“上面的”等的空间相对术语，以描述如图中所示的一个元件或特征与其他的元件或特征的关系。将理解的是，空间相对术语还意在包含除了附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果将附图中的装置翻转，则被描述为“在”其他元件或特征“下方”或“之下”的元件将随后位于其他元件或特征“上方”。因此，示例性术语“在……下方”可包含“在……上方”和“在……下方”两种方位。该装置可被另外定位（旋转90度或在其他方位）并相应地解释这里使用的空间相对描述符。
除非这里另外指出或者与上下文明显矛盾，否则在描述的示例实施例的上下文中（尤其是在权利要求的上下文中）单数术语和相似指示物的使用将被解释为覆盖单数形式和复数形式。除非另外指出，否则术语“包含”、“具有”、“包括”和“含有”将被解释为开放式术语（即，意思是“包括，但不限于此”）。
将理解的是，尽管在这里可使用术语第一、第二等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅是用来将一个元件与另一个元件区分开来。因此，在不脱离示例实施例的教导的情况下，例如，下面讨论的第一元件、第一组件或第一部分可以被命名为第二元件、第二组件或第二部分。
除非另有定义，否则这里使用的所有技术术语和科学术语具有与示例实施例所属的领域的普通技术人员所通常理解的意思相同的意思。需要注意的是，除非另外说明，否则这里提供的任意和所有示例或示例性术语的使用仅意图更好地示出示例实施例，并不对示例实施例的范围构成限制。此外，除非另外定义，否则不可过度地解释通用字典中定义的所有术语。
在下文中，将参照图1至图4来描述根据示例实施例的半导体封装件。
图1是根据示例实施例的半导体封装件的剖视图，图2是示出在“P”方向上向下观察的图1中的第一封装件的平面图；图3是示出在“Q”方向上向上观察的图1中的第一封装件的平面图，图4是示出在“R”方向上向上观察的图1中的第二封装件的平面图。
参照图1，半导体封装件1包括底板10、第一封装件P1和第二封装件P2。
如图1中所示，第一封装件P1和第二封装件P2可以安装在底板10上。底板10可以是封装基板。例如，底板10可以是印刷电路板（PCB）或陶瓷板。在一些示例实施例中，底板10可以是设置在电子产品中的套板（setboard），但是示例实施例不限于此。
尽管未示出，但是第一封装件P1和第二封装件P2可以通过底板10彼此电连接。换言之，从第二封装件P2输出的信号可以通过设置在底板10外部或内部的预定互连线被传输到第一封装件P1，从第一封装件P1输出的信号也可以通过设置在底板10外部或内部的预定互连线被传输到第二封装件P2。
安装在底板10上的第一封装件P1可以包括布置有多个凸球122和124的第一基板100以及安装在第一基板100上的第一芯片110。
在一些示例实施例中，第一芯片110可以是例如存储器芯片。详细地讲，第一芯片110可以是例如动态随机存取存储器（DRAM）芯片，但是示例实施例不限于此。
现在参照图1和图2，多个第一焊盘112和多个第二焊盘114可以设置在第一芯片110的顶表面上。详细地讲，第一焊盘112可以沿第一方向（例如，Y方向）设置在第一芯片110的第一侧（例如，A侧），第二焊盘114可以沿第一方向（例如，Y方向）设置在与第一侧（例如，A侧）相对的第二侧（例如，B侧）。换言之，第一焊盘112和第二焊盘114可以被设置成在第一芯片110的顶表面的相对侧沿与第一方向（例如，Y方向）平行地延伸。尽管图2示出了布置了七个第一焊盘112和七个第二焊盘114，但是仅为了举例说明而这样设置，可以设置各种数量的第一焊盘112和第二焊盘114。
在一些示例实施例中，第一焊盘112和第二焊盘114可以接收不同的信号。换言之，第一焊盘112可以接收来自第二封装件P2的第一信号，第二焊盘114可以接收来自第二封装件P2的与第一信号不同的第二信号。
这里，第一信号可以是例如数据信号，第二信号可以是指令信号和寻址信号（address signal）中的至少一种。如上所述，当根据示例实施例中的实施例的第一芯片110是DRAM芯片时，第一信号可以是驱动DRAM芯片所使用的数据（DQ）信号，第二信号可以是驱动DRAM芯片所使用的指令和/或寻址（CA）信号。因此，在这种情况下，第一焊盘112可以是DQ焊盘，第二焊盘114可以是CA焊盘。
然后，参照图1和图3，第一凸球122和第二凸球124可以设置在第一基板100上。详细地讲，第一凸球122可以在第一基板100的第一侧（例如，A侧）沿第一方向（例如，Y方向）对齐并设置，第二凸球124可以在与第一侧（例如，A侧）相对的第二侧（例如，B侧）沿第一方向（例如，Y方向）对齐并设置。同时，尽管图3示出了第一凸球122和第二凸球124包括七个水平凸球和十个竖直凸球（总共70个），但是仅为了举例说明而这样设置，第一凸球122和第二凸球124的数量可以以各种方式改变。
这里，第一芯片110的第一焊盘112和第一基板100的第一凸球122可以彼此电连接，第一芯片110的第二焊盘114和第一基板100的第二凸球124可以彼此电连接。换言之，从第二封装件P2提供的第一信号可以通过第一凸球122被传输到第一芯片110的第一焊盘112，从第二封装件P2提供的第二信号可以通过第二凸球124被传输到第一芯片110的第二焊盘114。
图1示出了第一芯片110和第一基板100通过引线键合彼此电连接，但是示例实施例不限于此。第一芯片110和第一基板100可以通过芯片倒装键合彼此电连接。
第一基板100可以通过设置在其内的互连件102、104和106将第一凸球122电连接到第一焊盘112或者将第二凸球124电连接到第二焊盘114。换言之，从第二封装件P2提供的第一信号可以通过底板10被传输到第一基板100的第一凸球122，然后传输到第一凸球122的第一信号可以通过设置在第一基板100上的互连件102、104和106被传输到第一芯片110的第一焊盘112。此外，从第二封装件P2提供的第二信号可以通过底板10被传输到第一基板100的第二凸球124，然后传输到第二凸球124的第二信号可以通过设置在第一基板100上的互连件102、104和106被传输到第一芯片110的第二焊盘114。
在一些示例实施例中，奇数个互连件102、104和106可以设置在第一基板100上。换言之，图1示出了在第一基板100中设置了三个互连件102、104和106，但是示例实施例不限于此。相反，互连件的数量可以根据需要以各种方式改变。在一些其他示例实施例中，例如，可以在第一基板100中设置五个或七个互连件。
互连件102、104和106可以包括第一导电层102、第二导电层104和第三导电层106。这里，第一至第三导电层102、104和106可以通过第一至第四绝缘层101、103、105和107彼此绝缘。
在一些示例实施例中，第一导电层102和第三导电层106可被用于将第一芯片110的第一焊盘112和第二焊盘114分别电连接到第一基板100的第一凸球122和第二凸球124。设置在第一导电层102和第三导电层106之间的第二导电层104可以用于向第一芯片110的第一焊盘112和第二焊盘114分别提供电源电压Vdd和接地电压Vss。如此，如果设置在第一导电层102和第三导电层106之间的第二导电层104用于向第一芯片110的第一焊盘112和第二焊盘114提供电源电压Vdd和接地电压Vss，并且设置在第二导电层104的外部的第一导电层102和第三导电层106用作信号传递的路由（routing）路径，则可以在信号传输过程中减少不必要产生的噪声，从而改善整个封装件的电源完整性（PI）和信号完整性（SI）。
接下来，参照图1和图4，第二封装件P2可以在底板10上安装在第一封装件P1的一侧。换言之，在一些示例实施例中，半导体封装件1可以是第一封装件P1和第二封装件P2沿水平方向安装在底板10（例如，套板）上的分立封装件。
同时，图1示出了第二封装件P2安装在第一封装件P1的第一侧（例如，A侧），但是示例实施例不限于此。第一封装件P1和第二封装件P2的布置可以以各种方式改变。
第二封装件P2可以包括布置有多个凸球222和224的第二基板200以及安装在第二基板200上的第二芯片210。在一些示例实施例中，第二封装件P2可以是仅具有安装在其上的第二芯片210的单个芯片封装件（SCP）。
在一些示例实施例中，第二芯片210可以包括以芯片上系统（SoC）类型可安装的各种芯片。详细地讲，第二芯片210可以包括SoC类型的各种芯片，例如，处理芯片或调制解调器芯片等。具体地讲，在一些示例实施例中，在第二芯片210是处理芯片的情况下，第二芯片210可以是例如应用处理器（AP）芯片或图像信号处理器（ISP）芯片，但是示例实施例不限于此。
第一引脚212和第二引脚214可以布置在第二芯片210的底表面上。详细地讲，与示出的实施例中相似，第一引脚212可以设置在第二芯片210的第三侧（例如，C侧），第二引脚214可以设置在与第三侧（例如，C侧）相对的第四侧（例如，D侧）。换言之，第一引脚212和第二引脚214可以在第二芯片210的相对侧彼此分离。
在一些示例实施例中，第一引脚212和第二引脚214可以输出不同的信号。换言之，第一引脚212可以输出第一信号，第二引脚214可以输出与第一信号不同的第二信号。
例如，第一信号可以是数据信号，第二信号可以是指令信号和寻址信号中的至少一种。如上所述，在根据本实施例的第一芯片110是DRAM芯片的情况下，第一信号可以是驱动DRAM芯片所使用的DQ信号，第二信号可以是驱动DRAM芯片所使用的CA信号。因此，在这种情况下，第一焊盘112可以是DQ焊盘，第二焊盘114可以是CA焊盘。
第三凸球222和第四凸球224可以设置在第二基板200上。如所示，可以设置多个第三凸球222和多个第四凸球224。详细地讲，第二基板200的第三凸球222和第四凸球224可以沿第一方向（例如，Y方向）在第三侧（例如，C侧）彼此相邻地对齐。这里，第二封装件P2的第三侧（例如，C侧）可以与第一封装件P1的第一侧（例如，A侧）相邻。在另一方面，设置在第一封装件P1的第一侧（例如，A侧）处的第一凸球122可以通过底板10以最小的距离连接到设置在第二封装件P2的第三侧（例如，C侧）处的第三凸球222和第四凸球224。
在一些示例实施例中，第四凸球224可以设置在第三凸球222之间，如所示。详细地讲，第四凸球224可以在第二基板200的第三侧（例如，C侧）沿第一方向（例如，Y方向）对齐并设置，具体地讲，第四凸球224位于第二基板200的中央部分中。此外，第三凸球222也可以在第二基板200的第三侧（例如，C侧）沿第一方向（例如，Y方向）对齐并设置，具体地讲，第三凸球222位于第四凸球224的上侧和下侧。
同时，尽管图4示出了第三凸球222和第四凸球224包括10个水平凸球和10个竖直凸球（总共100个），但是仅为了举例说明而这样设置，第三凸球222和第四凸球224的数量可以以各种方式改变。
这里，第二芯片210的第一引脚212与第二基板200的第一凸球222可以彼此电连接，第二芯片210的第二引脚214与第二基板200的第二凸球224可以彼此电连接。换言之，可以通过第二基板200路由从第一引脚212输出的第一信号，然后使第一信号通过与第一封装件P1相邻的第三凸球222输出，并且可以通过第二基板200路由从第二引脚214输出的第二信号，然后使第二信号通过与第一封装件P1相邻的第四凸球224输出。
图1示出了第二芯片210和第二基板200通过芯片倒装键合彼此电连接，但是示例实施例不限于此。第二芯片210和第二基板200可以通过引线键合彼此电连接。
第二基板200可以通过设置在其内的互连件202、204和206将第三凸球222电连接到第一引脚212，或者将第四凸球224电连接到第二引脚214。换言之，可以通过设置在第二基板200上的互连件202、204和206路由从第二芯片210输出的第一信号，然后第一信号被传输到与第一封装件P1相邻的第三凸球222，并且可以通过设置在第二基板200上的互连件202、204和206路由从第二芯片210输出的第二信号，然后使第二信号被传输到与第一封装件P1相邻的第四凸球224。
同时，在一些示例实施例中，与在第一基板100中相似，奇数个互连件202、204和206也可以设置在第二基板200中。换言之，图1示出了在第二基板200中设置了三个互连件202、204和206，但是示例实施例不限于此。相反，互连件的数量可以根据需要以各种方式改变。例如，在一些其他示例实施例中，可以在第二基板200中设置五个或七个互连件。
互连件202、204和206可以包括第四导电层202、第五导电层204和第六导电层206。这里，第四至第六导电层202、204和206可以通过第五至第八绝缘层201、203、205和207而彼此绝缘。
在一些示例实施例中，第四导电层202和第六导电层206可以用于将第二芯片210的第一引脚212和第二引脚214分别电连接到第二基板200的第三凸球222和第四凸球224。具体地讲，如上所述，第二芯片210的第二引脚214可以设置在第二封装件P2的第四侧（例如，D侧），但是可以通过设置在第二基板200中的第四导电层202和第六导电层206路由第二引脚214，然后使第二引脚214电连接到与第一封装件P1相邻的第四凸球224。
同时，设置在第四导电层202和第六导电层206之间的第五导电层204可以用于向第二芯片210的第一引脚212和第二引脚214分别提供电源电压Vdd和接地电压Vss。如此，如果设置在第四导电层202和第六导电层206之间的第五导电层204用于向第二芯片210的第一引脚212和第二引脚214提供电源电压Vdd和接地电压Vss，并且设置在第五导电层204外部的第四导电层202和第六导电层206用作用于信号传输的路由路径，则在信号传输过程中可以减少不必要地产生的噪声，从而与第一封装件P1相似地改善整个封装件的电源完整性（PI）和信号完整性（SI）。
如上所述，在根据示例实施例的半导体封装件1中，例如，用作DQ焊盘的第一焊盘112设置在第一芯片110的第一侧（例如，A侧），用作CA焊盘的第二焊盘114设置在第一芯片110的第二侧（例如，B侧），用作DQ引脚的第一引脚212设置在第二芯片210的与第一芯片110的第一侧（例如，A侧）相邻的第三侧（例如，C侧），用作CA引脚的第二引脚214设置在第二中，当第一封装件P1和第二封装件P2被构造为水平地安装在底板10（例如，套板）上的分立封装件时，可以确保最小路由距离，从而改善整个封装件的信号完整性（SI）和电源完整性（PI）劣化并防止在信号传输过程中产芯片210的远离第一芯片110的第一侧（例如，A侧）的第四侧（例如，D侧）。
然而，在根据示例实施例的半导体封装件1中，通过设置在第二基板200中的互连件202、204和206路由第一引脚212和第二引脚214，然后使第一引脚212和第二引脚214电连接到第三凸球222和第四凸球224，从而第一引脚212和第二引脚214通过底板10以最小距离连接到第一封装件P1的第一凸球122和第二凸球124。换言之，在根据示例实施例的半导体封装件1生不必要的噪声。因此，可以改善半导体封装件1的性能和可靠性。
接下来，将参照图5来描述根据示例实施例的半导体封装件的第二封装件。
图5是示出在图1中的“R”方向上向上观察的根据示例实施例的半导体封装件的第二封装件的平面图。下面的描述将集中于先前的示例实施例和本示例实施例之间的区别，并且将省略重复的解释。
现在参照图5，多个第三凸球222和多个第四凸球224可以设置在半导体封装件2的第二基板200上。此外，如图5中所示，第二基板200的第三凸球222和第四凸球224可以沿第一方向（例如，Y方向）在第三侧（例如，C侧）彼此相邻地对齐。这里，第二封装件P2的第三侧（例如，C侧）可以与第一封装件P1的第一侧（例如，A侧）相邻。换言之，设置在第一封装件P1的第一侧（例如，A侧）的第一凸球122可以通过底板10以最小距离连接到设置在第二封装件P2的第三侧（例如，C侧）的第三凸球222和第四凸球224。
如图5中所示，第四凸球224可以设置在第三凸球222上侧。详细地讲，第四凸球224可以沿第一方向（例如，Y方向）在第二基板200的第三侧（例如，C侧）对齐，具体地讲，第四凸球224位于第三凸球222上侧。如上所述，如果第四凸球224聚集并设置在第二基板200的上侧，则简化了路由结构，从而防止在信号传输过程中产生不必要的噪声。
接下来，将参照图6来描述根据示例实施例的半导体封装件的第二封装件。
图6是示出在图1中的“R”方向上向上观察的根据示例实施例的半导体封装件的第二封装件的平面图。下面的描述将集中于先前的示例实施例和本示例实施例之间的区别，并且将省略重复的解释。
参照图6，多个第三凸球222和多个第四凸球224可以设置在半导体封装件3的第二基板200上。此外，如图6中所示，第二基板200的第三凸球222和第四凸球224可以沿第一方向（例如，Y方向）在第三侧（例如，C侧）彼此相邻地对齐。这里，第二封装件P2的第三侧（例如，C侧）可以与第一封装件P1的第一侧（例如，A侧）相邻。换言之，设置在第一封装件P1的第一侧（例如，A侧）的第一凸球122可以通过底板10以最小距离连接到设置在第二封装件P2的第三侧（例如，C侧）的第三凸球222和第四凸球224。
如图6中所示，第四凸球224可以设置在第三凸球222下侧。详细地讲，第四凸球224可以沿第一方向（例如，Y方向）在第二基板200的第三侧（例如，C侧）对齐，具体地讲，第四凸球224位于第三凸球222下侧。如上所述，如果第四凸球224聚集并设置在第二基板200的下侧，则简化了路由结构，从而防止在信号传输过程中产生不必要的噪声。
接下来，将参照图7来描述根据示例实施例的半导体封装件的第二封装件。
图7是示出在图1中的“R”方向上向上观察的根据示例实施例的半导体封装件的第二封装件的平面图。下面的描述将集中于先前的示例实施例和本示例实施例之间的区别，并且将省略重复的解释。
参照图7，多个第三凸球222和多个第四凸球224可以设置在半导体封装件4的第二基板200上。此外，如图7中所示，第二基板200的第三凸球222和第四凸球224可以沿第一方向（例如，Y方向）在第三侧（例如，C侧）彼此相邻地对齐。这里，第二封装件P2的第三侧（例如，C侧）可以与第一封装件P1的第一侧（例如，A侧）相邻。换言之，设置在第一封装件P1的第一侧（例如，A侧）的第一凸球122可以通过底板10以最小距离连接到设置在第二封装件P2的第三侧（例如，C侧）的第三凸球222和第四凸球224。
如图7中所示，第四凸球224可以设置在第三凸球222之间且在第一方向（例如，Y方向）上延伸成线。如图4中所示，根据底板10的互连构造，通过第四凸球224的布置简化了路由结构，从而防止在信号传输过程中产生不必要的噪声。
接下来，将参照图8和图9来描述根据示例实施例的半导体封装件。
图8是根据示例实施例的半导体封装件的概念剖视图，图9是在“Q”方向上向上观察的图8中的第一封装件的平面图。下面的描述将集中于先前的示例实施例和本示例实施例之间的区别，并且将省略重复的解释。
参照图8和图9，多个第一凸球122和多个第二凸球124可以在半导体封装件5的第一基板100上被设置成与第一基板100的第一侧（例如，A侧）相邻。详细地讲，如图8和图9中所示，一些第一凸球122和一些第二凸球124可以沿第一方向（例如，Y方向）在第一基板100的第一侧（例如，A侧）对齐，剩余的第二凸球124可以沿第一方向（例如，Y方向）在与第一基板100的第一侧（例如，A侧）相对的第二侧（例如，B侧）对齐。
这里，第二封装件P2的第三凸球222和第四凸球224的布置可以与上述半导体封装件1至半导体封装件4中的一个半导体封装件的第三凸球222和第四凸球224的布置相同。
如此，如果一些第二凸球124布置在第一基板100的第一侧（例如，A侧），则第一封装件P1的第二凸球124与第二封装件P2的第四凸球224以减小的长度彼此连接。因此，可以使半导体封装件5的路由长度最小化，从而防止在信号传输过程中产生不必要的噪声。
接下来，将参照图10来描述根据示例实施例的半导体封装件。
图10是示出在图8中的“Q”方向上向上观察的根据示例实施例的半导体封装件的第一封装件的平面图。下面的描述将集中于先前的示例实施例和本示例实施例之间的区别，并且将省略重复的解释。
参照图10，多个第一凸球122和多个第二凸球124可以在半导体封装件6的第一基板100上被设置成与第一基板100的第一侧（例如，A侧）相邻。详细地讲，如图10中所示，一些第一凸球122和一些第二凸球124可以沿第一方向（例如，Y方向）在第一基板100的第一侧（例如，A侧）对齐。具体地讲，一些第二凸球124可以设置在第一凸球122的上侧。同时，剩余的第二凸球124可以沿第一方向（例如，Y方向）在与第一基板100的第一侧（例如，A侧）相对的第二侧（例如，B侧）对齐。
这里，第二封装件P2的第三凸球222和第四凸球224的布置可以与上述半导体封装件1至半导体封装件4中的一个半导体封装件的第三凸球222和第四凸球224的布置相同。
如此，如果一些第二凸球124聚集并布置在第一基板100的第一侧（例如，A侧），则第一封装件P1的第二凸球124以及第二封装件P2的第四凸球224以减小的长度彼此连接。因此，可以使半导体封装件6的路由长度最小化，从而防止在信号传输过程中产生不必要的噪声。
接下来，将参照图11来描述根据示例实施例的半导体封装件。图11是示出在图8中的“Q”方向上向上观察的根据示例实施例的半导体封装件的第一封装件的平面图。下面的描述将集中于先前的示例实施例和本示例实施例之间的区别，并且将省略重复的解释。
参照图11，多个第一凸球122和多个第二凸球124可以在半导体封装件7的第一基板100上被设置成与第一基板100的第一侧（例如，A侧）相邻。详细地讲，如图11中所示，一些第一凸球122和一些第二凸球124可以沿第一方向（例如，Y方向）在第一基板100的第一侧（例如，A侧）对齐。具体地讲，一些第二凸球124可以设置在第一凸球122的下侧。同时，剩余的第二凸球124可以沿第一方向（例如，Y方向）在与第一基板100的第一侧（例如，A侧）相对的第二侧（例如，B侧）对齐。
这里，第二封装件P2的第三凸球222和第四凸球224的布置可以与上述半导体封装件1至半导体封装件4中的一个半导体封装件的第三凸球222和第四凸球224的布置相同。
如此，如果一些第二凸球124聚集并布置在第一基板100的下侧，则通过所述布置简化了路由结构，从而防止在信号传输过程中产生不必要的噪声。
接下来，将参照图12至图15来描述应用根据一些示例实施例的半导体装置的电子系统及其应用示例。
图12是根据一些示例实施例的包含半导体装置的电子系统的框架图，图13至图15示出了可应用图12中示出的电子系统的示例性电子装置。
参照图12，电子系统900可以包括可以通过总线920执行数据通信的存储器系统912、处理器914、RAM916、用户接口918和通信模块919。
处理器914可以执行程序并且可以控制电子系统900。此外，RAM916可以用作处理器914的操作存储器。同时，在一些示例实施例中，处理器914和RAM916可以以分立封装件的形式安装在套板上。在这种情况下，可以以半导体封装件1至7中的一个半导体封装件的形式安装处理器914和RAM916。
用户接口918可以用于将数据输入到电子系统900或者从电子系统900输出数据。
存储器系统912可以存储用于操作处理器914的代码、处理器914处理的数据以及外部输入的数据。存储系统912可以包括控制器和存储器装置。控制器可以连接到总线920和存储器装置。控制器可以被构造成驱动用于控制存储器装置的固件。
作为示例，控制器还可以包括公知组件，所述公知组件包括内部RAM、内部处理单元、主机接口和存储器接口。
这里，内部RAM可以用作处理单元的操作存储器。处理单元可以控制控制器的全部操作。
主机接口包括用于在总线920和控制器之间进行数据交换的协议。例如，控制器可以被构造成通过下述各种标准化的接口协议中的一种与外部装置（主机）进行通信，所述接口协议为例如通用串行总线（USB）、多媒体卡（MMC）、外设组件互连（PCI）、外设组件互连扩展（PCI-E）、高级技术附件（ATA、并行-ATA、pATA）、串行-ATA（SATA）、小型计算机小接口（SCSI）、增强型小型盘接口（ESDI）以及电子集成驱动器（IDE）。存储器接口被构造成与存储装置连接。例如，存储器接口包括NAND接口或NOR接口。
存储器系统912可以被构造成另外包括误差校正块。误差校正块可以被构造成检测从存储器装置读取的数据的误差并利用误差校正码（ECC）校正检测的误差。
同时，控制器和存储器装置可以被集成为单个半导体装置。作为示例，控制器和存储器装置可以集成为一个半导体装置以构造存储卡。例如，控制器和存储器装置可以被集成为一个半导体装置以构造PC卡（例如，PCMCIA）、压缩闪存卡（CF）、智能媒体卡（SM/SMC）、记忆棒、多媒体卡（例如，MMC、RS-MMC和微型MMC）、SD卡（例如，SD、袖珍型SD和微型SD）以及通用闪存装置（例如，UFS）。
存储系统912可以安装在各种类型的封装件中。存储系统912的封装件的示例可以包括层叠封装件（PoP）、球栅阵列（BGA）、芯片级封装件（CSP）、塑料引线芯片载体（PLCC）、塑料双列直插式封装件（PDIP）、华夫裸片封装件（die in waffle pack）、晶片形式的裸片（die in wafer form）、板上芯片（COB）、陶瓷双列直插式封装件（CERDIP）、塑料公制四方扁平封装件（MQFP）、薄型四方扁平封装件（TQFP）、小外形集成电路（SOIC）、收缩型小外形封装件（SSOP）、薄型小外形封装件（TSOP）、系统级封装件（SIP）、多芯片封装件（MCP）、晶片级制造封装件（WFP）以及晶片级处理堆叠封装件（WSP）。
通信模块919可以通过总线920与存储器系统912、处理器914、RAM916以及用户接口918进行通信。此外，通信模块919可以包括根据一些示例实施例的半导体封装件。
电子系统900可以应用于各种电子装置的电子控制装置。图13示出了电子系统（图12中的900）应用于移动电话（1000）的示例，图14示出了电子系统（图12中的900）应用于平板PC的示例，图15示出了电子系统（图12中的900）应用于笔记本式计算机的示例。此外，对于本领域技术人员明显的是，电子系统（图12中的900）可以应用于包括个人数字助理（PDA）、数字音乐播放器、存储卡、具有移动通信能力的移动终端的各种应用。
尽管已经参照示例实施例的示例性实施例具体地示出并描述了示例实施例，但是本领域普通技术人员将理解的是，在不脱离如权利要求限定的示例实施例的精神和范围的情况下，可以对其做出形式和细节上的各种改变。因此，期望的是，示例实施例在所有方面被认为是示出性的而不是限制性的，参照权利要求而不是上述描述来指示示例实施例的范围。

Claims (30)

1.一种半导体封装件，所述半导体封装件包括：
芯片，包括位于芯片的第一侧用于输出第一信号的第一引脚和位于芯片的第二侧用于输出与第一信号不同的第二信号的第二引脚；以及
基板，其上具有芯片，基板包括电连接到第一引脚的第一凸球和电连接到第二引脚的第二凸球，
其中，第一凸球和第二凸球在基板的第一侧和第二侧中的一个处相邻。
2.如权利要求1所述的半导体封装件，其中，第一信号包括数据信号，第二信号包括指令信号和寻址信号中的至少一种。
3.如权利要求2所述的半导体封装件，其中，第一引脚电连接到动态随机存取存储器的数据焊盘，第二引脚电连接到动态随机存取存储器的指令和/或寻址焊盘。
4.如权利要求1所述的半导体封装件，其中，芯片包括应用处理器芯片。
5.如权利要求1所述的半导体封装件，其中，第一凸球和第二凸球每个中的多个凸球位于基板上，多个第二凸球位于多个第一凸球之间。
6.如权利要求1所述的半导体封装件，其中，第一凸球和第二凸球每个中的多个凸球位于基板上，多个第二凸球在基板上侧，多个第一凸球位于基板下侧。
7.如权利要求1所述的半导体封装件，其中，基板包括顺序堆叠的第一导电层至第三导电层，第一导电层和第三导电层被构造成使第一引脚和第二引脚分别电连接到第一凸球和第二凸球，第二导电层被构造成向第一引脚和第二引脚提供电源电压和接地电压。
8.一种半导体封装件，所述半导体封装件包括：
底板；
第一封装件，位于底板上并包括被构造成接收第一信号的第一凸球、被构造成接收与第一信号不同的第二信号的第二凸球以及被构造成通过第一凸球和第二凸球接收第一信号和第二信号的第一芯片；以及
第二封装件，在底板上位于第一封装件的一侧，第二封装件包括被构造成输出第一信号的第三凸球、被构造成输出第二信号的第四凸球以及被构造成通过第三凸球和第四凸球输出第一信号和第二信号的第二芯片，
其中，第一凸球和第二凸球在第一封装件的第一侧相邻，第三凸球和第四凸球在第二封装件的第三侧相邻，第二封装件的第三侧与第一封装件的第一侧相邻。
9.如权利要求8所述的半导体封装件，其中，第一信号包括数据信号，第二信号包括指令信号和寻址信号中的至少一种。
10.如权利要求8所述的半导体封装件，其中，第一芯片包括存储器芯片，第二芯片包括以芯片上系统的类型构造的芯片。
11.如权利要求10所述的半导体封装件，其中，存储器芯片包括动态随机存取存储器芯片，以芯片上系统的类型构造的芯片包括包含应用处理器芯片和图像信号处理器芯片的处理芯片以及调制解调器芯片。
12.如权利要求11所述的半导体封装件，其中，第二封装件是仅具有以芯片上系统的类型构造的芯片的单个芯片封装件。
13.如权利要求8所述的半导体封装件，其中，第一焊盘被构造成通过第一凸球接收第一信号并位于第一芯片的第一侧，第二焊盘被构造成通过第二凸球接收第二信号并位于第一芯片的与第一芯片的第一侧相对的第二侧。
14.如权利要求13所述的半导体封装件，其中，第一焊盘包括数据焊盘，第二焊盘包括指令和/或寻址焊盘。
15.如权利要求8所述的半导体封装件，其中，第一引脚被构造成将第一信号输出到第三凸球并位于第二芯片的第三侧，第二引脚被构造成将第二信号输出到第四凸球并位于第二芯片的与第二芯片的第三侧相对的第四侧。
16.如权利要求8所述的半导体封装件，其中，多个第一凸球和多个第二凸球位于第一封装件，多个第三凸球和多个第四凸球位于第二封装件，所述多个第一凸球与所述多个第三凸球相邻。
17.如权利要求16所述的半导体封装件，其中，所述多个第二凸球位于所述多个第一凸球之间，所述多个第四凸球位于所述多个第三凸球之间。
18.如权利要求16所述的半导体封装件，其中，所述多个第二凸球位于第一封装件上侧，所述多个第一凸球位于所述多个第二凸球下侧，所述多个第三凸球位于第二封装件上侧，所述多个第四凸球位于所述多个第三凸球下侧。
19.一种半导体封装件，所述半导体封装件包括：
底板；
第一封装件，位于底板上并包括被构造成接收第一信号的第一凸球、被构造成接收与第一信号不同的第二信号的第二凸球以及被构造成通过第一凸球和第二凸球接收第一信号和第二信号的第一芯片；以及
第二封装件，在底板上位于第一封装件的一侧并包括被构造成输出第一信号的第三凸球、被构造成输出第二信号的第四凸球以及被构造成通过第三凸球和第四凸球输出第一信号和第二信号的第二芯片，
其中，第一凸球位于第一封装件的第一侧，第二凸球位于第一封装件的与第一封装件的第一侧相对的第二侧，第三凸球和第四凸球在第二封装件的第三侧相邻，第二封装件的第三侧与第一封装件的第一侧相邻。
20.如权利要求19所述的半导体封装件，其中，第一焊盘被构造成通过第一凸球接收第一信号并位于第一芯片的第一侧，第二焊盘被构造成通过第二凸球接收第二信号并位于与第一芯片的第一侧相对的第二侧。
21.如权利要求20所述的半导体封装件，其中，第一焊盘包括数据焊盘，第二焊盘包括指令和/或寻址焊盘。
22.如权利要求19所述的半导体封装件，其中，被构造成将第一信号输出到第三凸球的第一引脚位于第二芯片的第三侧，被构造成将第二信号输出到第四凸球的第二引脚位于第二芯片的与第二芯片的第三侧相对的第四侧。
23.一种半导体封装件，所述半导体封装件包括：
底板；
第一基板，位于底板上并包括被构造成接收第一信号的第一凸球和被构造成接收第二信号的第二凸球；
第一芯片，位于第一基板上并包括被构造成通过第一凸球接收第一信号的第一焊盘和被构造成通过第二凸球接收第二信号的第二焊盘，第一焊盘位于第一芯片的第一侧，第二焊盘位于与第一芯片的第一侧相对的第二侧；
第二基板，在底板上位于第一基板的一侧并包括被构造成输出第一信号的第三凸球和被构造成输出第二信号的第四凸球；以及
第二芯片，位于第二基板上并包括被构造成将第一信号输出到第三凸球的第一引脚和被构造成将第二信号输出到第四凸球的第二引脚，第一引脚位于第二芯片的第三侧，第二引脚位于与第二芯片的第三侧相对的第四侧，
其中，第一芯片的第一侧与第二芯片的第三侧相邻，第一基板的第一凸球和第二凸球与第一芯片的第一侧相邻，第二基板的第三凸球和第四凸球在第二芯片的第三侧相邻。
24.如权利要求23所述的半导体封装件，其中，第一信号包括数据信号，第二信号包括指令信号和寻址信号中的至少一种。
25.如权利要求23所述的半导体封装件，其中，第一芯片包括存储器芯片，第二芯片包括以芯片上系统的类型构造的芯片。
26.如权利要求23所述的半导体封装件，其中，存储器芯片包括动态随机存取存储器芯片，并且以芯片上系统的类型构造的芯片包括应用处理器芯片。
27.如权利要求23所述的半导体封装件，其中，第一焊盘包括数据焊盘，第二焊盘包括指令和/或寻址焊盘，第一引脚包括数据引脚，第二引脚包括指令和/或寻址引脚。
28.如权利要求23所述的半导体封装件，其中，第一基板包括顺序堆叠的第一导电层至第三导电层，第一导电层和第三导电层被构造为将第一焊盘和第二焊盘分别电连接到第一凸球和第二凸球，第二导电层被构造成向第一引脚和第二引脚提供电源电压和接地电压。
29.如权利要求28所述的半导体封装件，其中，第二基板包括顺序堆叠的第四导电层至第六导电层，第四导电层和第六导电层被构造成将第一引脚和第二引脚分别电连接到第三凸球和第四凸球，第五导电层被构造成向第一引脚和第二引脚提供电源电压和接地电压。
30.一种用于路由半导体封装件的方法，所述方法包括：
设置底板；
将第一封装件安装在底板上，第一封装件包括被构造成接收第一信号的第一凸球、被构造成接收第二信号的第二凸球以及被构造成通过第一凸球和第二凸球接收第一信号和第二信号的第一芯片；以及
在底板上将第二封装件安装在第一封装件的一侧，第二封装件包括被构造成输出第一信号的第三凸球、被构造成输出第二信号的第四凸球以及被构造成通过第三凸球和第四凸球输出第一信号和第二信号的第二芯片，
其中，第一凸球和第二凸球在第一封装件的第一侧相邻，第三凸球和第四凸球在第二封装件的第三侧相邻，第二封装件的第三侧与第一封装件的第一侧相邻。
CN201310682942.8A 2012-12-10 2013-12-10 半导体封装件和用于路由封装件的方法 Active CN103871980B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120142786A KR102032887B1 (ko) 2012-12-10 2012-12-10 반도체 패키지 및 반도체 패키지의 라우팅 방법
KR10-2012-0142786 2012-12-10

Publications (2)

Publication Number Publication Date
CN103871980A true CN103871980A (zh) 2014-06-18
CN103871980B CN103871980B (zh) 2018-01-16

Family

ID=50880074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310682942.8A Active CN103871980B (zh) 2012-12-10 2013-12-10 半导体封装件和用于路由封装件的方法

Country Status (3)

Country Link
US (1) US10056321B2 (zh)
KR (1) KR102032887B1 (zh)
CN (1) CN103871980B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111133569B (zh) * 2017-09-29 2023-09-08 株式会社爱信 电路基板、电路基板的设计方法以及半导体装置
TWI715486B (zh) * 2020-04-20 2021-01-01 瑞昱半導體股份有限公司 半導體封裝
CN113555351B (zh) * 2020-04-23 2024-02-06 瑞昱半导体股份有限公司 半导体封装
US20240006332A1 (en) * 2022-07-01 2024-01-04 Intel Corporation Fiducial marks for verifying alignment accuracy of bonded integrated circuit dies

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1433252A (zh) * 2002-01-07 2003-07-30 株式会社日立制作所 半导体装置及其制造方法
CN1531087A (zh) * 2003-02-28 2004-09-22 尔必达存储器株式会社 层叠型半导体封装件
CN1592894A (zh) * 2002-06-27 2005-03-09 纳佐米通讯公司 无线应用的应用处理器和存储器体系结构
US20050280146A1 (en) * 2004-06-17 2005-12-22 Cornelius William P Interposer containing bypass capacitors for reducing voltage noise in an IC device
CN1822364A (zh) * 2005-02-18 2006-08-23 富士通株式会社 半导体器件

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3609935B2 (ja) * 1998-03-10 2005-01-12 シャープ株式会社 高周波半導体装置
US6104258A (en) * 1998-05-19 2000-08-15 Sun Microsystems, Inc. System and method for edge termination of parallel conductive planes in an electrical interconnecting apparatus
US6970362B1 (en) * 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
JPWO2002057921A1 (ja) * 2001-01-19 2004-07-22 株式会社日立製作所 電子回路装置
JP4221238B2 (ja) 2002-09-26 2009-02-12 エルピーダメモリ株式会社 メモリモジュール
JP3910908B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 半導体装置用基板及びこの製造方法、並びに半導体装置
US20040245617A1 (en) * 2003-05-06 2004-12-09 Tessera, Inc. Dense multichip module
US6965170B2 (en) 2003-11-18 2005-11-15 International Business Machines Corporation High wireability microvia substrate
JP3896112B2 (ja) * 2003-12-25 2007-03-22 エルピーダメモリ株式会社 半導体集積回路装置
US20050195629A1 (en) * 2004-03-02 2005-09-08 Leddige Michael W. Interchangeable connection arrays for double-sided memory module placement
US7528473B2 (en) * 2004-03-19 2009-05-05 Renesas Technology Corp. Electronic circuit, a semiconductor device and a mounting substrate
JP4647243B2 (ja) * 2004-05-24 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US7700409B2 (en) * 2004-05-24 2010-04-20 Honeywell International Inc. Method and system for stacking integrated circuits
JP2006147676A (ja) * 2004-11-17 2006-06-08 Nec Corp 半導体集積回路パッケージ用配線基板とその配線基板を用いた半導体集積回路装置
JP4674850B2 (ja) * 2005-02-25 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置
JP4216825B2 (ja) * 2005-03-22 2009-01-28 株式会社日立製作所 半導体パッケージ
US7545031B2 (en) * 2005-04-11 2009-06-09 Stats Chippac Ltd. Multipackage module having stacked packages with asymmetrically arranged die and molding
JP4345705B2 (ja) * 2005-04-19 2009-10-14 エルピーダメモリ株式会社 メモリモジュール
US7464225B2 (en) * 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
JP4353328B2 (ja) 2005-09-28 2009-10-28 エルピーダメモリ株式会社 半導体パッケージの製造方法及び半導体パッケージ
JP4689461B2 (ja) * 2005-12-26 2011-05-25 富士通株式会社 プリント基板
US7352602B2 (en) 2005-12-30 2008-04-01 Micron Technology, Inc. Configurable inputs and outputs for memory stacking system and method
JP4662474B2 (ja) * 2006-02-10 2011-03-30 ルネサスエレクトロニクス株式会社 データ処理デバイス
KR100701707B1 (ko) 2006-03-03 2007-03-29 주식회사 하이닉스반도체 플립 칩 패키지
KR100753127B1 (ko) 2006-04-12 2007-08-30 주식회사 하이닉스반도체 시리얼 입/출력 인터페이스를 가진 멀티-포트 메모리 소자
TW200818451A (en) * 2006-06-02 2008-04-16 Renesas Tech Corp Semiconductor device
JP4362784B2 (ja) * 2006-07-06 2009-11-11 エルピーダメモリ株式会社 半導体装置
KR100885911B1 (ko) * 2006-11-16 2009-02-26 삼성전자주식회사 열방출 특성을 개선한 반도체 패키지
JP5137179B2 (ja) * 2007-03-30 2013-02-06 ルネサスエレクトロニクス株式会社 半導体装置
JP4734282B2 (ja) * 2007-04-23 2011-07-27 株式会社日立製作所 半導体チップおよび半導体装置
JP5222509B2 (ja) 2007-09-12 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置
JP5548342B2 (ja) * 2007-10-23 2014-07-16 パナソニック株式会社 半導体装置
US7768138B2 (en) * 2007-10-23 2010-08-03 Panasonic Corporation Semiconductor device
JP5259383B2 (ja) 2008-12-26 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置および半導体システム
JP5420671B2 (ja) * 2009-09-14 2014-02-19 株式会社日立製作所 半導体装置
KR101069517B1 (ko) 2009-10-05 2011-09-30 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US8796863B2 (en) * 2010-02-09 2014-08-05 Samsung Electronics Co., Ltd. Semiconductor memory devices and semiconductor packages
JP2011187809A (ja) * 2010-03-10 2011-09-22 Renesas Electronics Corp 半導体装置および多層配線基板
JP2011249582A (ja) * 2010-05-27 2011-12-08 Elpida Memory Inc 半導体装置
JP5669175B2 (ja) * 2010-06-28 2015-02-12 ルネサスエレクトロニクス株式会社 電子機器
KR101715761B1 (ko) * 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
JP5503567B2 (ja) * 2011-01-26 2014-05-28 株式会社日立製作所 半導体装置および半導体装置実装体
JP5574539B2 (ja) 2011-02-15 2014-08-20 ルネサスエレクトロニクス株式会社 半導体装置及び電子装置
KR101811301B1 (ko) 2011-05-24 2017-12-26 삼성전자주식회사 반도체 패키지
US8873320B2 (en) * 2011-08-17 2014-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. DRAM repair architecture for wide I/O DRAM based 2.5D/3D system chips
US8634221B2 (en) * 2011-11-01 2014-01-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Memory system that utilizes a wide input/output (I/O) interface to interface memory storage with an interposer and that utilizes a SerDes interface to interface a memory controller with an integrated circuit, and a method
US20130134553A1 (en) * 2011-11-30 2013-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer and semiconductor package with noise suppression features
KR101903520B1 (ko) * 2012-01-06 2018-10-04 에스케이하이닉스 주식회사 반도체 장치
JP6058349B2 (ja) * 2012-10-24 2017-01-11 ルネサスエレクトロニクス株式会社 電子装置及び半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1433252A (zh) * 2002-01-07 2003-07-30 株式会社日立制作所 半导体装置及其制造方法
CN1592894A (zh) * 2002-06-27 2005-03-09 纳佐米通讯公司 无线应用的应用处理器和存储器体系结构
CN1531087A (zh) * 2003-02-28 2004-09-22 尔必达存储器株式会社 层叠型半导体封装件
US20050280146A1 (en) * 2004-06-17 2005-12-22 Cornelius William P Interposer containing bypass capacitors for reducing voltage noise in an IC device
CN1822364A (zh) * 2005-02-18 2006-08-23 富士通株式会社 半导体器件

Also Published As

Publication number Publication date
CN103871980B (zh) 2018-01-16
US10056321B2 (en) 2018-08-21
US20140159237A1 (en) 2014-06-12
KR102032887B1 (ko) 2019-10-16
KR20140074621A (ko) 2014-06-18

Similar Documents

Publication Publication Date Title
US9853016B2 (en) Systems and methods for high-speed, low-profile memory packages and pinout designs
US9508688B2 (en) Semiconductor packages with interposers and methods of manufacturing the same
US8319325B2 (en) Intra-die routing using back side redistribution layer and associated method
US8053881B2 (en) Semiconductor package and method for manufacturing the same
US9391009B2 (en) Semiconductor packages including heat exhaust part
US9941253B1 (en) Semiconductor packages including interconnectors and methods of fabricating the same
US10008488B2 (en) Semiconductor module adapted to be inserted into connector of external device
US10490516B2 (en) Packaged integrated circuit device with cantilever structure
US11355485B2 (en) Semiconductor die and semiconductor package
US9780071B2 (en) Stacked semiconductor package including reconfigurable package units
US20130099235A1 (en) Semiconductor wafer and method for manufacturing stack package using the same
JP2014225668A (ja) 半導体パッケージ
KR20100105147A (ko) 멀티 칩 패키지 및 관련된 장치
TWI520279B (zh) 用於固態硬碟（ｓｓｄ）應用，不同密度組態及直接反及閘（ｎａｎｄ）存取之統一印刷電路板（ｐｃｂ）設計
US11901274B2 (en) Packaged integrated circuit device with recess structure
CN103871980A (zh) 半导体封装件和用于路由封装件的方法
KR102567974B1 (ko) 인쇄회로기판을 포함하는 메모리 시스템 및 스토리지 장치
EP3132661B1 (en) Die package comprising die-to-wire connector and a wire-to-die connector configured to couple to a die package
US9337146B1 (en) Three-dimensional integrated circuit stack
US20240055335A1 (en) Semiconductor package
US20110297933A1 (en) Semiconductor Packages

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant