CN108226754A - 生成电路布局的方法、装置、计算设备及存储介质 - Google Patents

生成电路布局的方法、装置、计算设备及存储介质 Download PDF

Info

Publication number
CN108226754A
CN108226754A CN201711447025.6A CN201711447025A CN108226754A CN 108226754 A CN108226754 A CN 108226754A CN 201711447025 A CN201711447025 A CN 201711447025A CN 108226754 A CN108226754 A CN 108226754A
Authority
CN
China
Prior art keywords
interface
link information
tested
connection
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711447025.6A
Other languages
English (en)
Inventor
刘跃马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Numerical Control Ltd
Original Assignee
Siemens Numerical Control Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Numerical Control Ltd filed Critical Siemens Numerical Control Ltd
Priority to CN201711447025.6A priority Critical patent/CN108226754A/zh
Publication of CN108226754A publication Critical patent/CN108226754A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416Connectors, terminals

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了生成电路布局的方法、装置、计算设备及存储介质。生成电路布局的方法,包括:确定转接电路的第一接口层布局,其中,第一接口层布局对应于测试平台的接口;获取一待测试电路板的元器件测试信息,其中,元器件测试信息包括:待测试电路板上各被测试点的位置信息和各被测试点与所述测试平台的第一连接信息;根据各被测试点的位置信息,确定转接电路的第二接口层布局,其中,第二接口层布局中各接口分别与各被测试点的位置对应;根据各被测试点与测试平台的接口的连接信息,将第一接口层布局与第二接口层布局进行连接。

Description

生成电路布局的方法、装置、计算设备及存储介质
技术领域
本发明涉及电路板测试领域,特别是涉及生成电路布局的方法、装置、计算设备及存储介质。
背景技术
目前,在对电路板进行测试时,测试人员需要将电路板上被测试点与测试平台的接口进行线路连接。这里,通过导线连接被测试点与测试平台的方式效率较低。
发明内容
有鉴于此,本发明实施例中提出了一种生成电路布局的方案,以便利用该电路布局设计用于替代导线连接的转接电路,从而利用转接电路提高测试效率。
根据本发明一个方面,提供一种生成电路布局的方法,包括:确定转接电路的第一接口层布局,其中,所述第一接口层布局对应于测试平台的接口;获取一待测试电路板的元器件测试信息,其中,所述元器件测试信息包括:待测试电路板上各被测试点的位置信息和各被测试点与所述测试平台的第一连接信息;根据所述各被测试点的位置信息,确定所述转接电路的第二接口层布局,其中,所述第二接口层布局中各接口分别与所述各被测试点的位置对应;根据所述各被测试点与所述测试平台的接口的连接信息,将所述第一接口层布局与第二接口层布局进行连接。这样,本实施例的方法可以生成用于测试元器件的电路布局。
在一些实施例中,该方法还包括:获取对所述待测试电路板的功能测试信息,其中,所述功能测试信息包括用于布置于所述转接电路的测试电路模块和第二连接信息,所述第二连接信息用于描述所述各被测试点、所述测试电路模块和所述测试平台之间的连接关系;根据所述第二连接信息将所述第一接口层布局、所述测试电路模块和所述第二接口层布局进行连接。这样,本实施例的方法可以生成用于测试元器件和进行功能测试的电路布局。
在一些实施例中,在根据所述第二连接信息将所述第一接口层布局、所述测试电路模块和所述第二接口层布局进行连接之前,该方法还包括:根据异常分析策略检测所述第二连接信息;在检测到所述第二连接信息中存在连接异常时,生成相应的告警记录;在未检测到所述第二连接信息中存在连接异常时,执行所述根据第二连接信息将所述第一接口层布局、所述测试电路模块和所述第二接口层布局进行连接的步骤。这样,本实施例的方法可以在生成电路布局之前,检测第二连接信息是否存在连接异常。
在一些实施例中,所述根据异常分析策略检测所述第二连接信息,包括:根据语义规则检测所述第二连接信息,其中,所述语义规则用于描述所述第二连接信息的预定表述规则;根据连接逻辑检测所述第二连接信息,其中,所述连接逻辑用于描述所述各被测试点、所述测试电路模块和所述测试平台之间的连接规则。这样,本实施例的方法可以对第二连接信息进行语义分析和基于连接逻辑的分析。
在一些实施例中,所述根据异常分析策略检测所述第二连接信息,包括下述中至少一种:在检测到所述各被测试点中任一接地点与所述测试平台的电源接口连接时,确定所述任一接电点对应的连接存在异常;在检测到所述各被测试点中任一异步传输标准接口连接到所述测试平台的以太网接口或者连接到所述测试平台的通用串行总线时,确定所述异步传输标准接口对应的连接存在异常;以及在检测到所述各被测试点中任一接口与所述测试平台的预留接口连接时,确定所述任一接口对应的连接存在异常。
根据本发明又一个方面,提供一种生成电路布局的装置,包括:确定单元,用于确定转接电路的第一接口层布局,其中,所述第一接口层布局对应于测试平台的接口;获取单元,用于获取一待测试电路板的元器件测试信息,其中,所述元器件测试信息包括:待测试电路板上各被测试点的位置信息和各被测试点与所述测试平台的第一连接信息;布局单元,用于根据所述各被测试点的位置信息,确定所述转接电路的第二接口层布局,其中,所述第二接口层布局中各接口分别与所述各被测试点的位置对应;连线单元,用于根据所述各被测试点与所述测试平台的接口的连接信息,将所述第一接口层布局与第二接口层布局进行接口连接。
在一些实施例中,所述获取单元还用于,获取所述待测试电路板的功能测试信息,其中,所述功能测试信息包括测试电路模块和第二连接信息,所述第二连接信息用于描述所述各被测试点、所述测试电路模块和所述测试平台之间的连接关系;所述连接单元还用于,根据所述第二连接信息将所述第一接口层布局、所述测试电路模块和所述第二接口层布局进行连接。
在一些实施例中,该装置还包括检测单元,用于在所述连接单元根据所述第二连接信息将所述第一接口层布局、所述测试电路模块和所述第二接口层布局进行连接之前,根据异常分析策略检测所述第二连接信息,在检测到所述第二连接信息中存在连接异常时,检测单元生成相应的告警记录。在所述检测单元未检测到所述第二连接信息中存在连接异常时,所述连接单元根据所述第二连接信息将所述第一接口层布局、所述测试电路模块和所述第二接口层布局进行连接。
在一些实施例中,所述检测单元基于下述方式根据异常分析策略检测所述第二连接信息:根据语义规则检测所述第二连接信息,其中,所述语义规则用于描述所述第二连接信息的预定表述规则;根据连接逻辑检测所述第二连接信息,其中,所述连接逻辑用于描述所述各被测试点、所述测试电路模块和所述测试平台之间的连接规则。
在一些实施例中,所述检测单元基于下述至少一种方式根据异常分析策略检测所述第二连接信息:在检测到所述各被测试点中任一接地点与所述测试平台的电源接口连接时,确定所述接电点对应的连接存在异常;在检测到所述各被测试点中任一异步传输标准接口连接到所述测试平台的以太网接口或者连接到所述测试平台的通用串行总线时,确定所述异步传输标准接口对应的连接存在异常;以及在检测到所述各被测试点中任一接口与所述测试平台的预留接口连接时,确定所述任一接口对应的连接存在异常。
根据本发明又一个方面,提供一种计算设备,包括:一个或多个处理器;存储器;以及一个或多个程序,存储在该存储器中并被配置为由所述一个或多个处理器执行,所述一个或多个程序包括用于执行根据本发明的生成电路布局的方法的指令。
根据本发明又一个方面,提供一种存储介质,存储有一个或多个程序,所述一个或多个程序包括指令,所述指令当由计算设备执行时,使得所述计算设备执行根据本发明的生成电路布局的方法。
综上,根据本发明实施例的技术方案可以确定第一接口层布局、第二接口层布局以及二者的连接关系,即生成关于转接电路的电路布局。这里,所生成的电路布局可以用于设计ICT测试的转接电路板。进一步,根据本发明实施例的技术方案可以对功能测试信息进行检测,以便即时发现功能测试信息中错误。在此基础上,本发明的技术方案可以基于元件测试信息和功能测试信息,对第一接口层布局、测试电路模块和第二接口层布局进行连接,即生成用于ICT测试和FCT测试的电路布局。
附图说明
下面将通过参照附图详细描述本发明的优选实施例,使本领域的普通技术人员更清楚本发明的上述及其它特征和优点,附图中:
图1示出了根据本发明一些实施例的应用场景示意图;
图2示出了根据本发明一些实施例的生成电路布局的方法200流程图;
图3示出了根据本发明一些实施例的生成电路布局的方法300流程图;
图4示出了根据本发明一些实施例的生成电路布局的装置400的示意图;
图5示出了根据本发明一些实施例的生成电路布局的装置500的示意图;以及图6示出了一个计算设备的组成结构图。
其中,附图标记如下:
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,以下举实施例对本发明进一步详细说明。
在一些实施例中,为了对印刷电路板进行测试,例如在线电路测试(In-CircuitTest,简称ICT)测试和功能测试(Functional Circuit Test,简称FCT)等等。用户需要利用导线将电路板的被测试点与测试平台的接口进行线路连接。针对此,本发明提出了一种转接电路板,以代替线路连接方式。典型地,转接电路板的顶层分布有与被测试电路板上被测试点对应的接口。在此基础上,在将被测试电路板与转接电路板各接口对准时,各被测试点可以通过插针等方式与转接电路板快速连接。类似地,转接电路板的底部与测试平台上接口对应。这样,转接电路板的底部可以通过插针等方式与测试平台连接。这里,转接板顶层的接口可以与底层接口进行连接。综上,基于转接电路板的连接方式可以替代直接在被测试点和测试平台之间的导线连接方式,从而提高测试效率。
图1示出了根据本发明一些实施例的转接电路板的应用场景示意图。如图1所示,场景包括被测试电路板101、测试平台接口102、转接电路板103、第一连接件104和第二连接件105。取决于被测试电路板上各被测试点的布局,第一连接件104可以包括与各被测试点对应的探针。这里,每个探针的一端可以接触一个被测试点,另一端可以接触处于转接电路板103顶层的一个接口。类似地第二连接件105可以将处于转接电路板103底层上接口与测试平台102进行连接。这里,第二连接件105可以通过探针或者排线等方式进行连接,这里不再赘述。综上,在转接电路板103分别与被测试电路板101和测试平台接口102对准时,被测试电路板101可以通过第一连接件104与第二连接件105与测试平台接口102建立连接。另外说明的是,第一连接件104和第二连接件105的连接方式并不限于基于探针(或者排线)的结构,还可以被实现为各种适合于将转接电路板与被测试电路板101(测试平台接口102)连接的结构,这里不再赘述。
图2示出了根据本发明一些实施例的生成电路布局的方法200流程图。这里,待生成的电路布局可以用于设计转接电路。方法200例如可以在终端设备中执行。这里,终端设备例如可以被实现为台式电脑、笔记本电脑、掌上电脑、用户数字助理(PDA)等各种计算设备。
如图2所示,方法200包括步骤S201,确定转接电路的第一接口层布局。其中,第一接口层布局对应于测试平台的接口。换言之,第一接口层布局上每个接口可以与测试平台上一个接口对准。在一个实施例中,步骤S201可以根据测试平台的接口布局确定第一接口层布局。在又一个实施例中,步骤S201可以从本地或者网络获取关于测试平台的接口布局信息。
在步骤S202中,获取一待测试电路板的元器件测试信息。其中,元器件测试信息包括:待测试电路板上各被测试点的位置信息和各被测试点与测试平台的第一连接信息。这里,元器件测试信息也可以被称为ICT测试信息。第一连接信息也可以被称为关于各被测试点的网表信息。在一个实施例中,元器件测试信息还可以包括被测试点的焊盘大小、焊盘形状等信息。
在步骤S203中,根据各被测试点的位置信息,确定转接电路的第二接口层布局。其中,第二接口层布局中各接口分别与各被测试点的位置对应。从几何角度而言,第二接口层布局与各被测试点呈现轴对称(或者称为镜像对称)关系。
在步骤S204中,根据各被测试点与测试平台的接口的第一连接信息,将第一接口层布局与第二接口层布局进行连接。
综上,方法200可以获取第一接口层布局、第二接口层布局以及二者的连接关系,即生成关于转接电路的电路布局。这里,方法200所生成的电路布局可以用于设计ICT测试的转接电路板。另外说明的是,转接电路板的原理图可以由各种PCB设计软件生成,本发明对此不做限制。
图3示出了根据本发明一些实施例的生成电路布局的方法300的流程图。这里,待生成的电路布局可以用于设计转接电路。方法300例如可以在终端设备中执行。
如图3所示,方法300包括步骤S301-S304。步骤S301-S304的实施方式与步骤S201-S204一致,这里不再赘述。
另外,方法300还包括步骤S305,获取对待测试电路板的功能测试信息。其中,功能测试信息可以包括布置于转接电路的测试电路模块和第二连接信息。第二连接信息用于描述各被测试点、测试电路模块和测试平台之间的连接关系。需要说明的是,在一些实施例中,转接电路不需要测试电路模块。相应地,功能测试信息可以不包括测试电路模块的相关信息。另外说明的是,取决于具体的测试需求,被测试点与测试平台的连接(即通过转接电路形成的连接)可以用于ICT测试和\或FCT测试。
在步骤S306中,根据异常分析策略检测第二连接信息。在一个实施例中,步骤S306可以通过两个阶段对第二连接信息进行检测。在第一个阶段,步骤S306可以检测根据语义规则检测第二连接信息。其中,语义规则用于描述第二连接信息的预定表述规则。换言之,语义规则可以被认为是第二连接信息的语法。通过对第二连接信息的文字表述进行语法分析,步骤S306可以确定第二连接信息中表述有误的内容。在第二个阶段,步骤S306可以根据连接逻辑检测第二连接信息。其中,连接逻辑用于描述各被测试点、测试电路模块和测试平台之间的连接规则。下面举例对基于连接逻辑的检测过程进行说明。
在一个实施例中,步骤S306在检测到各被测试点中任一接地点与测试平台的电源接口连接时,确定该任一接地点对应的连接存在异常。
在又一个实施例中,步骤S306在检测到各被测试点中任一异步传输标准接口(例如RS232接口)连接到测试平台的以太网接口或者连接到测试平台的通用串行总线(USB接口)时,确定异步传输标准接口对应的连接存在异常。
在又一个实施例中,步骤S306在检测到各被测试点中任一接口与测试平台的预留接口连接时,确定该任一接口对应的连接存在异常。这里,预留接口可以是测试平台的保留接口。通常,预留接口不应该被使用。
在步骤S306检测到第二连接信息中存在连接异常时,方法300可以执行步骤S307。在步骤S307中,生成相应的告警记录。在一个实施例中,步骤S307还可以提供呈现告警记录的用户界面。例如,步骤S307可以在用户界面中弹出关于告警记录的提示内容。
在步骤S306未检测到第二连接信息中存在连接异常时,方法300可以执行步骤S308.在步骤S308中,根据第二连接信息将第一接口层布局、测试电路模块和第二接口层布局进行连接。
综上,方法300可以对功能测试信息进行检测,以便即时发现功能测试信息中错误。另外,方法300可以基于元器件测试信息和功能测试信息,对第一接口层布局、测试电路模块和第二接口层布局进行连接,即生成用于ICT测试和FCT测试的电路布局。在此基础上,电路布局可以用于设计转接电路板的原理图(例如PCB图)。
图4示出了根据本发明一些实施例的生成电路布局的装置400的示意图。装置400例如可以驻留在终端设备中。如图4所示,装置400可以包括确定单元401、获取单元402、布局单元403和连线单元404。
确定单元401用于确定转接电路的第一接口层布局。其中,第一接口层布局对应于测试平台的接口。
获取单元402用于获取一待测试电路板的元器件测试信息。其中,元器件测试信息包括:待测试电路板上各被测试点的位置信息和各被测试点与所述测试平台的第一连接信息。
布局单元403用于根据各被测试点的位置信息,确定转接电路的第二接口层布局。其中,第二接口层布局中各接口分别与各被测试点的位置对应。
连线单元404用于根据各被测试点与测试平台的接口的连接信息,将第一接口层布局与第二接口层布局进行连接。装置400更具体的实施方式与方法200一致,这里不再赘述。
图5示出了根据本发明一些实施例的生成电路布局的装置500的示意图。装置500例如可以驻留在终端设备中。如图5所示,装置500可以包括确定单元501、获取单元502、布局单元503、连线单元504和检测单元505。其中,确定单元501、获取单元502、布局单元503和连线单元504可以执行与确定单元401、获取单元402、布局单元403和连线单元404一致的操作,这里不再赘述。
在一些实施例中,获取单元还可以获取待测试电路板的功能测试信息。其中,功能测试信息包括测试电路模块和第二连接信息。第二连接信息用于描述各被测试点、测试电路模块和测试平台之间的连接关系。检测单元505用于根据异常分析策略检测第二连接信息。在一个实施例中,检测单元505可以根据语义规则检测第二连接信息。其中,语义规则用于描述第二连接信息的预定表述规则。检测单元505还可以根据连接逻辑检测第二连接信息。其中,连接逻辑用户描述各被测试点、测试电路模块和测试平台之间的连接规则。
在一个实施例中,在检测到各被测试点中任一接地点与测试平台的电源接口连接时,检测单元505确定该接地点对应的连接存在异常。在又一个实施例中,在检测到各被测试点中任一异步传输标准接口连接到测试平台的以太网接口或者连接到测试平台的通用串行总线时,检测单元505确定异步传输标准接口对应的连接存在异常。在又一个实施例中,在检测到各被测试点中任一接口与测试平台的预留接口连接时,检测单元505确定该任一接口对应的连接存在异常。
检测单元505在检测到第二连接信息中存在连接异常时,生成相应的告警记录。
在一个实施例中,在检测单元505未检测到第二连接信息中存在连接异常时,连线单元504可以根据第二连接信息将第一接口层布局、测试电路模块和第二接口层布局进行连接。装置500更具体的实施方式与方法300一致,这里不再赘述。
图6示出了一个计算设备的组成结构图。如图6所示,该计算设备包括一个或者多个处理器(CPU或GPU)602、通信模块604、存储器606、用户接口610,以及用于互联这些组件的通信总线608。
处理器602可通过通信模块604接收和发送数据以实现网络通信和/或本地通信。
用户接口610包括一个或多个输出设备612,其包括一个或多个扬声器和/或一个或多个可视化显示器。用户接口810也包括一个或多个输入设备614,其包括诸如,键盘,鼠标,声音命令输入单元或扩音器,触屏显示器,触敏输入板,姿势捕获摄像机或其他输入按钮或控件等。
存储器606可以是高速随机存取存储器,诸如DRAM、SRAM、DDR RAM、或其他随机存取固态存储设备;或者非易失性存储器,诸如一个或多个磁盘存储设备、光盘存储设备、闪存设备,或其他非易失性固态存储设备。
存储器606存储处理器602可执行的指令集,包括:
操作系统616,包括用于处理各种基本系统服务和用于执行硬件相关任务的程序;
应用618,包括用于实现上述生成电路布局的方法的各种程序,这种程序能够实现上述各实例中的处理流程,比如可以包括根据本发明的生成电路布局的装置。生成电路布局的装置可以包括图4所示的装置400或图5所示的装置500。
另外,本发明的每一个实例可以通过由数据处理设备如计算机执行的数据处理程序来实现。显然,数据处理程序构成了本发明。此外,通常存储在一个存储介质中的数据处理程序通过直接将程序读取出存储介质或者通过将程序安装或复制到数据处理设备的存储设备(如硬盘和或内存)中执行。因此,这样的存储介质也构成了本发明。存储介质可以使用任何类型的记录方式,例如纸张存储介质(如纸带等)、磁存储介质(如软盘、硬盘、闪存等)、光存储介质(如CD-ROM等)、磁光存储介质(如MO等)等。
因此,本发明还公开了一种非易失性存储介质,其中存储有数据处理程序,该数据处理程序用于执行本发明上述方法的任何一种实例。
另外,本发明所述的方法步骤除了可以用数据处理程序来实现,还可以由硬件来实现,例如,可以由逻辑门、开关、专用集成电路(ASIC)、可编程逻辑控制器和嵌微控制器等来实现。因此这种可以实现本发明所述方法的硬件也可以构成本发明。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (12)

1.一种生成电路布局的方法,其特征在于,包括:
确定转接电路的第一接口层布局,其中,所述第一接口层布局对应于测试平台的接口;
获取一待测试电路板的元器件测试信息,其中,所述元器件测试信息包括:所述待测试电路板上各被测试点的位置信息和各被测试点与所述测试平台的第一连接信息;
根据所述各被测试点的位置信息,确定所述转接电路的第二接口层布局,其中,所述第二接口层布局中各接口分别与所述各被测试点的位置对应;以及
根据所述各被测试点与所述测试平台的接口的第一连接信息,将所述第一接口层布局与所述第二接口层布局进行连接。
2.如权利要求1所述的方法,其特征在于,还包括:
获取所述待测试电路板的功能测试信息,其中,所述功能测试信息包括用于布置于所述转接电路的测试电路模块和第二连接信息,所述第二连接信息用于描述所述各被测试点、所述测试电路模块和所述测试平台之间的连接关系;
根据所述第二连接信息将所述第一接口层布局、所述测试电路模块和所述第二接口层布局进行连接。
3.如权利要求2所述的方法,其特征在于,在所述根据所述第二连接信息将所述第一接口层布局、所述测试电路模块和所述第二接口层布局进行连接之前,该方法还包括:
根据异常分析策略检测所述第二连接信息;
在检测到所述第二连接信息中存在连接异常时,生成相应的告警记录;以及
在未检测到所述第二连接信息中存在连接异常时,执行所述根据第二连接信息将所述第一接口层布局、所述测试电路模块和所述第二接口层布局进行连接的步骤。
4.如权利要求3所述的方法,其特征在于,所述根据异常分析策略检测所述第二连接信息,包括:
根据语义规则检测所述第二连接信息,其中,所述语义规则用于描述所述第二连接信息的预定表述规则;
根据连接逻辑检测所述第二连接信息,其中,所述连接逻辑用于描述所述各被测试点、所述测试电路模块和所述测试平台之间的连接规则。
5.如权利要求3所述的方法,其特征在于,所述根据异常分析策略检测所述第二连接信息,包括下述中至少一种:
在检测到所述各被测试点中任一接地点与所述测试平台的电源接口连接时,确定所述任一接电点对应的连接存在异常;
在检测到所述各被测试点中任一异步传输标准接口连接到所述测试平台的以太网接口或者连接到所述测试平台的通用串行总线时,确定所述异步传输标准接口对应的连接存在异常;以及
在检测到所述各被测试点中任一接口与所述测试平台的预留接口连接时,确定所述任一接口对应的连接存在异常。
6.一种生成电路布局的装置,其特征在于,包括:
确定单元,用于确定转接电路的第一接口层布局,其中,所述第一接口层布局对应于测试平台的接口;
获取单元,用于获取一待测试电路板的元器件测试信息,其中,所述元器件测试信息包括:待测试电路板上各被测试点的位置信息和各被测试点与所述测试平台的第一连接信息;
布局单元,用于根据所述各被测试点的位置信息,确定所述转接电路的第二接口层布局,其中,所述第二接口层布局中各接口分别与所述各被测试点的位置对应;以及
连线单元,用于根据所述各被测试点与所述测试平台的接口的第一连接信息,将所述第一接口层布局与所述第二接口层布局进行连接。
7.如权利要求6所述的装置,其特征在于,
所述获取单元还用于,获取所述待测试电路板的功能测试信息,其中,所述功能测试信息包括测试电路模块和第二连接信息,所述第二连接信息用于描述所述各被测试点、所述测试电路模块和所述测试平台之间的连接关系;
所述连接单元还用于,根据所述第二连接信息将所述第一接口层布局、所述测试电路模块和所述第二接口层布局进行连接。
8.如权利要求7所述的装置,其特征在于,还包括检测单元,用于在所述连接单元根据所述第二连接信息将所述第一接口层布局、所述测试电路模块和所述第二接口层布局进行连接之前,根据异常分析策略检测所述第二连接信息,
在检测到所述第二连接信息中存在连接异常时,生成相应的告警记录;
在所述检测单元未检测到所述第二连接信息中存在连接异常时,所述连接单元根据所述第二连接信息将所述第一接口层布局、所述测试电路模块和所述第二接口层布局进行连接。
9.如权利要求7所述的装置,其特征在于,所述检测单元基于下述方式根据异常分析策略检测所述第二连接信息:
根据语义规则检测所述第二连接信息,其中,所述语义规则用于描述所述第二连接信息的预定表述规则;
根据连接逻辑检测所述第二连接信息,其中,所述连接逻辑用于描述所述各被测试点、所述测试电路模块和所述测试平台之间的连接规则。
10.如权利要求7所述的装置,其特征在于,所述检测单元基于下述至少一种方式根据异常分析策略检测所述第二连接信息:
在检测到所述各被测试点中任一接地点与所述测试平台的电源接口连接时,确定所述接电点对应的连接存在异常;
在检测到所述各被测试点中任一异步传输标准接口连接到所述测试平台的以太网接口或者连接到所述测试平台的通用串行总线时,确定所述异步传输标准接口对应的连接存在异常;以及
在检测到所述各被测试点中任一接口与所述测试平台的预留接口连接时,确定所述任一接口对应的连接存在异常。
11.一种计算设备,其特征在于包括:
一个或多个处理器;
存储器;以及
一个或多个程序,存储在该存储器中并被配置为由所述一个或多个处理器执行,所述一个或多个程序包括用于执行权利要求1-5中任一项所述的方法的指令。
12.一种存储介质,存储有一个或多个程序,所述一个或多个程序包括指令,所述指令当由计算设备执行时,使得所述计算设备执行如权利要求1-5中任一项所述的方法。
CN201711447025.6A 2017-12-27 2017-12-27 生成电路布局的方法、装置、计算设备及存储介质 Pending CN108226754A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711447025.6A CN108226754A (zh) 2017-12-27 2017-12-27 生成电路布局的方法、装置、计算设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711447025.6A CN108226754A (zh) 2017-12-27 2017-12-27 生成电路布局的方法、装置、计算设备及存储介质

Publications (1)

Publication Number Publication Date
CN108226754A true CN108226754A (zh) 2018-06-29

Family

ID=62649050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711447025.6A Pending CN108226754A (zh) 2017-12-27 2017-12-27 生成电路布局的方法、装置、计算设备及存储介质

Country Status (1)

Country Link
CN (1) CN108226754A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111258825A (zh) * 2018-11-30 2020-06-09 上海海拉电子有限公司 一种用于电路板中测试点布置的装置及方法
CN112100973A (zh) * 2020-09-16 2020-12-18 深圳市一博科技股份有限公司 一种基于allegro软件的镜像过孔检查替换方法
CN114330199A (zh) * 2021-12-28 2022-04-12 海光信息技术股份有限公司 一种设计文件生成方法、电路板的制作方法和相关设备

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410168A (ja) * 1990-04-27 1992-01-14 Mitsubishi Electric Corp プリント基板の設計データチェック方式
CN1181506A (zh) * 1996-10-28 1998-05-13 Atg测试体系有限公司 印刷电路板测试设备与方法
CN1198533A (zh) * 1997-05-02 1998-11-11 Atg测试体系有限公司 用以测试未组装之印刷电路板的设备与方法
CN1521830A (zh) * 2003-02-12 2004-08-18 上海芯华微电子有限公司 集成电路设计、验证与测试一体化的技术方法
CN2733363Y (zh) * 2004-09-02 2005-10-12 王云阶 电子元件及电路及电路板检测装置
CN1783055A (zh) * 2004-11-29 2006-06-07 华为技术有限公司 Ict测试用转换pcb的自动设计方法
CN2795865Y (zh) * 2005-04-27 2006-07-12 耀华电子股份有限公司 复合式印刷电路板测试装置
CN201126463Y (zh) * 2007-08-06 2008-10-01 陈涛 用于印刷线路板的测试装置
CN102054100A (zh) * 2010-12-17 2011-05-11 中国科学院计算技术研究所 一种基于静态分析的rtl设计错误检测方法和系统
CN103033738A (zh) * 2012-12-20 2013-04-10 全天自动化能源科技(东莞)有限公司 一种电路板全自动测试系统
CN107025362A (zh) * 2017-04-28 2017-08-08 无锡市同步电子科技有限公司 一种校验原理图和pcb生产数据一致性的方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410168A (ja) * 1990-04-27 1992-01-14 Mitsubishi Electric Corp プリント基板の設計データチェック方式
CN1181506A (zh) * 1996-10-28 1998-05-13 Atg测试体系有限公司 印刷电路板测试设备与方法
CN1198533A (zh) * 1997-05-02 1998-11-11 Atg测试体系有限公司 用以测试未组装之印刷电路板的设备与方法
CN1521830A (zh) * 2003-02-12 2004-08-18 上海芯华微电子有限公司 集成电路设计、验证与测试一体化的技术方法
CN2733363Y (zh) * 2004-09-02 2005-10-12 王云阶 电子元件及电路及电路板检测装置
CN1783055A (zh) * 2004-11-29 2006-06-07 华为技术有限公司 Ict测试用转换pcb的自动设计方法
CN2795865Y (zh) * 2005-04-27 2006-07-12 耀华电子股份有限公司 复合式印刷电路板测试装置
CN201126463Y (zh) * 2007-08-06 2008-10-01 陈涛 用于印刷线路板的测试装置
CN102054100A (zh) * 2010-12-17 2011-05-11 中国科学院计算技术研究所 一种基于静态分析的rtl设计错误检测方法和系统
CN103033738A (zh) * 2012-12-20 2013-04-10 全天自动化能源科技(东莞)有限公司 一种电路板全自动测试系统
CN107025362A (zh) * 2017-04-28 2017-08-08 无锡市同步电子科技有限公司 一种校验原理图和pcb生产数据一致性的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
桑楠: "《嵌入式系统原理及应用开发技术》", 30 April 2002 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111258825A (zh) * 2018-11-30 2020-06-09 上海海拉电子有限公司 一种用于电路板中测试点布置的装置及方法
CN111258825B (zh) * 2018-11-30 2023-11-14 上海海拉电子有限公司 一种用于电路板中测试点布置的装置及方法
CN112100973A (zh) * 2020-09-16 2020-12-18 深圳市一博科技股份有限公司 一种基于allegro软件的镜像过孔检查替换方法
CN112100973B (zh) * 2020-09-16 2024-02-02 深圳市一博科技股份有限公司 一种基于allegro软件的镜像过孔检查替换方法
CN114330199A (zh) * 2021-12-28 2022-04-12 海光信息技术股份有限公司 一种设计文件生成方法、电路板的制作方法和相关设备
CN114330199B (zh) * 2021-12-28 2024-05-17 海光信息技术股份有限公司 一种设计文件生成方法、电路板的制作方法和相关设备

Similar Documents

Publication Publication Date Title
CN103399038B (zh) 测试柔性线缆屏蔽层的设备和方法
CN108226754A (zh) 生成电路布局的方法、装置、计算设备及存储介质
US9990458B2 (en) Generic design rule checking (DRC) test case extraction
WO2020103385A1 (zh) Pcb设计版图的开短路检查方法、检测系统及电子设备
CN105900039B (zh) 为多个存储器技术提供平台支持的设备、系统和方法
CN108469979A (zh) 一种页面跳转方法、装置、服务器和存储介质
CN104516838B (zh) 管理路径确定方法及装置
CN108255652B (zh) 一种信号测试装置
Lambrichts et al. A survey and taxonomy of electronics toolkits for interactive and ubiquitous device prototyping
CN107710181A (zh) 定向指示连接器
WO2016068593A2 (ko) 3차원 형상의 모델링을 위한 블록 및 사용자 단말기와 이를 이용한 3차원 형상의 모델링 방법
CN109308239A (zh) 用于输出信息的方法和装置
JP2023500929A (ja) プリント回路基板をデバッグするための方法、装置、およびコンピュータプログラム製品
CN105446856B (zh) 电子设备接口的检测方法、装置
CN105518959B (zh) 抗电弧电路
CN110188782A (zh) 图像相似性确定方法、装置、电子设备及可读存储介质
CN102141582B (zh) 状况检测装置
CN109669875A (zh) 应用崩溃测试方法、装置、电子设备及存储介质
CN109828899A (zh) 测试数据的采集方法、装置和计算机设备
US9202006B1 (en) System and method for connecting components in an electronic design
CN110442539A (zh) 手机otg切换方法和装置
US10785874B2 (en) Detecting card edge connector configuration states
CN106655339A (zh) 一种移动终端的充电管理方法、装置及移动终端
US9651585B2 (en) Via layout techniques for improved low current measurements
CN113590402A (zh) 引脚测试装置、方法、控制设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180629

RJ01 Rejection of invention patent application after publication