CN108255652B - 一种信号测试装置 - Google Patents
一种信号测试装置 Download PDFInfo
- Publication number
- CN108255652B CN108255652B CN201711479905.1A CN201711479905A CN108255652B CN 108255652 B CN108255652 B CN 108255652B CN 201711479905 A CN201711479905 A CN 201711479905A CN 108255652 B CN108255652 B CN 108255652B
- Authority
- CN
- China
- Prior art keywords
- resistor
- triode
- pcie
- test fixture
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
Abstract
本发明公开了一种信号测试装置，该信号测试装置包括：主板、测试夹具，测试夹具和主板连接；其中，测试夹具包括：夹层连接器、PCIE插槽，夹层连接器和主板连接，以及夹层连接器还和PCIE插槽连接。本发明通过夹层连接器和PCIE插槽连接，从而通过上面这种设计后的测试夹具，能够实现夹层连接器的非标准PCIE接口信号的多种测试，还可以有效保证通信链路的信号完整性。
Description
技术领域
本发明涉及计算机领域，具体来说，涉及一种信号测试装置。
背景技术
MEG-Array连接器(或夹层连接器)是一种高速、高密度的阵列连接器，通信速率可达10Gbps，当前正广泛应用于计算机系统高速信号链路设计领域。此外，CPU(CentralProcessing Unit，中央处理器)和GPU(Graphics Processing Unit，图形处理器)之间一般通过PCIE(Peripheral Component Interconnect Express，最新的总线和接口标准)协议接口进行通信，MEG-Array连接器一般是设计GPU与计算机通信的首选，能够满足信号高速传输的需要。但是，由于MEG-Array连接器是阵列式接口，信号密度大，通过点测和其他方法都较为困难，而且测试的精度和准确性无法得到保障，给高速信号测试带来极大的困难。
此外，目前大多数计算机系统信号完整性测试中，对于PCIE信号，一般采用PCI-SIG协会提供的测试夹具，协会提供了通用的PCIE信号接口的测试方法，例如测试PCIE插槽的兼容性测试工具CLB(Compliance Load Board，兼容性负载板)，测试自制卡信号的CBB(Compliance Base Board，兼容性基础板)等，这些都是通用接口，能够满足大多数PCIE连接器的信号的测试需要。同时，一般测试方法为先通过测试夹具引出测试信号到高速示波器，利用示波器采集测试信号数据，然后再利用测试软件Sigtest分析测试结果，得出信号Tx(传输)是否满足协会标准的评判，随后利用示波器采集至少100万个信号单元后，再利用Sigtest软件的对应模板分别分析CPU发送端信号，得出信号质量是否满足协会标准规范的结论。但是，由于当前PCIE信号接口连接器众多，对于非slot(PCIE扩展插槽)的连接器无法测试。
针对相关技术中的问题，目前尚未提出有效的解决方案。
发明内容
针对相关技术中的问题，本发明提出一种信号测试装置。
本发明的技术方案是这样实现的：
本发明解决其技术问题所采用的技术方案是：构造一种信号测试装置，该信号测试装置包括：主板、测试夹具，测试夹具和主板连接；其中，测试夹具包括：夹层连接器、PCIE插槽，夹层连接器和主板连接，以及夹层连接器还和PCIE插槽连接。
根据本发明的一个实施例，信号测试装置还包括：示波器或PCIE卡，测试夹具通过PCIE插槽与示波器连接，或测试夹具通过PCIE插槽与PCIE卡连接。
根据本发明的一个实施例，测试夹具还包括：在夹层连接器和PCIE插槽之间还设置有电源处理模块、复位信号处理模块和PCIE信号传输装置。
根据本发明的一个实施例，复位信号处理模块包括：第一输入端、第二输入端、第一电阻、第二电阻、第三电阻、第四电阻、第一三极管、第二三极管、电容、输出端，其中，第一输入端和第二输入端均与夹层连接器连接，第一输入端和第一电阻的一端连接，第一电阻的另一端和第一三极管的基极连接，第一三极管的集电极分别与第二电阻的一端、和第二三极管的基极连接，第二电阻的另一端分别与第二输入端、和第三电阻的一端连接，第三电阻的另一端分别与第二三极管的集电极、和电容的一端、和第四电阻的一端连接，电容的另一端接地，第一三极管的发射极和第二三极管的发射极连接，以及第一三极管的发射极还接地，第四电阻的另一端与输出端连接，并且输出端与PCIE插槽连接。
根据本发明的一个实施例，测试夹具具有相对设置的第一表面和第二表面，其中，夹层连接器设置在第一表面上，PCIE插槽设置在第二表面上。
根据本发明的一个实施例，测试夹具上设有多个定位孔。
根据本发明的一个实施例，在所述PCIE插槽与所述示波器连接的情况下，所述信号测试装置还包括：测试板，所述PCIE插槽和所述测试板连接，所述测试板和所述示波器连接。
本发明的有益技术效果在于：
本发明通过夹层连接器和PCIE插槽连接，从而通过上面这种设计后的测试夹具，能够实现夹层连接器的非标准PCIE接口信号的多种测试，还可以有效保证通信链路的信号完整性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明实施例的信号测试装置的示意图；
图2是根据本发明实施例的复位信号处理电路的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
根据本发明的实施例，提供了一种信号测试装置。
如图1所示，根据本发明实施例的信号测试装置包括：主板、测试夹具，测试夹具和主板连接；其中，测试夹具包括：夹层连接器、PCIE插槽，夹层连接器和主板连接，以及夹层连接器还和PCIE插槽连接。
在该实施例中，本发明立足于测试PCIE信号的完整性，从实际应用出发，使得协会slot(周边元件扩展插槽)测试方法支持夹层连接器的接口的信号测试，其主要思想是，制作一个将夹层连接器的接口转换为标准PCIE slot的测试治具，该治具上一面含有夹层连接器的连接器接口，并且该夹层连接器和PCIE插槽连接，以及该夹层连接器和PCIE插槽分别处于该测试夹具的两个表面，例如，根据本发明的一个实施例，该高速连接器为MEG-Array(它为一种高速的BGA夹层连接器，旨在满足高达10Gb/秒的速率需求)，以及该PCIE插槽为标准的x16slot接口，从而将夹层连接器和PCIE插槽对应差分对互联，然后在slot上实现对PCIE信号的测试，从而通过该测试夹具的研制，将非标准连接器转换为类似PCIEx16slot的PCIE插槽这种标准连接器，从而满足了对计算机主板PCIE的测试需求，并且通过该种方法，可以实现多种测试需要，例如，根据本发明的一个实施例，其可实现主板PCIE发送信号兼容性测试；根据本发明的另一个实施例，其还可实现主板PCIE信号误码率测试；根据本发明的另一个实施例，其还可以实现slot上插接标准测试卡，利用测试软件实现CPU接收端信号质量测试；根据本发明的另一个实施例，其还可以实现连接器外接卡识别测试，从而利用上面多种测试，有效保障了此款连接器接口处的信号质量，进而保证了计算系统硬件主板信号的完整性。
借助于本发明的上述技术方案，通过夹层连接器和PCIE插槽连接，从而通过上面这种设计后的测试夹具，能够实现夹层连接器的非标准PCIE接口信号的多种测试，还可以有效保证通信链路的信号完整性。
根据本发明的一个实施例，测试夹具还包括：示波器或PCIE卡，测试夹具通过PCIE插槽与示波器连接，或测试夹具通过PCIE插槽与PCIE卡连接，从而该测试夹具除了能够与示波器连接，其还可以与PCIE卡连接。
在该实施例中，在该实施例中，在所述PCIE插槽与所述示波器连接的情况下，本发明还提出利用将非标准连接器(或夹层连接器)转换为类似PCIE x16slot等PCIE插槽这种标准连接器的测试方法，包括：被测主板的一端和测试治具的夹层连接器连接，另一端将示波器与PCIE插槽(如PCIE x16slot)连接，从而通过该测试夹具将data信号和clk信号接入示波器，此外，还可通过切换按钮分别收集不同速率不同预设的PCIE的Tx(传输)信号数据，再利用Sigtest软件分析，得到信号完整性的评判。
根据本发明的一个实施例，信号测试装置还包括：在夹层连接器和PCIE插槽之间还设置有电源处理模块、复位信号处理模块和PCIE信号传输装置，其中，该电源处理模块用于实现电压降压功能，复位信号处理模块用于实现PCIE卡的复位功能，以及该PCIE信号传输装置用于传输PCIE信号。
根据本发明的一个实施例，复位信号处理模块包括：第一输入端、第二输入端、第一电阻、第二电阻、第三电阻、第四电阻、第一三极管、第二三极管、电容、输出端，其中，第一输入端和第二输入端均与夹层连接器连接，第一输入端和第一电阻的一端连接，第一电阻的另一端和第一三极管的基极连接，第一三极管的集电极分别与第二电阻的一端、和第二三极管的基极连接，第二电阻的另一端分别与第二输入端、和第三电阻的一端连接，第三电阻的另一端分别与第二三极管的集电极、和电容的一端、和第四电阻的一端连接，电容的另一端接地，第一三极管的发射极和第二三极管的发射极连接，以及第一三极管的发射极还接地，第四电阻的另一端与输出端连接，并且输出端与PCIE插槽连接。
在该实施例中，如图2所示，图2示出了主板和PCIE插槽之间的复位信号处理模块，从而通过该复位信号处理模块能够保证PCIE插槽上直插的PCIE卡的正常工作，同时，该复位信号处理模块中的复位信号处理电路可根据实际需求进行设置，例如，根据本发明的一个实施例，由于电气特性，主板发出的控制信号是1.8V，其需要将其转换为3.3V，以满足通用PCIE卡识别的需要。此外，该复位信号处理模块包括：第一输入端(或P1)、第二输入端(或P2)、第一电阻(或R1)、第二电阻(或R2)、第三电阻(或R3)、第四电阻(或R4)、第一三极管(或Q1)、第二三极管(或Q1)、电容(或C)、输出端(或P3)，其中，第一输入端和第二输入端均与夹层连接器连接，，第一输入端和第一电阻的一端连接，第一电阻的另一端和第一三极管的基极连接，第一三极管的集电极分别与第二电阻的一端、和第二三极管的基极连接，第二电阻的另一端分别与第二输入端、和第三电阻的一端连接，第三电阻的另一端分别与第二三极管的集电极、和电容的一端、和第四电阻的一端连接，电容的另一端接地，第一三极管的发射极和第二三极管的发射极连接，以及第一三极管的发射极还接地，第四电阻的另一端与输出端连接，并且输出端与PCIE插槽连接。此外，当然可以理解，该第一输入端和第二输入端与主板的连接为本领域的常用手段，本发明在此不再详细的描述。另外，当然可以理解，上述复位信号处理模块中的器件的具体设置可根据实际需求进行设置，本发明对此不作限定。
根据本发明的一个实施例，测试夹具具有相对设置的第一表面和第二表面，其中，夹层连接器设置在第一表面上，PCIE插槽设置在第二表面上。
根据本发明的一个实施例，测试夹具上设有多个定位孔。
根据本发明的一个实施例，在所述PCIE插槽与所述示波器连接的情况下，所述信号测试装置还包括：测试板，所述PCIE插槽和所述测试板连接，所述测试板和所述示波器连接。
此外，本发明的信号测试装置中的测试夹具是用来对主板信号进行测试使用，那么就要求测试夹具引入的对信号影响控制越小越好，为了实现此目的，要从夹具PCB材料、走线宽度、距离、过孔优化、叠层设计等方面严格要求，在布局阶段要进行严格仿真，从而达到较好的布局布线规则，同时，在测试夹具四周放置了多个机构定位孔，如可在测试夹具的四周设置6个定位孔，在连接器起较为松动时，要通过螺丝进行机构固定。此外，该测试夹具的设计规则为：选材设计：选取TU863+作为本测试夹具的设计材料，满足衰减较小的要求；叠层设计：叠层使用8层板，高速信号差分线信号都是参考GND，线宽线距按照仿真85欧姆差分线得到；布局设计：信号线作为等长设计，过孔采取仿真优化，保证阻抗变化在5％以内；测试验证：PCB制作辅料边，制板完成后对阻抗，衰减和各个差分对之间串扰进行测试验证，满足设计要求；实际应用：利用该夹具完成了夹层连接器的PCIE信号的多方面测试验证。
综上所述，借助于本发明的上述技术方案，通过夹层连接器和PCIE插槽连接，从而通过上面这种设计后的测试夹具，能够实现夹层连接器的非标准PCIE接口信号的多种测试，还可以有效保证通信链路的信号完整性。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (4)
1.一种信号测试装置，其特征在于，包括：主板、测试夹具，还包括：示波器或PCIE卡，所述测试夹具和所述主板连接；
其中，所述测试夹具包括：夹层连接器、PCIE插槽，所述夹层连接器和所述主板连接，以及所述夹层连接器还和所述PCIE插槽连接，所述测试夹具通过所述PCIE插槽与所述示波器连接，或所述测试夹具通过所述PCIE插槽与所述PCIE卡连接，在所述夹层连接器和PCIE插槽之间还设置有电源处理模块、复位信号处理模块和PCIE信号传输装置；
其中，所述复位信号处理模块包括：第一输入端、第二输入端、第一电阻、第二电阻、第三电阻、第四电阻、第一三极管、第二三极管、电容、输出端，所述第一输入端和所述第二输入端均与所述夹层连接器连接，所述第一输入端和所述第一电阻的一端连接，所述第一电阻的另一端和所述第一三极管的基极连接，所述第一三极管的集电极分别与所述第二电阻的一端、和所述第二三极管的基极连接，所述第二电阻的另一端分别与所述第二输入端、和所述第三电阻的一端连接，所述第三电阻的另一端分别与所述第二三极管的集电极、和所述电容的一端、和所述第四电阻的一端连接，所述电容的另一端接地，所述第一三极管的发射极和所述第二三极管的发射极连接，以及所述第一三极管的发射极还接地，所述第四电阻的另一端与所述输出端连接，并且所述输出端与所述PCIE插槽连接。
2.根据权利要求1所述的信号测试装置，其特征在于，所述测试夹具具有相对设置的第一表面和第二表面，其中，所述夹层连接器设置在所述第一表面上，所述PCIE插槽设置在所述第二表面上。
3.根据权利要求1所述的信号测试装置，其特征在于，所述测试夹具上设有多个定位孔。
4.根据权利要求1所述的信号测试装置，其特征在于，在所述PCIE插槽与所述示波器连接的情况下，所述信号测试装置还包括：测试板，所述PCIE插槽和所述测试板连接，所述测试板和所述示波器连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711479905.1A CN108255652B (zh) | 2017-12-29 | 2017-12-29 | 一种信号测试装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711479905.1A CN108255652B (zh) | 2017-12-29 | 2017-12-29 | 一种信号测试装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108255652A CN108255652A (zh) | 2018-07-06 |
| CN108255652B true CN108255652B (zh) | 2022-02-01 |
Family
ID=62724539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711479905.1A Active CN108255652B (zh) | 2017-12-29 | 2017-12-29 | 一种信号测试装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108255652B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109828872A (zh) * | 2018-12-28 | 2019-05-31 | 曙光信息产业(北京)有限公司 | 信号测试装置及方法 |
| CN112162187A (zh) * | 2020-09-11 | 2021-01-01 | 浪潮电子信息产业股份有限公司 | 一种信号测试系统 |
| CN114218030B (zh) * | 2021-12-24 | 2023-11-14 | 苏州浪潮智能科技有限公司 | 一种中央处理器测试方法及装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7140900B1 (en) * | 2006-01-31 | 2006-11-28 | Dell Products L.P. | PCI-E retention |
| CN102609344A (zh) * | 2012-02-16 | 2012-07-25 | 杭州海康威视数字技术股份有限公司 | 多子板pci-e系统热插拔子板检测方法及其装置 |
| CN104238686A (zh) * | 2013-06-05 | 2014-12-24 | 是德科技股份有限公司 | 外围组件快速互连的兼容机箱的扩展 |
-
2017
- 2017-12-29 CN CN201711479905.1A patent/CN108255652B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7140900B1 (en) * | 2006-01-31 | 2006-11-28 | Dell Products L.P. | PCI-E retention |
| CN102609344A (zh) * | 2012-02-16 | 2012-07-25 | 杭州海康威视数字技术股份有限公司 | 多子板pci-e系统热插拔子板检测方法及其装置 |
| CN104238686A (zh) * | 2013-06-05 | 2014-12-24 | 是德科技股份有限公司 | 外围组件快速互连的兼容机箱的扩展 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108255652A (zh) | 2018-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101826397B1 (ko) | 다수의 PCIe 커넥터를 가진 PCIe 카드 | |
| CN101923530B (zh) | 一种用于PCI Express X1至CPCI Express X1的转接卡 | |
| CN108255652B (zh) | 一种信号测试装置 | |
| US8681505B2 (en) | Chassis connection system and apparatus | |
| CN102364478B (zh) | 一种高速信号通道过孔的仿真方法、装置及系统 | |
| JP2001312333A (ja) | 拡張性バス構造及びモジュール式測定機器 | |
| CN103460200A (zh) | 用于柔性可扩展系统结构的插槽设计 | |
| JP4771372B2 (ja) | 電子装置用コネクタ、システムおよび取り付け方法（ｐｃｉエクスプレス・コネクタ） | |
| CN109828872A (zh) | 信号测试装置及方法 | |
| TW201337576A (zh) | 用於ｉｏ連接器的可交換電力及訊號接點 | |
| US20070101207A1 (en) | PCI Express interface testing apparatus | |
| WO2018086314A1 (zh) | 一种连接器及通信设备 | |
| US7898817B2 (en) | Circuit board assembly | |
| TWI772643B (zh) | 用於測試電腦系統之裝置及方法 | |
| CN112416690B (zh) | 用于测试的集成主板和测试装置 | |
| CN107942175A (zh) | 一种数据采集器自动测试系统 | |
| CN214176363U (zh) | 系统级仿真加速器验证环境用pcie设备板卡扩展连接装置 | |
| JP4996268B2 (ja) | プリント基板検査装置 | |
| TW202225970A (zh) | 插槽連通性測試裝置及其測試方法 | |
| US10420219B1 (en) | Printed circuit board adaptable for multiple interconnection slots | |
| CN112286744A (zh) | 一种中央处理器物理信号电气特性测试装置、系统及方法 | |
| CN219303014U (zh) | 一种电子设备eDP信号测试治具 | |
| CN115273958A (zh) | 一种基于t5385es测试设备的测试接口装置 | |
| CN219676579U (zh) | 一种用于ssd的调试装置 | |
| CN113742146B (zh) | 一种测试治具和测试装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20181226 Address after: 610213 846, southern section of Tianfu Avenue, Huayang street, Tianfu New District, Chengdu, Sichuan Applicant after: CHINESE CORPORATION DAWNING INFORMATION INDUSTRY CHENGDU CO., LTD. Applicant after: Dawning Information Industry (Beijing) Co., Ltd. Address before: 100193 No. 36 Building, No. 8 Hospital, Wangxi Road, Haidian District, Beijing Applicant before: Dawning Information Industry (Beijing) Co., Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |