CN219676579U - 一种用于ssd的调试装置 - Google Patents
一种用于ssd的调试装置 Download PDFInfo
- Publication number
- CN219676579U CN219676579U CN202320566977.4U CN202320566977U CN219676579U CN 219676579 U CN219676579 U CN 219676579U CN 202320566977 U CN202320566977 U CN 202320566977U CN 219676579 U CN219676579 U CN 219676579U
- Authority
- CN
- China
- Prior art keywords
- connector
- debugging
- ssd
- interface
- debug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 abstract description 15
- 238000000926 separation method Methods 0.000 abstract description 2
- 238000013461 design Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
本申请实施例提供了一种用于SSD的调试装置，所述装置包括：第一U.2连接器、与所述第一U.2连接器通信连接的第二U.2连接器以及调试设备，所述第一U.2连接器连接SSD的主板，所述第二U.2连接器连接通信设备及调试设备。在传统的U.2调试排线的基础上，将NVME的通信信号与UART、JTAG等调试的信号进行物理上的分立的思路，实现调试接口与主要PCIE通信接口分开的方法设计新型的排线，为在SSD产品的PCB板上设计上，将除与上位机(服务器、电脑登等)通信的关键信号外的其他调试信号，通过预留跳线电阻的方式引出到U.2连接器的空余管脚上，实现调试信号可以兼容到U.2连接器的多余pin角上，从而实现关键信号和调试信号的SSD侧的U.2连接器上共存。
Description
技术领域
本申请涉及硬件设计技术领域，尤其涉及一种用于SSD的调试装置。
背景技术
SSD产品通过U.2接口与电脑或服务器连接，由于该接口形式固定，调试过程的连接方式一般采用U.2排线或者转接卡，而调试接口需要在SSD主板上预留或者在转接卡上预留，此种设计存在以下不足：主板上预留调试接口，使原本狭小的PCB表面布局更加紧张；主板预留调试口，需要单独设计调试小板与之配合；转接卡上预留接口可以有效避免上述问题，但是成本较高的现实问题无法避免。因此，目前尚缺乏一种较为合理的SSD调试接口设计方法，以解决上述问题。
实用新型内容
本申请实施例提供了一种用于SSD的调试装置，用以解决上述问题。
本申请实施例提供了一种用于SSD的调试装置，所述装置包括：第一U.2连接器、与所述第一U.2连接器通信连接的第二U.2连接器以及调试设备，所述第一U.2连接器连接SSD的主板，所述第二U.2连接器连接通信设备及调试设备。
在本申请的一种实现方式中，所述第一U.2连接器与所述第二U.2连接器之间通过U.2调试排线连接，所述U.2调试排线包括第一子排线以及第二子排线，所述第一子排线用于传输关键通信信号，所述第二子排线用于传输调试信号。
在本申请的一种实现方式中，所述第二U.2连接器包括第一接口及第二接口，所述第一接口的第一端连接所述第一子排线，所述第一接口的第二端用于接入通信设备，所述第二接口的第一端连接所述第二子排线，所述第二接口的第二端用于接入调试设备。
在本申请的一种实现方式中，所述第二U.2连接器与所述调试设备连接的信号线包括UART、JTAG以及MODE。
在本申请的一种实现方式中，所述SSD的主板上的调试信号线通过跳线电阻连接至所述第一U.2连接器的pin角上。
在本申请的一种实现方式中，所述第一U.2连接器包括第三接口，所述第三接口的第一端用于连接SSD的主板，所述第三接口的第二端分别与所述第一子排线以及所述第二子排线连接。
在本申请的一种实现方式中，所述第二U.2连接器与所述通信设备连接的信号线的类型包括以下任意一种：PCIE、SATA、SAS。
在本申请的一种实现方式中，所述通信设备为服务器。
在本申请的一种实现方式中，所述U.2调试排线为柔性电路板。
在本申请的一种实现方式中，所述U.2调试排线为屏蔽线。
本申请实施例提供的一种用于SSD的调试装置，通过拆分U.2调试排线的方式达到SSD单板通信信号与Debug测试信号分离的目的，在提升调试效率的同时，也可以有效降低调试成本，利用排线的拆分方案实现关键信号与Debug信号兼容，利用连接器接口冗余pin脚实现Debug信号调试功能，提升PCB板的利用率，该方案实现难度较低且成本低廉，可推广性高。本方案可以在实现SSD与上位机通信的同时，还能通过第三方设备实现SSD的调试功能。相比现有方案更加简洁、易用，效率更高。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本申请实施例提供的一种用于SSD的调试装置组成图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
SSD产品通过U.2接口与电脑或服务器连接，由于该接口形式固定，调试过程的连接方式一般采用U.2排线或者转接卡，而调试接口需要在SSD主板上预留或者在转接卡上预留，此种设计存在以下不足：主板上预留调试接口，使原本狭小的PCB表面布局更加紧张；主板预留调试口，需要单独设计调试小板与之配合；转接卡上预留接口可以有效避免上述问题，但是成本较高的现实问题无法避免。因此，目前尚缺乏一种SSD调试接口设计方法，以解决上述问题。
本申请实施例提供了一种用于SSD的调试装置，如图1所示，所述装置包括：第一U.2连接器、与所述第一U.2连接器通信连接的第二U.2连接器以及调试设备，所述第一U.2连接器连接SSD的主板，所述第二U.2连接器连接通信设备及调试设备。
在本申请实施例中，所述第一U.2连接器与所述第二U.2连接器之间通过U.2调试排线连接，所述U.2调试排线包括第一子排线以及第二子排线，所述第一子排线用于传输关键通信信号，所述第二子排线用于传输调试信号。
在本申请实施例中，所述第二U.2连接器包括第一接口及第二接口，如图1所示，所述第一接口的第一端连接所述第一子排线，所述第一接口的第二端用于接入通信设备，所述第二接口的第一端连接所述第二子排线，所述第二接口的第二端用于接入调试设备。
在本申请实施例中，所述第二U.2连接器与所述调试设备连接的信号线包括UART、JTAG以及MODE。
在本申请实施例中，所述SSD的主板上的调试信号线通过跳线电阻连接至所述第一U.2连接器的pin角上。量产阶段可以取消电阻，消除主控侧可能引入的其他影响。
在本申请实施例中，所述第一U.2连接器包括第三接口，所述第三接口的第一端用于连接SSD的主板，所述第三接口的第二端分别与所述第一子排线以及所述第二子排线连接，也就是说，从第一U.2连接器分出来两种信号线，分别是通信信号和调试信号。
通过上述方式实现通信信号与调试信号通路的物理拆分，实现一个接口完成SSD产品的调试与正常通信功能互不影响，可以降低采用转接卡方式的调试成本。核心是排线拆分和单板设计兼容方案，两者结合起来可以有效降低U.2接口SSD的调试成本，提升调试的便利性。
在本申请实施例中，所述第二U.2连接器与所述通信设备连接的信号线的类型包括以下任意一种：PCIE、SATA、SAS。
在本申请实施例中，所述通信设备为服务器。
在本申请实施例中，所述U.2调试排线为柔性电路板。
在本申请实施例中，所述U.2调试排线为屏蔽线。也可以是其他具有高速信号传输功能的信号线。
本申请实施例提供的一种用于SSD的调试装置，通过拆分U.2调试排线的方式达到SSD单板通信信号与Debug测试信号分离的目的，在提升调试效率的同时，也可以有效降低调试成本，利用排线的拆分方案实现关键信号与Debug信号兼容，利用连接器接口冗余pin脚实现Debug信号调试功能，提升PCB板的利用率，该方案实现难度较低且成本低廉，可推广性高。本方案可以在实现SSD与上位机通信的同时，还能通过第三方设备实现SSD的调试功能。相比现有方案更加简洁、易用，效率更高。
本申请中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。
Claims (10)
1.一种用于SSD的调试装置，其特征在于，所述装置包括：第一U.2连接器、与所述第一U.2连接器通信连接的第二U.2连接器以及调试设备，所述第一U.2连接器连接SSD的主板，所述第二U.2连接器连接通信设备及所述调试设备。
2.根据权利要求1所述的一种用于SSD的调试装置，其特征在于，所述第一U.2连接器与所述第二U.2连接器之间通过U.2调试排线连接，所述U.2调试排线包括第一子排线以及第二子排线，所述第一子排线用于传输关键通信信号，所述第二子排线用于传输调试信号。
3.根据权利要求2所述的一种用于SSD的调试装置，其特征在于，所述第二U.2连接器包括第一接口及第二接口，所述第一接口的第一端连接所述第一子排线，所述第一接口的第二端用于接入通信设备，所述第二接口的第一端连接所述第二子排线，所述第二接口的第二端用于接入调试设备。
4.根据权利要求1所述的一种用于SSD的调试装置，其特征在于，所述第二U.2连接器与所述调试设备连接的信号线包括UART、JTAG以及MODE。
5.根据权利要求1所述的一种用于SSD的调试装置，其特征在于，所述SSD的主板上的调试信号线通过跳线电阻连接至所述第一U.2连接器的pin角上。
6.根据权利要求2所述的一种用于SSD的调试装置，其特征在于，所述第一U.2连接器包括第三接口，所述第三接口的第一端用于连接SSD的主板，所述第三接口的第二端分别与所述第一子排线以及所述第二子排线连接。
7.根据权利要求1所述的一种用于SSD的调试装置，其特征在于，所述第二U.2连接器与所述通信设备连接的信号线的类型包括以下任意一种：PCIE、SATA、SAS。
8.根据权利要求1所述的一种用于SSD的调试装置，其特征在于，所述通信设备为服务器。
9.根据权利要求2所述的一种用于SSD的调试装置，其特征在于，所述U.2调试排线为柔性电路板。
10.根据权利要求2所述的一种用于SSD的调试装置，其特征在于，所述U.2调试排线为屏蔽线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320566977.4U CN219676579U (zh) | 2023-03-17 | 2023-03-17 | 一种用于ssd的调试装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320566977.4U CN219676579U (zh) | 2023-03-17 | 2023-03-17 | 一种用于ssd的调试装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219676579U true CN219676579U (zh) | 2023-09-12 |
Family
ID=87891766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202320566977.4U Active CN219676579U (zh) | 2023-03-17 | 2023-03-17 | 一种用于ssd的调试装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219676579U (zh) |
-
2023
- 2023-03-17 CN CN202320566977.4U patent/CN219676579U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5884053A (en) | Connector for higher performance PCI with differential signaling | |
| US7596649B2 (en) | Motherboard | |
| CN107357376A (zh) | 一种硬盘背板、制作及其实现方法 | |
| US20070032100A1 (en) | Replaceable input/output interface for circuit board | |
| CN112463702B (zh) | 一种级联背板的cpld i2c通道地址分配方法及系统 | |
| CN219676579U (zh) | 一种用于ssd的调试装置 | |
| CN218938947U (zh) | 基于硬件仿真加速器的jtag接口适配板及系统 | |
| CN101636040B (zh) | 印刷电路板 | |
| TWM267663U (en) | Computer interconnect system | |
| CN102065631B (zh) | 具有高速差分信号布线结构的印刷电路板 | |
| US5987546A (en) | Multiple long bus architecture having a non-terminal termination arrangement | |
| CN214176363U (zh) | 系统级仿真加速器验证环境用pcie设备板卡扩展连接装置 | |
| CN211506475U (zh) | 一种OCP网卡mutil-host的连接装置 | |
| CN114116584A (zh) | 接口板卡、用户设备及cpu的测试系统 | |
| TWI762685B (zh) | 印刷電路板 | |
| US10606792B2 (en) | Interface arrangement on a system board and computer system | |
| CN209132718U (zh) | 一种标准pcie子卡及ocp子卡的供电治具 | |
| US20070011384A1 (en) | Computer expansion slot and design method thereof | |
| CN112000189A (zh) | 一种基于s2500处理器的服务器主板 | |
| CN107704403B (zh) | 一种优化主背板信号传输的装置及方法 | |
| CN112347009A (zh) | 多个处理器共享硬盘存储的实现装置 | |
| CN214256754U (zh) | 一种用于容错计算机数据同步的pcb连接板模块 | |
| CN116028409B (zh) | 转接卡、主板、计算机、数据传输方法、设备和介质 | |
| CN112068645A (zh) | 转接板、连接装置及其电子装置 | |
| CN218996027U (zh) | 用于M．2连接器的PCIe信号完整性测试的兼容性负载卡 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |