CN218938947U - 基于硬件仿真加速器的jtag接口适配板及系统 - Google Patents

Abstract

本申请公开了一种基于硬件仿真加速器的JTAG接口适配板及系统，涉及电子技术领域。该JTAG接口适配板中，第一JTAG接口支持的JTAG接口协议固定；第一TPOD接口用于与硬件仿真加速器的第二TPOD接口通信连接；第一JTAG接口与第一TPOD接口通信连接，第一JTAG接口用于与第一JTAG调试器通信连接；第二JTAG接口用于与第二JTAG调试器通信连接；通信模块分别与第一TPOD接口和第二JTAG接口通信连接，用于根据第二JTAG调试器的JTAG接口协议，对第二JTAG接口所支持的JTAG接口协议进行调整，以实现第一TPOD接口和第二JTAG接口之间的信号的物理映射。根据本申请实施例，有效提高了通过硬件仿真加速器对待测设计进行调试过程中的灵活性和兼容性，提高了生产的经济效益。

Description

基于硬件仿真加速器的JTAG接口适配板及系统

技术领域

本实用新型属于电子技术领域，尤其涉及一种基于硬件仿真加速器的JTAG接口适配板及系统。

背景技术

现阶段，硬件仿真加速器是一种常用的实现IC (Integrated Circuit，集成电路)设计验证的设备。在实际使用中，硬件仿真加速器在全电路仿真方式(In-CircuitEmulation mode，ICE mode)下，往往需要通过硬件仿真加速器的外设接口来实现对待测设计的验证。

JTAG(Joint Test Action Group，联合测试工作组) 接口，是一种国际标准测试协议(IEEE 1149.1兼容)，主要用于芯片内部测试。目前，在硬件仿真加速器上验证待测设计时，通常需要与包含JTAG接口的外设CPU（Central Processing Unit / Processor，中央处理器）进行通信连接。

然而，随着CPU国产化IP（Internet Protocol，网络协议）的应用越来越多，目前在使用硬件仿真加速器进行待测设计验证的时候，需要根据不同CPU IP来切换相应的JTAG接口，导致调试灵活性以及兼容性较差。

实用新型内容

本申请实施例提供的一种基于硬件仿真加速器的JTAG接口适配板及系统，能够有效提高通过硬件仿真加速器对待测设计进行调试过程中的灵活性和兼容性，提高了生产的经济效益。

第一方面，本申请实施例提供一种基于硬件仿真加速器的JTAG接口适配板，该JTAG接口适配板包括第一TPOD接口、第一JTAG接口、第二JTAG接口和通信模块；第一JTAG接口支持的JTAG接口协议固定；

第一TPOD接口用于与硬件仿真加速器的第二TPOD接口通信连接；

第一JTAG接口与第一TPOD接口通信连接，第一JTAG接口用于与第一JTAG调试器通信连接；

第二JTAG接口用于与第二JTAG调试器通信连接；

通信模块分别与第一TPOD接口和第二JTAG接口通信连接，用于根据第二JTAG调试器的JTAG接口协议不同，对第二JTAG接口所支持的JTAG接口协议进行调整，以实现第一TPOD接口和第二JTAG接口之间的信号的物理映射。

在一些可能的实施方式中，通信模块包括至少两个PIN引脚和至少两个JTAG PIN引脚；

至少两个PIN引脚与第一TPOD接口通信连接；

至少两个JTAG PIN引脚与第二JTAG接口通信连接；

根据第二JTAG调试器的JTAG接口协议不同，至少两个PIN引脚中的部分PIN引脚和至少两个JTAG PIN引脚中的部分JTAG PIN引脚通过外部线缆进行通信连接。

在一些可能的实施方式中，通信模块包括MCU；

第一TPOD接口和第二JTAG接口分别与MCU的GPIO端口进行通信连接；

MCU用于根据第二JTAG调试器的JTAG接口协议，实现第一TPOD接口和第二JTAG接口之间的信号的物理映射。

在一些可能的实施方式中，JTAG接口适配板上各个第二JTAG接口上的引脚的数量之和为36。

在一些可能的实施方式中，第二JTAG接口的数量为3，各个第二JTAG接口上的引脚数均为12。

在一些可能的实施方式中，JTAG接口适配板上包括多个第一JTAG接口。

第二方面，本申请实施例提供一种基于硬件仿真加速器的JTAG接口适配系统，该JTAG接口适配系统包括如上的JTAG接口适配板；

硬件仿真加速器，硬件仿真加速器上设置有第二TPOD接口，第二TPOD接口与JTAG接口适配板上的第一TPOD接口通信连接；

目标JTAG调试器，目标JTAG调试器与JTAG接口适配板上的目标JTAG接口通信连接；

其中，目标JTAG调试器包括第一JTAG调试器和第二JTAG调试器中的至少一项，目标JTAG接口包括与目标JTAG调试器对应的第一JTAG接口和第二JTAG接口中的至少一项。

在一些可能的实施方式中，JTAG接口适配系统还包括外部电子设备，外部电子设备与目标JTAG调试器通信连接。

在一些可能的实施方式中，外部电子设备包括个人计算机或者服务器。

在一些可能的实施方式中，硬件仿真加速器为Palladium硬件仿真加速器。

与现有技术相比，本申请实施例提供的一种基于硬件仿真加速器的JTAG接口适配板及系统，通过在该JTAG接口适配板中设置用于与硬件仿真加速器通信连接的第一TPOD接口，且兼容有能够与不同JTAG调试器进行通信连接的第一JTAG接口和第二JTAG接口。其中，第一JTAG接口支持的JTAG接口协议固定，第二JTAG接口支持的JTAG接口协议可以根据第二JTAG调试器的JTAG接口协议不同通过通信模块进行灵活调整。

如此，在通过上述JTAG接口适配板对待测设计进行调试时，能够根据调试人员的JTAG调试器配置不同，从JTAG适配板上灵活选择第一JTAG接口或/和第二JTAG接口，大大提供了调试的灵活性。并且，由于该JTAG接口适配板中包括多个JTAG接口，因此，该JTAG接口适配板还能够同时实现对多个JTAG接口设备的验证，还能够有效满足用户实际调试中的多接口需求。可见，本申请实施例的一种基于硬件仿真加速器的JTAG接口适配板及系统，能够有效提高通过硬件仿真加速器对待测设计进行调试过程中的灵活性和兼容性，充分提高了生产的经济效益。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一实施例提供的基于硬件仿真加速器的JTAG接口适配板的结构示意图；

图2是本申请一实施例提供的基于硬件仿真加速器的JTAG接口适配系统的结构示意图；

图3是本申请另一实施例提供的基于硬件仿真加速器的JTAG接口适配系统的结构示意图。

附图中:

1、基于硬件仿真加速器的JTAG接口适配板；10、第一TPOD接口；20、第一JTAG接口；30、第二JTAG接口；40、通信模块；50、第二TPOD接口；60、目标JTAG接口；2、硬件仿真加速器；3、目标JTAG调试器；4、外部电子设备；100、基于硬件仿真加速器的JTAG接口适配系统。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将结合附图对实施例进行详细描述。

如背景技术部分所述，目前，随着CPU国产化IP（Internet Protocol，网络协议）的应用越来越多，目前在使用硬件仿真加速器进行待测设计验证的时候，需要根据不同CPUIP来切换相应的JTAG接口，导致调试灵活性以及兼容性较差。

经本申请发明人研究发现，目前主流的基于RISC-V内核的CKLINK JTAG BOX，在使用硬件仿真加速器进行待测设计的调试验证时，JTAG接口往往需要单独跳线才能连接，而跳线接口由于无法固定不稳定，容易导致数据传输错误。并且，其灵活性较差，若要采用国产IP进行基于硬件仿真加速器的调试验证，又需要更换不同厂家的接口线序并重新进行调整。此外，现有技术中的JTAG接口并不能支持同时验证多个JTAG接口设备，不利于提升基于硬件仿真加速器的待测设计调试及验证效率。

有鉴于上，为了解决上述技术问题，本申请实施例提供了一种基于硬件仿真加速器的JTAG接口适配板及系统，以充分兼容现有技术中的JTAG接口以及国产IP的自定义JTAG接口。下面首先对本申请实施例所提供的基于硬件仿真加速器的JTAG接口适配板进行介绍。

图1示出了本申请一实施例提供的基于硬件仿真加速器的JTAG接口适配板1的结构示意图。基于硬件仿真加速器的JTAG接口适配板1包括第一TPOD接口10、第一JTAG接口、第二JTAG接口30和通信模块40。

需要说明，上述第一JTAG接口20支持的JTAG接口协议固定。例如，上述第一JTAG接口20可以为现有技术中主流的20-pin ARM JTAG 接口、10-pin ARM coretex JTAG接口、或者ARM 38-pin Mictor JTAG接口等，本申请对此不做具体限制。

在本实施例提供的基于硬件仿真加速器的JTAG接口适配板1中，上述第一TPOD接口10可以用于与硬件仿真加速器的第二TPOD接口进行通信连接，上述第一TPOD接口10和第二TPOD接口通信连接时，可以具体采用相应的外部线缆实现。

上述第一JTAG接口20具体与第一TPOD接口10通信连接。在该JTAG接口适配板1中，第一JTAG接口20包括多个JTAG PIN引脚，第一TPOD接口10同样也具有其对应的PIN引脚。本实施例中，通过将第一JTAG接口20的JTAG PIN引脚和第一TPOD接口10的PIN引脚按照相应引脚布线规则进行连接，来第一JTAG接口20具体与第一TPOD接口10之间的通信连接。

上述第一JTAG接口20可以用于与第一JTAG调试器通信连接。第一JTAG接口对应的固定JTAG接口协议与该第一JTAG调试器匹配，如此，能够在实际硬件仿真加速调试过程中，通过与第一JTAG接口20连接的第一JTAG调试器，实现对待测设计的仿真加速调试及验证。

上述第二JTAG接口30可以用于与第二JTAG调试器通信连接。第二JTAG接口对应的调整后的JTAG接口协议与该第二JTAG调试器匹配，如此，能够在实际硬件仿真加速调试过程中，通过与第二JTAG接口30连接的第二JTAG调试器，充分实现对待测设计的仿真加速调试及验证。

上述通信模块40分别与第一TPOD接口10和第二JTAG接口30通信连接，用于根据第二JTAG调试器的JTAG接口协议不同，对第二JTAG接口30所支持的JTAG接口协议进行调整，以实现第一TPOD接口10和第二JTAG接口30之间的信号的物理映射。

在该JTAG接口适配板1中，通信模块40电连接于第一TPOD接口10和第二JTAG接口30之间，能够根据实际调试过程中所采用的第二JTAG调试器不同，来对第二JTAG接口30所支持的JTAG接口协议进行灵活调整，并能够维持第一TPOD接口10和第二JTAG接口30之间的正常通信。本实施例中的通信模块40能够实现对上述第二JTAG接口30所支持的JTAG接口协议的自定义配置。

应理解地是，本实施例中，上述第一TPOD接口10和第二JTAG接口30之间的信号的物理映射，具体可以包括二者之间的实体连接、数据通信协议转换、电平格式转换等，以有效保障两种接口之间的正常信号通信。需要说明，考虑到现有技术中通信协议转换等相关技术的多样性，本申请对此不做具体限制。

需要注意地是，本申请中上述第一JTAG接口20支持的JTAG接口协议固定。而由于通信模块40可以灵活根据第二JTAG调试器的JTAG接口协议不同，对第二JTAG接口30所支持的JTAG接口协议进行调整，也就是说，上述第二JTAG接口30所支持的JTAG接口协议可以说是不固定的。

此外，在一些可能的实施例中，当固定JTAG接口协议的第一JTAG接口20的数量需求较大时，还可以将上述第二JTAG接口30所支持的JTAG接口协议配置为与上述第一JTAG接口20一致的JTAG接口协议，用以补充第一JTAG接口20的数量，以更好地满足调试人员的接口需求。

而在另外一些实施例中，在需要适配自定义协议的JTAG接口的情况下，例如：当需要适配除JTAG接口适配板1上的第一JTAG接口20所支持的固定协议以外的其他自定义JTAG接口协议时，可以通过调整通信模块40将第二JTAG接口30所支持的JTAG协议配置为对应的自定义协议，例如：将第二JTAG接口30所支持的JTAG协议自定义配置为第一JTAG接口20未包含的基于RISC-V内核IP CKLINK JTAG接口，本申请对此不做具体限制。

与现有技术相比，本申请实施例提供的一种基于硬件仿真加速器的JTAG接口适配板1及系统，通过在该JTAG接口适配板1中设置用于与硬件仿真加速器通信连接的第一TPOD接口10，且兼容有能够与不同JTAG调试器进行通信连接的第一JTAG接口20和第二JTAG接口30。其中，第一JTAG接口20支持的JTAG接口协议固定，第二JTAG接口30支持的JTAG接口协议可以根据第二JTAG调试器的JTAG接口协议不同通过通信模块40进行灵活调整。

如此，在通过上述JTAG接口适配板1对待测设计进行调试时，能够根据调试人员的JTAG调试器配置不同，从JTAG适配板上灵活选择第一JTAG接口20或/和第二JTAG接口30，大大提供了调试的灵活性。并且，由于该JTAG接口适配板1中包括多个JTAG接口，因此，该JTAG接口适配板1还能够同时实现对多个JTAG接口设备的验证。

可见，本申请实施例的一种基于硬件仿真加速器的JTAG接口适配板1及系统，能够有效提高通过硬件仿真加速器对待测设计进行调试过程中的灵活性和兼容性，充分提高了生产的经济效益。

在一些可能的实施方式中，结合实际场景中调试人员基于第二JTAG调试器的对于第二JTAG接口所适配的JTAG接口协议的调整需求，上述通信模块40可以包括至少两个PIN引脚和至少两个JTAG PIN引脚。换言之，该通信模块40中可以包括PIN区域和JTAG PIN区域，PIN区域中包括上述至少两个PIN引脚，JTAG PIN区域中包括上述至少两个JTAG PIN引脚。

上述至少两个PIN引脚与第一TPOD接口10通信连接。具体地，上述PIN区域中包括的至少两个PIN引脚与第一TPOD接口10的PIN管脚连接。

上述至少两个JTAG PIN引脚与第二JTAG接口30通信连接。具体地，上述JTAG PIN区域中包括的至少两个JTAG PIN引脚与第二JTAG接口30的JTAG PIN管脚连接。

这样，当需要进行基于硬件仿真加速器的待测设计调试验证时，可以直接根据第二JTAG调试器的JTAG接口协议不同，将至少两个PIN引脚中的部分PIN引脚和至少两个JTAGPIN引脚中的部分JTAG PIN引脚通过外部线缆进行通信连接，以直接实现第一TPOD接口10和第二JTAG接口30之间的物理连接。

也就是说，本实施例根据对应的第二JTAG调试器的连线线序不同，对应连接上述JTAG PIN区域和PIN区域中的引脚，使得连接后的PIN区域和JTAG PIN区域按照符合第二JTAG调试器所适配的JTAG接口协议进行通信连接，以此实现对自定义国产CPU IP的JTAG接口的灵活配置与兼容。

在一些可能的实施方式中，为了更为高效、稳定地实现第一TPOD接口10和第二JTAG接口30之间的信号的物理映射，为了上述通信模块40具体可以包括微控制单元MCU（微控制单元，Microcontroller Unit）。

上述第一TPOD接口10和第二JTAG接口30可以分别与MCU的GPIO(General-purposeinput/output)端口进行通信连接。

上述MCU可以用于根据第二JTAG调试器的JTAG接口协议，实现第一TPOD接口10和第二JTAG接口30之间的信号的物理映射。

示例性地，在本实施例中，在上述通信模块40为MCU时，该MCU型号具体可以为GD32VF103 RISC-V 32-bit型，在其他一些实施例中，上述通信模块40也可以为其他型号的微控制单元。

需要说明，上述仅作示例，本实用新型对于通信模块40为MCU时的MCU具体选用型号并不做严格限制。

需要补充地是，本申请实施例中，上述通信模块40在包括上述MCU的同时，还可以包括前述至少两个PIN引脚和至少两个JTAG PIN引脚。也就是说，上述通信模块40还可以采用上述MCU和PIN的双通信模式，以更为灵活地实现对第二JTAG接口30支持的JTAG接口协议的调整配置，本申请对此不做具体限制。

在一些可能的实施方式中，结合实际硬件仿真加速器中的第二TPOD接口的引脚数考虑，JTAG接口适配板1上各个第二JTAG接口30上的引脚的数量之和为36。

在一些可能的实施方式中，为了更为合理地实现上述第二JTAG接口的分配，上述第二JTAG接口30的数量可以为3，各个第二JTAG接口30上的引脚数均为12。

应理解地是，在其他一些实施例中，上述第二JTAG接口30上的引脚还可以是按其他排布方式进行分布，本申请对此并不做具体限制。例如，该JTAG接口适配板1中可以仅包括一个第二JTAG接口30，该第二JTAG接口30上的引脚数为36。

在一些可能的实施方式中，为了更好地提高通过硬件仿真加速器对待测设计进行调试过程中的灵活性和兼容性，上述JTAG接口适配板1上具体可以包括多个第一JTAG接口20。

示例性地，上述JTAG接口适配板1上的多个第一JTAG接口20具体可以为：两个20-pin ARM JTAG 接口、两个10-pin ARM coretex JTAG接口、一个ARM 38-pin Mictor JTAG接口、一个ADI 14-PIN JTAG 接口、一个TI 14-pin JTAG接口、一个Tensilica (Xtensa)14-pin JTAG接口、一个Infineon 16-pin JTAG接口、一个Infineon 10-pin接口、一个Freescale 16-pin JTAG接口等，可以分别用于连接外部对应JTAG调试设备。需要说明，上述仅作为示例，本申请中具体设置于JTAG几口适配板1上的第一JTAG接口并不起到实质性的限制作用。

基于上述实施例提供的一种基于硬件仿真加速器的JTAG适配板，相应地，本申请实施例还提供一种基于硬件仿真加速器的JTAG适配系统。下面请参见图2，图2是本申请一实施例提供的基于硬件仿真加速器的JTAG适配系统100的结构示意图。

如图2所示，该基于硬件仿真加速器的JTAG接口适配系统100可以包括本申请实施例提供的基于硬件仿真加速器的JTAG接口适配板1、硬件仿真加速器2以及目标JTAG调试器3。

具体地，上述硬件仿真加速器2上设置有第二TPOD接口50，硬件仿真加速器上的第二TPOD接口50可以用于与基于硬件仿真加速器的JTAG接口适配板1上的第一TPOD接口10进行通信连接。实际调试中，上述第二TPOD接口50和上述 TPOD接口10可以通过TPOD接口线缆进行连接。

上述目标JTAG调试器3可以与JTAG接口适配板1上的目标JTAG接口进行通信连接。实际调试中，上述目标JTAG接口60和上述目标JTAG调试器3之间可以通过JTAG线缆进行连接。

需要说明地是，考虑到不同待测设计在调试阶段的差异性，上述JTAG接口适配板1中的目标JTAG接口60既可以为前述实施例中的第一JTAG接口，也可以为前述实施例中的第二JTAG接口。

或者，在其他一些实施例中，在用户具有不同类型接口需求的情况下，上述目标JTAG接口60具体可以包括如前述实施例中的第一JTAG接口和第二JTAG接口这两类接口，以及，第一JTAG接口和第二JTAG接口的实际数量可以根据实际接口配置指标而定。

基于此，相应地，在上述目标JTAG接口60为第一JTAG接口的情况下，上述目标JATG调试器3为前述实施例中的第一JTAG调试器。在上述目标JTAG接口60为第二JTAG接口的情况下，上述目标JTAG调试器3为前述实施例中的第二JTAG调试器。

或者，在上述目标JTAG接口60包括第一JTAG调试器且包括第二JTAG调试器的情况下，上述目标JTAG调试器相应地包括前述实施例中的第一JTAG调试器和第二JTAG调试器。

如此，图2中的基于硬件仿真加速器的JTAG接口适配系统100，直观展示了硬件仿真加速器2通过基于硬件仿真加速器的JTAG接口适配板1，实现与目标JTAG调试器3的正常通信的场景。

在一些可能的实施方式中，请参见图3，图3是本申请另一实施例提供的基于硬件仿真加速器的JTAG接口适配系统的结构示意图。

如图3所示，为了使得基于硬件仿真加速器的待测设计的调试过程更为合理，上述基于硬件仿真加速器的JTAG接口适配系统100具体还可以包括外部电子设备4，该外部电子设备4与上述目标JTAG调试器通信连接。

在一些可能的实施方式中，更为具体地，上述外部电子设备4可以包括个人计算机或者服务器。上述目标JTAG调试器3具体可以采用USB与上述外部电子设备4进行通信连接，外部电子设备4可以通过目标JTAG调试器3实现对国产CPU在硬件仿真加速器上的调试。

在一些可能的实施方式中，为了更为合理地通过硬件仿真加速以更短的时间来验证待测设计，上述硬件仿真加速器2具体可以为Palladium硬件仿真加速器。

在实际应用中，Palladium的编译速度快、调试能力强，并支持多用户。通过使用Palladium硬件仿真加速器，可以在芯片研发的早期阶段，就让整颗芯片软硬件协同设计成为可能。

本实施例中，通过具体采用Palladium硬件仿真加速器，能够以更短的时间来验证待测设计，有效加快了编译、高级调试、功耗分析、仿真加速和混合硬件仿真等调试过程，从而大大缩短了产品的整体研发周期。

可以理解地是，上述仅是示例，对本申请所保护的基于硬件仿真加速器的JTAG接口适配系统100并不起到实质的限制作用。

综上，本申请实施例的一种基于硬件仿真加速器的JTAG接口适配板及系统，相较于现有技术，能够提供一种新的接口适配结构用以实现硬件仿真加速器与目标JTAG调试器之间的数据通信传输，做到了一块适配板适配兼容各类JTAG接口的可能，有效提高了通过硬件仿真加速器对待测设计进行调试过程中的灵活性和兼容性，从而得以充分满足现阶段对于硬件仿真加速器上待测设计的验证或调试等需求，大大提高了生产的经济效益。

以上所述的结构框图中所示的功能块可以实现为硬件、软件、固件或者它们的组合。当以硬件方式实现时，其可以例如是电子电路、专用集成电路（ASIC）、适当的固件、插件、功能卡等等。当以软件方式实现时，本申请的元素是被用于执行所需任务的程序或者代码段。程序或者代码段可以存储在机器可读介质中，或者通过载波中携带的数据信号在传输介质或者通信链路上传送。“机器可读介质”可以包括能够存储或传输信息的任何介质。机器可读介质的例子包括电子电路、半导体存储器设备、ROM、闪存、可擦除ROM（EROM）、软盘、CD-ROM、光盘、硬盘、光纤介质、射频（RF）链路，等等。代码段可以经由诸如因特网、内联网等的计算机网络被下载。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。

本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实例的说明只是用于帮助理解本申请的方法及其核心思想。以上仅是本申请的优选实施方式，应当指出，由于文字表达的有限性，而客观上存在无限的具体结构，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进、润饰或变化，也可以将上述技术特征以适当的方式进行组合；这些改进润饰、变化或组合，或未经改进将本申请的构思和技术方案直接应用于其它场合的，均应视为本申请的保护范围。

Claims (10)

1.一种基于硬件仿真加速器的JTAG接口适配板，其特征在于，所述JTAG接口适配板包括第一TPOD接口、第一JTAG接口、第二JTAG接口和通信模块；所述第一JTAG接口支持的JTAG接口协议固定；

所述第一TPOD接口用于与所述硬件仿真加速器的第二TPOD接口通信连接；

所述第一JTAG接口与所述第一TPOD接口通信连接，所述第一JTAG接口用于与第一JTAG调试器通信连接；

所述第二JTAG接口用于与第二JTAG调试器通信连接；

所述通信模块分别与所述第一TPOD接口和所述第二JTAG接口通信连接，用于根据所述第二JTAG调试器的JTAG接口协议不同，对所述第二JTAG接口所支持的JTAG接口协议进行调整，以实现所述第一TPOD接口和所述第二JTAG接口之间的信号的物理映射。

2.如权利要求1所述的JTAG接口适配板，其特征在于，通信模块包括至少两个PIN引脚和至少两个JTAG PIN引脚；

所述至少两个PIN引脚与所述第一TPOD接口通信连接；

所述至少两个JTAG PIN引脚与所述第二JTAG接口通信连接；

根据所述第二JTAG调试器的JTAG接口协议不同，所述至少两个PIN引脚中的部分PIN引脚和所述至少两个JTAG PIN引脚中的部分JTAG PIN引脚通过外部线缆进行通信连接。

3.如权利要求1所述的JTAG接口适配板，其特征在于，所述通信模块包括MCU；

所述第一TPOD接口和所述第二JTAG接口分别与所述MCU的GPIO端口进行通信连接；

所述MCU用于根据所述第二JTAG调试器的JTAG接口协议，实现所述第一TPOD接口和所述第二JTAG接口之间的信号的物理映射。

4.如权利要求1所述的JTAG接口适配板，其特征在于，所述JTAG接口适配板上各个所述第二JTAG接口上的引脚的数量之和为36。

5.如权利要求4所述的JTAG接口适配板，其特征在于，所述第二JTAG接口的数量为3，各个所述第二JTAG接口上的引脚数均为12。

6.如权利要求1所述的JTAG接口适配板，其特征在于，所述JTAG接口适配板上包括多个所述第一JTAG接口。

7.一种基于硬件仿真加速器的JTAG接口适配系统，其特征在于，所述JTAG接口适配系统包括：

如权利要求1-6任一项所述的JTAG接口适配板；

所述硬件仿真加速器，所述硬件仿真加速器上设置有第二TPOD接口，所述第二TPOD接口与所述JTAG接口适配板上的第一TPOD接口通信连接；

目标JTAG调试器，所述目标JTAG调试器与所述JTAG接口适配板上的目标JTAG接口通信连接；

其中，所述目标JTAG调试器包括第一JTAG调试器和第二JTAG调试器中的至少一项，所述目标JTAG接口包括与所述目标JTAG调试器对应的第一JTAG接口和第二JTAG接口中的至少一项。

8.如权利要求7所述的JTAG接口适配系统，其特征在于，所述JTAG接口适配系统还包括外部电子设备，所述外部电子设备与所述目标JTAG调试器通信连接。

9.如权利要求8所述的JTAG接口适配系统，其特征在于，所述外部电子设备包括个人计算机或者服务器。

10.如权利要求7-8任一项所述的JTAG接口适配系统，其特征在于，所述硬件仿真加速器为Palladium硬件仿真加速器。

Images