CN217133696U - 一种cpu片上外设通用测试设备 - Google Patents
一种cpu片上外设通用测试设备 Download PDFInfo
- Publication number
- CN217133696U CN217133696U CN202220593705.9U CN202220593705U CN217133696U CN 217133696 U CN217133696 U CN 217133696U CN 202220593705 U CN202220593705 U CN 202220593705U CN 217133696 U CN217133696 U CN 217133696U
- Authority
- CN
- China
- Prior art keywords
- cpu
- daughter card
- testing
- test
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本实用新型公开了一种CPU片上外设通用测试设备,属于CPU测试技术领域,目的在于解决现有CPU片上外设测试一般采用仿真、设计验证电路进行实物测试,针对于一款CPU的测试验证设备功能固定,不能根据用户测试需要灵活配置测试资源;而不同型号被测CPU外设也存在差异,一个测试设备难以满足多种被测CPU的接入与测试,只能通过定制多种测试设备的方式实现,存在测试不全、灵活性差、成本高、测试耗时长等问题。其经过路由背板的交换路由功能,用户可通过管理软件的操作将被测CPU的各种端口灵活的连接到各业务子卡,并根据测试需要灵活配置测试资源,满足多种被测CPU的接入与测试,实现测试资源柔性配置,测试设备可复用,具有一定通用性,大大降低了测试成本。
Description
技术领域
本实用新型属于CPU测试技术领域,具体涉及一种CPU片上外设通用测试设备。
背景技术
中央处理器(central processing unit,简称CPU)作为计算机系统的运算和控制核心,是信息处理、程序运行的最终执行单元。为实现高效数据处理和交互,将一些常用外设资源集成在芯片内,形成CPU片上外设。对CPU片上外设进行测试验证,是CPU开发与应用的必要环节。
CPU片上外设测试设备可应用于:
1、CPU片上资源测试,评估其稳定性。
2、基于CPU的嵌入式软件的调试、验证。在嵌入式软件的测试验证工作中,软件设计工程师能够利用该设备搭建软件运行的硬件环境,开展软件设计、调试、验证工作。3、还可验证基于某处理器的应用方案可行性。
目前CPU片上外设测试一般采用仿真、设计验证电路进行实物测试。针对于一款CPU的测试验证设备功能固定,不能根据用户测试需要灵活配置测试资源;而不同型号被测CPU外设也存在差异,一个测试设备难以满足多种被测CPU的接入与测试,只能通过定制多种测试设备的方式实现,存在测试不全、灵活性差、成本高、测试耗时长等诸多缺点。
实用新型内容
本实用新型的目的在于:提供一种CPU片上外设通用测试设备,解决现有CPU片上外设测试一般采用仿真、设计验证电路进行实物测试,针对于一款CPU的测试验证设备功能固定,不能根据用户测试需要灵活配置测试资源;而不同型号被测CPU外设也存在差异,一个测试设备难以满足多种被测CPU的接入与测试,只能通过定制多种测试设备的方式实现,存在测试不全、灵活性差、成本高、测试耗时长等问题。
本实用新型采用的技术方案如下:
一种CPU片上外设通用测试设备,包括机箱,所述机箱上安装有电源和路由背板,所述路由背板电信号连接有CPU子卡、若干业务子卡、控制调试子卡,所述路由背板与电源电连接,所述业务子卡包括CAN-串口子卡、I2C-AD子卡、SPI-1553B子卡、1553B子卡、ARM子卡、GPIO子卡。
进一步地,所述路由背板设置有9个槽位,所述CPU子卡通过两个槽位于路由背板电信号连接。
进一步地,所述CPU子卡上还电连接有USB接口、以太网接口、外部时钟输入接口、ADC外部参考电平输入接口。
进一步地,所述ARM子卡上设置有三片ARM处理器。
进一步地,所述ARM处理器分别设置有1路RS485接口、1路TTL接口、1路CAN接口、ADC外部参考电平输入接口、JTAG接口、8~10路GPIO接口。
综上所述,由于采用了上述技术方案,本实用新型的有益效果是:
1、本实用新型中,测试设备由CPU子卡、若干业务子卡、路由背板、控制调试子卡、机箱以及电源组成。CPU子卡用于测试被测CPU,各被测CPU通过CPU子卡与各业务子卡的灵活配置,经过背板的交换路由功能,用户可通过管理软件的操作将被测CPU的各种端口灵活的连接到外设的各业务子卡;每张板卡设计有独立的ID号,可支持检测CPU、外设子板是否已经插入底板,以及当前的状态;支持外设的可扩展性。同时预留一定的子板插入槽位,供后续的外设扩展,具备可重用性。根据不同的被测件,可重用相关的子板;具备与通用测试平台通讯的功能,接受通用测试平台的上电、复位等控制指令。用户可根据测试需要灵活配置测试资源,满足多种被测CPU的接入与测试,实现测试资源柔性配置,测试设备可复用,具有一定通用性,大大降低了测试成本,解决了现有CPU片上外设测试一般采用仿真、设计验证电路进行实物测试,针对于一款CPU的测试验证设备功能固定,不能根据用户测试需要灵活配置测试资源;而不同型号被测CPU外设也存在差异,一个测试设备难以满足多种被测CPU的接入与测试,只能通过定制多种测试设备的方式实现,存在测试不全、灵活性差、成本高、测试耗时长等问题。
附图说明
为了更清楚地说明本实用新型实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解以下附图仅示出了本实用新型的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图,其中:
图1为本实用新型的系统结构示意图;
图2为本实用新型路由背板的结构示意图;
图3为本实用新型业务子卡的结构示意图;
图4为本实用新型CPU子卡系统结构图;
图5为本实用新型I2C-AD子卡系统结构图;
图6为本实用新型SPI-1553B子卡系统示意图;
图7为本实用新型1553B子卡系统示意图;
图8为本实用新型ARM子卡系统示意图。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的实用新型的范围,而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
应注意到:标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本实用新型的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该实用新型产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本实用新型的简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
此外,术语“水平”、“竖直”等术语并不表示要求部件绝对水平或悬垂,而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平,并不是表示该结构一定要完全水平,而是可以稍微倾斜。
在本实用新型的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接或一体地连接;可以使机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个原件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
一种CPU片上外设通用测试设备,包括机箱,所述机箱上安装有电源和路由背板,所述路由背板电信号连接有CPU子卡、若干业务子卡、控制调试子卡,所述路由背板与电源电连接,所述业务子卡包括CAN-串口子卡、I2C-AD子卡、SPI-1553B子卡、1553B子卡、ARM子卡、GPIO子卡。
进一步地,所述路由背板设置有9个槽位,所述CPU子卡通过两个槽位于路由背板电信号连接。
进一步地,所述CPU子卡上还电连接有USB接口、以太网接口、外部时钟输入接口、ADC外部参考电平输入接口。
进一步地,所述ARM子卡上设置有三片ARM处理器。
进一步地,所述ARM处理器分别设置有1路RS485接口、1路TTL接口、1路CAN接口、ADC外部参考电平输入接口、JTAG接口、8~10路GPIO接口。
本实用新型在实施过程中,测试设备由CPU子卡、若干业务子卡、路由背板、控制调试子卡、机箱以及电源组成。CPU子卡用于测试被测CPU,各被测CPU通过CPU子卡与各业务子卡的灵活配置,经过背板的交换路由功能,用户可通过管理软件的操作将被测CPU的各种端口灵活的连接到外设的各业务子卡;每张板卡设计有独立的ID号,可支持检测CPU、外设子板是否已经插入底板,以及当前的状态;支持外设的可扩展性。同时预留一定的子板插入槽位,供后续的外设扩展,具备可重用性。根据不同的被测件,可重用相关的子板;具备与通用测试平台通讯的功能,接受通用测试平台的上电、复位等控制指令。
测试设备的系统结构图如图1所示,具体功能如下:
(1)路由背板:提供各业务子卡与CPU子卡之间的交换路由;
(2)CPU子卡:用于测试被测CPU;
(3)CAN-串口子卡:提供CAN、串口业务验证接口;
(4)I2C-AD子卡:提供I2C通信及模拟量输入业务验证接口;
(5)SPI-1553B子卡:提供验证SPI和相关芯片业务接口;
(6)1553B(61580)子卡:提供验证61580芯片业务接口;
(7)控制调试子卡:提供管理软件控制接口与通用测试平台的控制接口以及测试设备的软件升级接口;
(8)ARM子卡:提供多ARM处理器交互业务接口;
(9)GPIO子卡:提供验证GPIO业务接口;
(10)电源:提供充足稳定电源;
(11)机箱:用于整体结构安装。
其中,路由背板采用标准CPCI的结构,实现各种业务板卡的插拔与交换功能。路由背板共设计9个槽位,每个槽位提供超过Pin100的端口数,充分满足各业务板卡对于IO端口的需求。考虑到以后的扩展功能,CPU子卡占用两个槽位,提供大于400Pin的接入能力;其他子卡各自占用一个槽位;具体如图2所示。
本路由背板的MCU通过接收管理软件的串行控制命令,解析后传递给FPGA,FPGA收到解析后的命令,完成各端口的切换,以此实现CPU子卡与各业务子卡之间的灵活可配置桥接。
其中,业务子卡利用CPCI机箱结构设计,其结构示意图如图3所示。
(1)CPU子卡
CPU子卡可根据被测件运行在不同的CPU上,可选择相对应的CPU子板。可支持多种处理器型号,且在CPU子板和自定义底板设计时,考虑了CPU的可扩展性。由于每种CPU的特性,将其特殊的接口放置于本子卡,共性部分由接插件传至路由背板与外设子板的进行灵活的桥接互连。根据被测件CPU不同的外设情况,可以选用不同的外设子板。CPU子卡系统结构图如图4所示。CPU子卡与路由背板之间通过连接器进行互连。主要包含信号线、电源线、时钟线。信号线均是单端信号,考虑兼容性,连接器的信号线数量大于100pin。考虑兼容以后CPU的管脚数可能会扩展到256pin以上的情况,将CPU子卡与路由背板接口设计为共占用两个槽位设计,共4组接插件,接口定义互相兼容,完全满足以后的扩容设计。
对于在CPU子卡上实现USB或以太网电路,为了接线的方便性,USB接口、以太网接口均布置在CPU子卡的边缘,并能够在机箱外进行插拔。JTAG或者SWD连接器均可在机箱外进行插拔。
CPU子卡还将提供外时钟输入接口、ADC外部参考电平输入接口。
CPU子卡的供电由背板DC12V提供,在CPU子卡上根据被测CPU的不同完成各种所需电源转换。
(2)I2C-AD子卡
I2C-AD子卡提供外接AD输入端口,AD模拟输入信号都要进行一阶滤波(C=1uF,R=10kΩ),以消除噪声影响。I2C功能部分,被测CPU的每一路I2C(最高波特率不小于400Kbps)接口均可通过管理软件配置与I2C子板上的芯片互连。被测CPU的I2C接口可通过管理软件配置,直连到对外的连接器上,直接与外部装置通讯。I2C-AD子卡系统结构图如图5所示。
(3)CAN-串口子卡
被测CPU内部包含有UART协议处理模块,支持4路RS422、4路RS485、4路TTL。CAN-串口子卡上集成4路CAN通信接口。
(4)SPI-1553B子卡
被测CPU的每一路SPI接口均可通过配置与SPI-1553B子卡上的芯片互连。
如图6所示,CPU子卡的SPI接口可通过管理软件配置,直连到对外的连接器上,直接与外部装置通讯。
(5)1553B子卡
如图7所示,被测CPU的GPIO可通过仿真管理软件配置与1553B子卡上的芯片互连。
(6)GPIO子卡
被测CPU的GPIO均可通过仿真管理软件配置直连到对外的连接器上,直接与外部装置通讯,最大对外提供60路的连接能力。子板支持静态输入输出方向设置。
(7)ARM子卡
ARM子板上集成3片ARM处理器。三片ARM处理器可以通过I2C、SPI、GPIO和CPU子卡进行通信。三片ARM处理器分别引出各自的如下接口:
①USART:1路RS485,1路TTL
②CAN:1路
③ADC
④JTAG
⑤8~10路GPIO
ARM子卡的组成如图8所示。
(8)控制调试子卡
控制调试子卡包括对以下几种信号的处理。它们分别为:
①网口通讯接口:用于嵌入式实时操作平台与仿真管理软件进行命令交互;
②通用测试平台的信号输入输出(比如Reset、控制等);
③背板MCU的程序升级;
④背板FPGA的程序升级。
实施例1
一种CPU片上外设通用测试设备,包括机箱,所述机箱上安装有电源和路由背板,所述路由背板电信号连接有CPU子卡、若干业务子卡、控制调试子卡,所述路由背板与电源电连接,所述业务子卡包括CAN-串口子卡、I2C-AD子卡、SPI-1553B子卡、1553B子卡、ARM子卡、GPIO子卡。
实施例2
在实施例1的基础上,所述路由背板设置有9个槽位,所述CPU子卡通过两个槽位于路由背板电信号连接。
实施例3
在上述实施例的基础上,所述CPU子卡上还电连接有USB接口、以太网接口、外部时钟输入接口、ADC外部参考电平输入接口。
实施例4
在上述实施例的基础上,所述ARM子卡上设置有三片ARM处理器。
实施例5
在上述实施例的基础上,所述ARM处理器分别设置有1路RS485接口、1路TTL接口、1路CAN接口、ADC外部参考电平输入接口、JTAG接口、8~10路GPIO接口。
如上所述即为本实用新型的实施例。前文所述为本实用新型的各个优选实施例,各个优选实施例中的优选实施方式如果不是明显自相矛盾或以某一优选实施方式为前提,各个优选实施方式都可以任意叠加组合使用,所述实施例以及实施例中的具体参数仅是为了清楚表述实用新型的验证过程,并非用以限制本实用新型的专利保护范围,本实用新型的专利保护范围仍然以其权利要求书为准,凡是运用本实用新型的说明书及附图内容所作的等同结构变化,同理均应包含在本实用新型的保护范围内。
Claims (5)
1.一种CPU片上外设通用测试设备,其特征在于,包括机箱,所述机箱上安装有电源和路由背板,所述路由背板电信号连接有CPU子卡、若干业务子卡、控制调试子卡,所述路由背板与电源电连接,所述业务子卡包括CAN-串口子卡、I2C-AD子卡、SPI-1553B子卡、1553B子卡、ARM子卡、GPIO子卡。
2.按照权利要求1所述的一种CPU片上外设通用测试设备,其特征在于,所述路由背板设置有9个槽位,所述CPU子卡通过两个槽位于路由背板电信号连接。
3.按照权利要求1所述的一种CPU片上外设通用测试设备,其特征在于,所述CPU子卡上还电连接有USB接口、以太网接口、外部时钟输入接口、ADC外部参考电平输入接口。
4.按照权利要求1所述的一种CPU片上外设通用测试设备,其特征在于,所述ARM子卡上设置有三片ARM处理器。
5.按照权利要求4所述的一种CPU片上外设通用测试设备,其特征在于,所述ARM处理器分别设置有1路RS485接口、1路TTL接口、1路CAN接口、ADC外部参考电平输入接口、JTAG接口、8~10路GPIO接口。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220593705.9U CN217133696U (zh) | 2022-03-18 | 2022-03-18 | 一种cpu片上外设通用测试设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220593705.9U CN217133696U (zh) | 2022-03-18 | 2022-03-18 | 一种cpu片上外设通用测试设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217133696U true CN217133696U (zh) | 2022-08-05 |
Family
ID=82646167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220593705.9U Active CN217133696U (zh) | 2022-03-18 | 2022-03-18 | 一种cpu片上外设通用测试设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217133696U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115793624A (zh) * | 2023-02-15 | 2023-03-14 | 成都菁蓉联创科技有限公司 | 一种应用于数据采集卡的测试板卡和数据测试方法 |
-
2022
- 2022-03-18 CN CN202220593705.9U patent/CN217133696U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115793624A (zh) * | 2023-02-15 | 2023-03-14 | 成都菁蓉联创科技有限公司 | 一种应用于数据采集卡的测试板卡和数据测试方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6363452B1 (en) | Method and apparatus for adding and removing components without powering down computer system | |
CN100541444C (zh) | 多主板系统之管理系统 | |
US6735660B1 (en) | Sideband signal transmission between host and input/output adapter | |
CN101923530B (zh) | 一种用于PCI Express X1至CPCI Express X1的转接卡 | |
US20070032100A1 (en) | Replaceable input/output interface for circuit board | |
CN217133696U (zh) | 一种cpu片上外设通用测试设备 | |
CN212135408U (zh) | 板卡总线数据传输测试系统 | |
CN102445614B (zh) | 用于电子产品功能测试的通用信号路由系统 | |
CN208538025U (zh) | 一种支持10个热插拔硬盘的服务器 | |
CN209946880U (zh) | 一种用于ai异构服务器的测试板卡 | |
CN218938947U (zh) | 基于硬件仿真加速器的jtag接口适配板及系统 | |
CN108415866A (zh) | 智能平台管理控制器 | |
CN117111693A (zh) | 一种服务器机箱系统、服务器机箱系统设计方法及设备 | |
CN217787754U (zh) | 自动化测试装置及系统 | |
CN114722754A (zh) | 一种fpga原型验证设备 | |
CN214176363U (zh) | 系统级仿真加速器验证环境用pcie设备板卡扩展连接装置 | |
CN201069567Y (zh) | 一种用于工控计算机板卡调试的底板装置 | |
CN218124727U (zh) | 控制装置和控制系统 | |
CN114840461B (zh) | 服务器的扩展装置和服务器 | |
CN219499625U (zh) | 一种新型开发电路板 | |
CN210402332U (zh) | 一种Arinc659总线通信仿真系统 | |
CN115454905B (zh) | 一种用于芯片fpga原型验证阶段的pcie接口卡 | |
CN220933447U (zh) | 一种基于COM-Express的多功能扩展板 | |
CN2548205Y (zh) | 采用点对点连接结构的多槽位背板 | |
CN211653644U (zh) | 一种计算机模块及计算机设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |