CN212135408U - 板卡总线数据传输测试系统 - Google Patents

Abstract

本实用新型实施例公开了一种板卡总线数据传输测试系统，包括：至少一个总线测试板卡、与总线测试板卡连接的上位机；总线测试板卡包括：PCB电路板，在PCB电路板上设置有数据处理模块、数据交换芯片、板卡连接器和上位机接口；数据交换芯片和上位机接口连接；数据处理模块通过数据交换芯片与板卡连接器连接，或者数据处理模块与板卡连接器连接；本实用新型的板卡总线数据传输测试系统，能够实现板卡的自动化测试，降低了测试系统集成的复杂度和难度，降低了测试成本，节约了开发成本和生产成本；实现了对于板卡的槽位的全功能、通用化测试解决方案，通过FPGA实现了高速数字信号仿真及测试，测试结果准确、可靠。

Description

板卡总线数据传输测试系统

技术领域

本实用新型涉及自动测试技术领域，尤其涉及一种板卡总线数据传输测试系统。

背景技术

随着集成电路、计算机处理技术和软件技术的飞速发展，处理平台系统架构也随之快速发展演变。VPX是VITA(VME International Trade Association,VME国际贸易协会)组织于2007年在其VME总线基础上提出的新一代高速串行总线标准。在VPX平台或VPX 系统中，采用多个高速背板，例如，高速背板包括多个槽位，兼容主控板、电源板以及功能板，高速背板上的第一槽位为主控板槽位，最后一个槽位为电源板槽位。现有的VPX 系统采用示波器进行系统整机测试，不能对于高速背板的槽位进行单独测试，无法保证测试结果的有效性。

实用新型内容

有鉴于此，本实用新型实施例提供一种板卡总线数据传输测试系统。

根据本实用新型实施例的一个方面，提供一种板卡总线数据传输测试系统，包括：至少一个总线测试板卡、与所述总线测试板卡连接的上位机；所述总线测试板卡包括：PCB电路板，在所述PCB电路板上设置有数据处理模块、数据交换芯片、板卡连接器和上位机接口；所述数据交换芯片和所述上位机接口连接；所述数据处理模块通过所述数据交换芯片与所述板卡连接器连接，或者所述数据处理模块与所述板卡连接器连接；在对被测板卡进行总线数据传输测试的状态下，所述板卡连接器插入所述被测板卡的插槽内，所述上位机与所述上位机接口连接，所述上位机对所述数据处理模块进行配置处理；所述数据处理模块向所述板卡连接器发送测试发送数据，将测试发送数据通过所述数据交换芯片、所述上位机接口发送给所述上位机进行显示；或者，所述数据处理模块接收所述板卡连接器上传的测试接收数据，对测试接收数据进行处理并将处理后的测试接收数据通过所述数据交换芯片、所述上位机接口发送给所述上位机，以使所述上位机根据所述处理后的测试接收数据进行分析处理。

可选地，所述总线测试板卡的数量为两个，两个所述总线测试板卡分别为第一总线测试板卡和第二总线测试板卡；所述被测板卡包括：第一插槽和第二插槽，所述第一插槽和所述第二插槽通过总线连接；第一上位机与所述第一总线测试板卡的上位机接口连接，第二上位机与所述第二总线测试板卡的上位机接口连接；在对所述被测板卡进行总线数据传输测试的状态下，所述第一总线测试板卡的板卡连接器插入所第一插槽内，所述第一总线测试板卡的数据处理模块向所述第一总线测试板卡的板卡连接器发送测试发送数据，将测试发送数据发送给所述第一上位机；所述第二总线测试板卡的板卡连接器插入所第二插槽内，所述第二总线测试板卡的数据处理模块接收所述第二总线测试板卡的板卡连接器上传的测试接收数据，对测试接收数据进行处理并将处理后的测试接收数据发送给所述第二上位机。

可选地，所述总线测试板卡的数量为两个，两个所述总线测试板卡分别为第三总线测试板卡和第四总线测试板卡；所述被测板卡的数量为两个，两个所述被测板卡分别为：第一被测板卡和第二被测板卡，所述第一被测板卡和所述第二被测板卡通过交换机连接；第三上位机与所述第三总线测试板卡的上位机接口连接，第四上位机与所述第四总线测试板卡的上位机接口连接；在对所述第一被测板卡和所述第二被测板卡进行总线数据传输测试的状态下，所述第三总线测试板卡的板卡连接器插入所述第一被测板卡的插槽内，所述第三总线测试板卡的数据处理模块向所述第三总线测试板卡的板卡连接器发送测试发送数据，将测试发送数据发送给所述第三上位机；所述第四总线测试板卡的板卡连接器插入所述第二被测板卡的插槽内，所述第四总线测试板卡的数据处理模块接收所述第四总线测试板卡的板卡连接器上传的测试接收数据，对测试接收数据进行处理并将处理后的测试接收数据发送给所述第四上位机。

可选地，所述被测板卡与用户主板卡连接；在对所述被测板卡进行总线数据传输测试的状态下，所述测试板卡的板卡连接器插入所述被测板卡的插槽内，所述总线测试板卡的数据处理模块向所述总线测试板卡的板卡连接器发送测试发送数据，或者接收所述总线测试板卡的板卡连接器上传的测试接收数据进行处理，将测试发送数据和处理后的测试接收数据发送给所述上位机。

可选地，所述数据交换芯片为RapidIO交换芯片，所述RapidIO交换芯片包括：CPS1848芯片；所述数据处理模块包括：FPGA芯片。

可选地，所述CPS1848芯片通过两个4XRapidIO接口与所述FPGA芯片连接。

可选地，所述被测板卡为符合VITA VPX规范的VPX板卡，所述VPX板卡包括：VPX背板。

可选地，所述板卡连接器包括多个VPX连接器；各个VPX连接器分别通过4XRapidIO接口与所述FPGA芯片连接或与所述CPS1848芯片连接。

可选地，所述PCB电路板表面设置有GND层。

可选地，所述总线测试板卡包括：设置在PCB电路板上的电源模块，用于为所述总线测试板卡提供电能。

本实用新型的板卡总线数据传输测试系统，能够实现板卡的自动化测试，降低了测试系统集成的复杂度和难度，降低了测试成本，节约了开发成本和生产成本；实现了对于板卡的槽位的全功能、通用化测试解决方案，通过FPGA实现了高速数字信号仿真及测试，测试结果准确、可靠。

本实用新型实施例附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本实用新型的实践了解到。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图：

图1为根据本实用新型的板卡总线数据传输测试系统的一个实施例的示意图；

图2为根据本实用新型的板卡总线数据传输测试系统的另一个实施例的示意图；

图3为根据本实用新型的板卡总线数据传输测试系统的又一个实施例的示意图；

图4为根据本实用新型的板卡总线数据传输测试系统的再一个实施例的示意图；

图5为FPGA、交换芯片通过SRIO交换数据的示意图。

具体实施方式

下面参照附图对本实用新型进行更全面的描述，其中说明本实用新型的示例性实施例。下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。下面结合图和实施例对本实用新型的技术方案进行多方面的描述。

下文为了叙述方便，下文中所称的“左”、“右”、“上”、“下”与附图本身的左、右、上、下方向一致。下文中的“第一”、“第二”等，仅用于描述上相区别，并没有其它特殊的含义。

如图1所示，本实用新型提供一种板卡总线数据传输测试系统，包括：至少一个总线测试板卡10、与总线测试板卡10连接的上位机20，上位机20可以为PC、笔记本电脑、 PAD等。总线测试板卡10包括PCB电路板11，在PCB电路板11上设置有数据处理模块 12、数据交换芯片13、板卡连接器14，15,16,17和上位机接口18；板卡连接器的数量可以为一个或多个，可以根据测试需求进行设置。PCB电路板11上设置有电源模块，用于为总线测试板卡10提供电能。

数据交换芯片13和上位机接口18连接，上位机接口18可以为多种接口，例如为SRIO 接口、RapidIO接口等。数据处理模块12通过数据交换芯片13与板卡连接器15,17连接，或者数据处理模块12与板卡连接器14,16连接；可以根据测试需求设置数据处理模块12与各个板卡连接器的连接关系。

在对被测板卡30进行总线数据传输测试的状态下，板卡连接器插入被测板卡30的插槽31内，上位机20与上位机接口18连接，上位机20通过上位机接口18以及数据交换芯片13向数据处理模块12发送指令，进行配置处理；配置处理可以有多种配置内容，包括配置数据处理模块12发送或接收数据，配置发送测试数据的格式、内容以及发送频率，配置接收测试数据的处理方式，例如数据格式处理等。

数据处理模块12通过数据交换芯片13或直接向一个多个板卡连接器发送测试发送数据，将测试发送数据通过数据交换芯片13、上位机接口18发送给上位机20进行显示；或者，数据处理模块12通过数据交换芯片13或直接接收一个或多个板卡连接器上传的测试接收数据，对测试接收数据进行处理并将处理后的测试接收数据通过数据交换芯片13、上位机接口18发送给上位机20，以使上位机20根据处理后的测试接收数据进行分析处理，可以分析测试接收数据的成功率等。

数据处理模块12可以为FPGA芯片，例如为XC7K325T-3FFG900I芯片等；数据交换芯片可以为RapidIO交换芯片，例如为CPS1848芯片等。电源模块可以包括LTM4616IV 等。在总线测试板卡10中还设置有时钟电路、复位电路、调试接口电路。板卡连接器可以为VPX高速连接器(1410187-3)等。VPX总线是一种通用的计算机总线，结合了Motorola 公司Versa总线的电气规范和Eurocard机械封装标准，是一种开放式架构，支持并独立于多处理器计算机系统。FPGA芯片通过两组4xRapidIO接口和CPS1848芯片进行板内高速通信，可满足芯片间40G的带宽需求。通过VPX连接器对外引出4组高速接口链路，可配置不同速率接口测试使用。

在一个实施例中，如图2所示，总线测试板卡的数量为两个，两个总线测试板卡分别为第一总线测试板卡101和第二总线测试板卡102；被测板卡为背板301，背板301包括第一插槽和第二插槽，第一插槽和第二插槽通过总线连接；第一上位机201与第一总线测试板卡101的上位机接口连接，第二上位机202与第二总线测试板卡102的上位机接口连接。

在对背卡301进行总线数据传输测试的状态下，第一总线测试板卡101的板卡连接器插入所第一插槽内，第一总线测试板卡101的数据处理模块向第一总线测试板卡101的板卡连接器发送测试发送数据，将测试发送数据发送给第一上位机201。第二总线测试板卡102的板卡连接器插入所第二插槽内，第二总线测试板卡102的数据处理模块接收第二总线测试板卡102的板卡连接器上传的测试接收数据(第一总线测试板卡101发送的测试发送数据)，对测试接收数据进行处理并将处理后的测试接收数据发送给第二上位机202。通过分别将第一总线测试板卡101和第二总线测试板卡102置于背板301上的两个互连的槽位内，能够测试背板301的两个互连的槽位的数据传输速率和误码率。

被测板卡为符合VITA VPX规范的VPX板卡，VPX板卡包括VPX背板等。背板包括多个插槽。背板可以为根据用户要求设计的高速背板，插槽槽位之间的链路支持RapidIO(6.25Gbps)传输速率。

在一个实施例中，如图3所示，总线测试板卡的数量为两个，两个总线测试板卡分别为第三总线测试板卡103和第四总线测试板卡104；被测板卡为背板，背板的数量为两个，分别为：第一背板302和第二背板303，第一背板302和第二背板303通过交换机40连接；第三上位机202与第三总线测试板卡103的上位机接口连接，第四上位机203与第四总线测试板卡104的上位机接口连接。

在对第一背板302和第二背板303进行总线数据传输测试的状态下，第三总线测试板卡103的板卡连接器插入第一背板302的插槽内，第三总线测试板卡103的数据处理模块向第三总线测试板卡103的板卡连接器发送测试发送数据，将测试发送数据发送给第三上位机202；第四总线测试板卡104的板卡连接器插入第二背板303的插槽内，第四总线测试板卡104的数据处理模块接收第四总线测试板卡104的板卡连接器上传的测试接收数据，对测试接收数据进行处理并将处理后的测试接收数据发送给第四上位机203。第一背板302和第二背板303通过交换机互连，通过分别将第三总线测试板卡103和第四总线测试板卡104分别置于第一背板302和第二背板303上的一个槽位内，能够测试第一背板 302和第二背板303的数据传输速率和误码率。

在一个实施例中，如图4所示，被测板卡为背板304，背板304与用户主板卡50连接；在对背板304进行总线数据传输测试的状态下，背板304的板卡连接器插入背板304的插槽内，总线测试板卡105的数据处理模块向总线测试板卡105的板卡连接器发送测试发送数据，或者接收总线测试板卡105的板卡连接器上传的测试接收数据进行处理，将测试发送数据和处理后的测试接收数据发送给上位机401。总线测试板卡105设为发送端或接收端，测试用户板卡端口速率和误码率。

在一个实施例中，总线测试板卡用于测试VPX高速背板等的性能等，可支持2.5G、3.125G、5.0G、6.25GGbps背板和板卡端口速率测试。总线测试板卡可支持2.5G、3.125G、5.0G、6.25G速率的板卡和背板测试；总线测试板卡的VPX连接器可以支持3.125Gbps、5.0Gbps、6.25Gbps、8.0Gbps、10.3125Gbps。

总线测试板卡的数据交换芯片为RapidIO交换芯片，RapidIO交换芯片包括CPS1848 芯片等；RapidIO是由Motorola和Mercury等公司率先倡导的一种高性能、低引脚数、基于数据包交换的互连体系结构，是为满足和未来高性能嵌入式系统需求而设计的一种开放式互连技术标准。总线测试板卡的数据处理模块包括FPGA芯片，可以采用高性能K7FPGA芯片，可提供高速RocketIO和RapidIO接口。CPS1848芯片通过两个4XRapidIO 接口与FPGA芯片连接。板卡连接器包括多个VPX连接器，各个VPX连接器分别通过 4XRapidIO接口与FPGA芯片连接或与CPS1848芯片连接，4xRapidIO链路满足2.5G， 3.125G，5.0G，6.25G速率测试。

PCB电路板表面设置有GND层。高速信号线在PCB内部上下层均为GND层，GND 层可以更好的隔离外部干扰，保持更一致的阻抗特性。高速信号过孔采用反焊盘处理，可以有效的减小其他电压，信号的影响，增强阻抗的一致性。高速信号经过芯片，阻容器件和连接器时采用的是背钻工艺。

在一个实施例中，在上位机中运行测试软件，测试软件可以为多种，例如为XilinxISE 14.7等；根据技术协议要求的数据流向，按照总线测试板卡+背板+总线测试板卡的成品实际链路测试，能够检验高速背板实际性能。测试软件可实现在Chipscope里控制每组链路的速率，调整信号的均衡和预加重等参数，及统计链路的误码率等；从测试软件的视图界面可直观查看误码率等统计数据；通过测试软件配置界面可手动调整均衡，预加重等参数；通过测试软件配置界面可查看总线测试板卡与用户板卡之间通讯链路状态，测试各槽位间传输速率、误码率等。

将总线测试板卡插入需要测试的链路对应背板的槽位位置，在上位机中运行测试软件进行测试，填写测试记录。如上背板互联架构图，需要测试各槽分别与交换槽互联链路的传输速率能否满足设计需求。可以根据用户不同速率需求，快速进行高速速率传输的拷机验证测试，并实时输出结果。

在一个实施例中，总线测试板卡可以采用VPX架构，通过SRIO进行高速数据互传，SRIO是Serial RapidIO的缩写，是RapidIO的标准里面的串行规范。RapidIO是一种高性能、低引脚数、基于数据包交换的互连体系结构，RapidIO主要应用于嵌入式系统内部互连，支持芯片到芯片、板到板间的通讯，可作为嵌入式设备的背板连接。SRIO总线技术是一种高速串行总线技术，是基于包交换的系统级互连协议，与万兆以太网、PCIe相比有着更高的传输效率，其高性能、低延迟、高效率能满足未来强实时嵌入式系统的应用需求。

总线测试板卡的数据处理模块采用FPGA来实现运算，FPGA型号可以为：XC7K325T-FFG900；加载芯片采用M25P128，采用SPI加载方式；启动系统监控模块，用独立的参考电压芯片给FPGA系统监控模拟部分供电；FPGA引出2组4×SRIO (RapidIO)连接到SRIO交换芯片，每路SRIO支持1.25Gbps、2.5Gbps、3.125Gbps、5.0Gbps 的传输速率，每组SRIO的数据传输带宽大于1GB；FPGA引出2组4×GTX到VPX连接器，每路GTX支持1.25Gbps、2.5Gbps、3.125Gbps、5.0Gbps的传输速率，每组GTX的数据传输带宽大于1GB；FPGA上外挂4颗256M×64bit DDR3存储器。总线测试板卡上可配置连接4组4×SRIO，可支持1.25Gbps，2.5Gbps，3.125Gbps，5.0Gbps，6.25Gbps速率传输标准；总线测试板卡上的FPGA和交换芯片上连接2组4×SRIO，可支持1.25Gbps， 2.5Gbps，3.125Gbps，5.0Gbps，6.25Gbps速率传输标准。

FPGA、交换芯片和上位机之间通过SRIO来交换数据。FPGA内部逻辑包括SRIO接口模块，SRIO接口模块对Xilinx的SRIO的IP核进行优化，增加了DMA控制器完成数据的收发并增加了总线接口，实现连接交换芯片和FPGA内部逻辑的数据通道，实现以下操作：交换芯片写入FPGA的数据流操作；FPGA写入交换芯片的数据流操作；交换芯片读写FPGA内部寄存器的操作；交换芯片向FPGA发送门铃消息；FPGA向交换芯片发送门铃消息。在实际的测试中，SRIO数据传输控制的流程处理如图5所示。通过中断连控制SRIO的收发流程控制。

上述实施例中的板卡总线数据传输测试系统，能够实现板卡的自动化测试，降低了测试系统集成的复杂度和难度，降低了测试成本，节约了开发成本和生产成本；实现了对于板卡的槽位的全功能、通用化测试解决方案，通过FPGA实现了高速数字信号仿真及测试，测试结果准确、可靠。

上述本实用新型所公开的任一技术方案除另有声明外，如果其公开了数值范围，那么公开的数值范围均为优选的数值范围，任何本领域的技术人员应该理解：优选的数值范围仅仅是诸多可实施的数值中技术效果比较明显或具有代表性的数值。由于数值较多，无法穷举，所以本实用新型才公开部分数值以举例说明本实用新型的技术方案，并且，上述列举的数值不应构成对本实用新型创造保护范围的限制。

同时，上述本实用新型如果公开或涉及了互相固定连接的零部件或结构件，那么，除另有声明外，固定连接可以理解为：能够拆卸地固定连接(例如使用螺栓或螺钉连接)，也可以理解为：不可拆卸的固定连接(例如铆接、焊接)，当然，互相固定连接也可以为一体式结构(例如使用铸造工艺一体成形制造出来)所取代(明显无法采用一体成形工艺除外)。

另外，上述本实用新型公开的任一技术方案中所应用的用于表示位置关系或形状的术语除另有声明外其含义包括与其近似、类似或接近的状态或形状。本实用新型提供的任一部件既可以是由多个单独的组成部分组装而成，也可以为一体成形工艺制造出来的单独部件。

以上实施例仅用以说明本实用新型的技术方案而非对其限制；尽管参照较佳实施例对本实用新型进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本实用新型的具体实施方式进行修改或者对部分技术特征进行等同替换；而不脱离本实用新型技术方案的精神，其均应涵盖在本实用新型请求保护的技术方案范围当中。

可能以许多方式来实现本实用新型的方法和系统。例如，可通过软件、硬件、固件或者软件、硬件、固件的任何组合来实现本实用新型的方法和系统。用于方法的步骤的上述顺序仅是为了进行说明，本实用新型的方法的步骤不限于以上具体描述的顺序，除非以其它方式特别说明。此外，在一些实施例中，还可将本实用新型实施为记录在记录介质中的程序，这些程序包括用于实现根据本实用新型的方法的机器可读指令。因而，本实用新型还覆盖存储用于执行根据本实用新型的方法的程序的记录介质。

本实用新型的描述是为了示例和描述起见而给出的，而并不是无遗漏的或者将本实用新型限于所实用新型的形式。很多修改和变化对于本领域的普通技术人员而言是显然的。选择和描述实施例是为了更好说明本实用新型的原理和实际应用，并且使本领域的普通技术人员能够理解本实用新型从而设计适于特定用途的带有各种修改的各种实施例。

Claims (10)

1.一种板卡总线数据传输测试系统，其特征在于，包括：

至少一个总线测试板卡、与所述总线测试板卡连接的上位机；所述总线测试板卡包括：PCB电路板，在所述PCB电路板上设置有数据处理模块、数据交换芯片、板卡连接器和上位机接口；所述数据交换芯片和所述上位机接口连接；所述数据处理模块通过所述数据交换芯片与所述板卡连接器连接，或者所述数据处理模块与所述板卡连接器连接；

在对被测板卡进行总线数据传输测试的状态下，所述板卡连接器插入所述被测板卡的插槽内，所述上位机与所述上位机接口连接，所述上位机对所述数据处理模块进行配置处理；所述数据处理模块向所述板卡连接器发送测试发送数据，将测试发送数据通过所述数据交换芯片、所述上位机接口发送给所述上位机进行显示；或者，所述数据处理模块接收所述板卡连接器上传的测试接收数据，对测试接收数据进行处理并将处理后的测试接收数据通过所述数据交换芯片、所述上位机接口发送给所述上位机，以使所述上位机根据所述处理后的测试接收数据进行分析处理。

2.如权利要求1所述的系统，其特征在于，

所述总线测试板卡的数量为两个，两个所述总线测试板卡分别为第一总线测试板卡和第二总线测试板卡；所述被测板卡包括：第一插槽和第二插槽，所述第一插槽和所述第二插槽通过总线连接；第一上位机与所述第一总线测试板卡的上位机接口连接，第二上位机与所述第二总线测试板卡的上位机接口连接；

在对所述被测板卡进行总线数据传输测试的状态下，所述第一总线测试板卡的板卡连接器插入所第一插槽内，所述第一总线测试板卡的数据处理模块向所述第一总线测试板卡的板卡连接器发送测试发送数据，将测试发送数据发送给所述第一上位机；所述第二总线测试板卡的板卡连接器插入所第二插槽内，所述第二总线测试板卡的数据处理模块接收所述第二总线测试板卡的板卡连接器上传的测试接收数据，对测试接收数据进行处理并将处理后的测试接收数据发送给所述第二上位机。

3.如权利要求1所述的系统，其特征在于，

所述总线测试板卡的数量为两个，两个所述总线测试板卡分别为第三总线测试板卡和第四总线测试板卡；所述被测板卡的数量为两个，两个所述被测板卡分别为：第一被测板卡和第二被测板卡，所述第一被测板卡和所述第二被测板卡通过交换机连接；第三上位机与所述第三总线测试板卡的上位机接口连接，第四上位机与所述第四总线测试板卡的上位机接口连接；

在对所述第一被测板卡和所述第二被测板卡进行总线数据传输测试的状态下，所述第三总线测试板卡的板卡连接器插入所述第一被测板卡的插槽内，所述第三总线测试板卡的数据处理模块向所述第三总线测试板卡的板卡连接器发送测试发送数据，将测试发送数据发送给所述第三上位机；所述第四总线测试板卡的板卡连接器插入所述第二被测板卡的插槽内，所述第四总线测试板卡的数据处理模块接收所述第四总线测试板卡的板卡连接器上传的测试接收数据，对测试接收数据进行处理并将处理后的测试接收数据发送给所述第四上位机。

4.如权利要求1所述的系统，其特征在于，

所述被测板卡与用户主板卡连接；在对所述被测板卡进行总线数据传输测试的状态下，所述测试板卡的板卡连接器插入所述被测板卡的插槽内，所述总线测试板卡的数据处理模块向所述总线测试板卡的板卡连接器发送测试发送数据，或者接收所述总线测试板卡的板卡连接器上传的测试接收数据进行处理，将测试发送数据和处理后的测试接收数据发送给所述上位机。

5.如权利要求1所述的系统，其特征在于，

所述数据交换芯片为RapidIO交换芯片，所述RapidIO交换芯片包括：CPS1848芯片；

所述数据处理模块包括：FPGA芯片。

6.如权利要求5所述的系统，其特征在于，

所述CPS1848芯片通过两个4XRapidIO接口与所述FPGA芯片连接。

7.如权利要求5所述系统，其特征在于，

所述被测板卡为符合VITA VPX规范的VPX板卡，所述VPX板卡包括：VPX背板。

8.如权利要求5所述的系统，其特征在于，

所述板卡连接器包括多个VPX连接器；各个VPX连接器分别通过4XRapidIO接口与所述FPGA芯片连接或与所述CPS1848芯片连接。

9.如权利要求1所述的系统，其特征在于，

所述PCB电路板表面设置有GND层。

10.如权利要求1所述的系统，其特征在于，

所述总线测试板卡包括：设置在PCB电路板上的电源模块，用于为所述总线测试板卡提供电能。

Images