CN111984486A - 一种cpu网络接口性能测试板卡、测试系统及测试方法 - Google Patents

Abstract

本申请的实施例公开一种CPU网络接口性能测试板卡、测试系统及测试方法，涉及板卡技术领域，为提高测试CPU网络接口性能的准确性而发明。所述CPU网络接口性能测试板卡，包括：印制电路板，在所述印制电路板上设有第一金手指、二次驱动单元和第一组光模块；其中，在第一金手指上设有第一组网络引脚，所述第一组网络引脚与第一排端子相连，所述二次驱动单元分别与第二排端子和第三排端子相连，所述第一组光模块与第四排端子相连；所述第一排端子与第二排端子相邻设置，所述第三排端子与所述第四排端子相邻设置。本申请适用于测试CPU网络接口的性能。

Description

一种CPU网络接口性能测试板卡、测试系统及测试方法

技术领域

本申请涉及板卡技术领域，尤其涉及一种CPU网络接口性能测试板卡、测试系统及测试方法。

背景技术

随着CPU芯片设计的技术发展，CPU上集成的高速接口可以通过软件配置成不同的协议类型，实现不同的接口功能，即同一信号，可以配置成PCIe，可以配置成网络(SFI，KR等)，也可以配置成SATA存储接口等。

在最终产品上，一般都是硬件上设计成固定接口功能，软件上配置成对应的接口协议，但是在CPU研发中，需要对CPU网络接口进行多项测试，以评估CPU网络接口的性能，现有的测试技术中，将CPU网络接口引到PCIe槽，借助PCIe标准测试夹具进行测试，但是PCIe标准测试夹具上只有SMA接口，通过SMA可以进行信号质量测试、环回测试，但是由于PCIe测试夹具上没有光模块，无法借助光模块测试夹具来进行测试链路上具有光模块情况下的信号质量测试、回环测试，也无法进行业务压力测试，而评估CPU网络接口性能需进行上述多项测试，对应地得到信号质量及网络性能指标，进而进行综合评估，显然，由于现有测试技术中进行的测试项目较少，使得现有技术中测试CPU网络接口性能的准确性较低。

发明内容

有鉴于此，本申请实施例提供种CPU网络接口性能测试板卡、测试系统及测试方法，便于提高测试CPU网络接口性能的准确性。

本申请实施例提供一种CPU网络接口性能测试板卡，包括：印制电路板，在所述印制电路板上设有第一金手指、二次驱动单元和第一组光模块；其中，在第一金手指上设有第一组网络引脚，所述第一组网络引脚与第一排端子相连，所述二次驱动单元分别与第二排端子和第三排端子相连，所述第一组光模块与第四排端子相连；所述第一排端子与第二排端子相邻设置，所述第三排端子与所述第四排端子相邻设置。

根据本申请实施例的一种具体实现方式，所述第一组网络引脚包括N组子网络引脚，每组子网络引脚的两个输入引脚分别与所述第一排端子中的第一端子、第二端子对应相连，每组子网络引脚的两个输出引脚分别与所述第一排端子中的第三端子和第四端子对应相连；其中，N为大于等于1的整数。

根据本申请实施例的一种具体实现方式，所述二次驱动单元包括第一二次驱动单元和第二二次驱动单元，所述第一二次驱动单元和所述第二二次驱动单元并排设置于所述印制电路板上，所述第一二次驱动单元的输入引脚与所述第二二次驱动单元的输出引脚与所述第二排端子相连；所述第一二次驱动单元的输出引脚与所述第二二次驱动单元输入引脚与所述第三排端子相连。

根据本申请实施例的一种具体实现方式，所述二次驱动单元还包括第三二次驱动单元和第四二次驱动单元，所述第三二次驱动单元和所述第四二次驱动单元与所述第一二次驱动单元并排设置于所述印制电路板上，所述第三二次驱动单元的输入引脚与所述第四二次驱动单元的输出引脚与所述第二排端子相连；所述第三二次驱动单元的输出引脚与所述第四二次驱动单元输入引脚与所述第三排端子相连。

根据本申请实施例的一种具体实现方式，所述第一组光模块包括K个光模块，所述K个光模块并排设置于所述印制电路板上，每个光模块的两个输入端分别与所述第四排端子中的第一端子和第二端子对应连接，每个光模块的两个输出端分别与所述第四排端子中的第三端子和第四端子对应连接；其中，K为大于等于1的整数。

根据本申请实施例的一种具体实现方式，在所述印制电路板还设有第一系统管理总线，所述第一系统管理总线上连有第一转换芯片，所述第一转换芯片与将所述第一系统管理总线分为N路后，分别与所述第一组光模块中的各光模块对应相连。

根据本申请实施例的一种具体实现方式，所述第一系统管理总线上还连有第一转I/O接口芯片和第二转I/O接口芯片；所述第一转I/O接口芯片的I/O接口与所述第一组光模块的在位信号端、发射使能控制信号端、发射失败指示信号端、和/或接收丢失指示信号端相连；所述第二转I/O接口芯片的I/O接口与LED指示灯相连。

根据本申请实施例的一种具体实现方式，所述第一系统管理总线上还连有所述二次驱动单元。

根据本申请实施例的一种具体实现方式，所述第一系统管理总线靠近所述第一金手指的一端与第一跳帽可选连接器相连；在所述印制电路板上，与所述第一跳帽可选连接器相邻设置有第二跳帽可选连接器和第三跳帽可选连接器；其中，所述第二跳帽可选连接器与所述第一金手指的第一引脚相连，所述第三跳帽可选连接器与所述第一金手指的第二引脚相连，所述第一金手指的所述第一引脚用于连接到主板上的基板管理控制器，所述第一金手指的所述第二引脚用于连接到主板上的CPU。

根据本申请实施例的一种具体实现方式，在所述印制电路板上设有第二金手指和第二组光模块；其中，在所述第二金手指上设有第二组网络引脚，所述第二组网络引脚与所述第二组光模块相连。

根据本申请实施例的一种具体实现方式，所述第二组网络引脚包括Q组子网络引脚，第二组光模块包括Q个光模块，每组子网络引脚与每个光模块对应相连，其中，每组子网络引脚的两个输入引脚分别与对应的光模块的两个输出端对应相连，每组子网络引脚的两个输出引脚分别与对应的光模块的两个输入端对应相连；其中，Q为大于等于1的整数。

根据本申请实施例的一种具体实现方式，在所述印制电路板还设有第二系统管理总线，所述第二系统管理总线上连有第二转换芯片，所述第二转换芯片与将所述第二系统管理总线分为N路后，分别与所述第二组光模块中的各光模块对应相连。

根据本申请实施例的一种具体实现方式，所述第二系统管理总线上还连有第三转I/O接口芯片和第四转I/O接口芯片；所述第三转I/O接口芯片的I/O接口与所述第二组光模块的在位信号端、发射使能控制信号端、发射失败指示信号端、和/或接收丢失指示信号端相连；所述第四转I/O接口芯片的I/O接口与LED指示灯相连。

根据本申请实施例的一种具体实现方式，所述第二系统管理总线靠近所述第二金手指的一端与第四跳帽可选连接器相连；在所述印制电路板上，与所述第四跳帽可选连接器相邻设置有第五跳帽可选连接器和第六跳帽可选连接器；其中，所述第五跳帽可选连接器与所述第二金手指的第一引脚相连，所述第六跳帽可选连接器与所述第二金手指的第二引脚相连，所述第二金手指的第一引脚用于连接到主板上的基板管理控制器，所述第二金手指的第二引脚用于连接到主板上的CPU。

根据本申请实施例的一种具体实现方式，所述第一组光模块和所述第二组光模块，分别为并排设置的多个SFP+光模块。

本申请还提供一种CPU网络接口性能测试系统，包括：主板和CPU网络接口性能测试板卡，所述主板上设有CPU芯片和与所述CPU芯片相连的PCIE插槽，所述CPU网络接口性能测试板卡插设在所述PCIE插槽中，其中，所述CPU网络接口性能测试板卡为前述任一实现方式所述的CPU网络接口性能测试板卡。

本申请还提供一种CPU网络接口性能测试方法，包括：主板上的CPU网口向插设在所述主板上的PCIE插槽中的测试板卡上的第一组光模块发送网络测试数据，以进行业务压力测试、回环测试和/或信号质量测试；其中，所述测试板卡为前述任一实现方式所述的CPU网络接口性能测试板卡；其中，所述测试板卡上的第一排端子和第四排端子相连，以使第一组网络引脚和第一组光模块相连；根据测试结果，确定CPU网络接口性能。

根据本申请实施例的一种具体实现方式，还包括：所述测试板卡上的第一排端子和第二排端子相连，第三排端子和第四排端子相连，以使二次驱动单元连接于第一组网络引脚和第一组光模块之间，以进行带二次驱动单元的业务压力测试、回环测试和/或信号质量测试。

根据本申请实施例的一种具体实现方式，还包括：监控所述第一组光模块或所述第二组光模块的状态信息。

本申请实施例提供的一种CPU网络接口性能测试板卡、测试系统及测试方法，通过在印制电路板上设有第一金手指、二次驱动单元和第一组光模块；其中，在第一金手指上设有第一组网络引脚，所述第一组网络引脚与第一排端子相连，所述二次驱动单元分别与第二排端子和第三排端子相连，所述第一组光模块与第四排端子相连；所述第一排端子与第二排端子相邻设置，所述第三排端子与所述第四排端子相邻设置，通过将本实施例的测试板卡的第一组网络引脚与主板上对应的引脚相连、第一组网络引脚与第一组光模块相连，即可实现测试链路上具有光模块情况下的的信号质量测试、回环测试以及业务压力测试，还可由第一排端子进行回环测试及信号质量测试，根据多个测试项目的测试结果，评价CPU网络接口的性能，从而，便于提高测试CPU网络接口性能的准确性。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本申请一实施例的CPU网络接口性能测试板卡的结构示意图；

图2为本申请一实施例的CPU网络接口性能测试板卡链路连接示意图；

图3为本申请一实施例的测试板卡中的SMBus链路拓扑图；

图4为本申请又一实施例的测试板卡中的SMBus链路拓扑图；

图5为本申请一实施例的CPU网络接口性能测试方法的流程示意图。

具体实施方式

下面结合附图对本申请实施例进行详细描述。

应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

参见图1和图2，本实施例的CPU网络接口性能测试板卡，可以包括：

印制电路板1，在印制电路板1上设有第一金手指2、二次驱动单元3和第一组光模块4；其中，在第一金手指2上设有第一组网络引脚5，第一组网络引脚5与第一排端子6相连，二次驱动单元3分别与第二排端子7和第三排端子8相连，第一组光模块4与第四排端子9相连，第一排端子6与第二排端子7相邻设置，第三排端子8与第四排端子9相邻设置。

CPU网络接口性能可包括CPU网络接口的驱动能力。

印制电路板1(PCB板，Printed circuit boards)，又称印刷电路板，是电子元器件电气连接的提供者。通常说的印刷电路板可指裸板，即没有安装元器件的电路板。

第一金手指2，可由众多金黄色的导电触片组成，因其表面镀金而且导电触片排列如手指状，所以称为“金手指”或Finger，其中的导电触片也可称为引脚。金手指的大小及形状可根据实际情况确定，在一个例子中，金手指2为是标准PCIE Finger金手指形态。第一金手指2上的导电触片可设置成网络引脚，可传输高速的网络数据，在一个例子中，金手指2上的第一组网络引脚5可为XGBE引脚。

第一组网络引脚5可包括一组子网络引脚，也可包括多组网络引脚，在一个例子中，第一组网络引脚包括N组子网络引脚，每组子网络引脚的两个输入引脚分别与所述第一排端子中的第一端子、第二端子对应相连，每组子网络引脚的两个输出引脚分别与所述第一排端子中的第三端子和第四端子对应相连；其中，N为大于等于1的整数。

二次驱动单元3，可包括重定时器Re-timer和驱动器Re-driver；在高速串行通道的信号传输中，可使用Re-driver和Re-timer来保证信号传输的质量；Re-timer是把前一级的信号进行重构然后再发送出去，产生了时钟，并恢复了数据；Re-driver的作用只是增强原有的信号，在物理层补充能量。

第一组光模块4用于将主板CPU发送的数据传输给外部设备，或者接收外部设备发送的数据，也可用于将主板CPU发送的数据再传入本实施例的测试板卡中。第一组光模块可包括一个或两个以上的光模块。

第一排端子6、第二排端子7、第三排端子8和/或第四排端子9可为连接器上的接线端子，在一个例子中，第一排端子6、第二排端子7、第三排端子8和/或第四排端子9可为射频连接器上的端子，具体可为SMA射频同轴连接器的端子。

可将CPU网络接口配置成相应的网络协议进行测试，在本实施例中，将CPU网络接口配置成光模块对应的网络协议，具体地，PU网络接口可为SFP+网络接口进行测试；可通过信号质量以及网路性能指标确定CPU网络接口的性能。具体可分以下几种情况进行：1、可进行一个CPU的一个网络接口收、发数据时的性能测试；2、可进行一个CPU的两个网络接口之间的收、发数据时的性能测试；3、还可进行一个CPU的一个网络接口发数据、另一个CPU的一个网络接口接收数据时的性能测试；4、还可进行CPU的一个网络接口发送数据、对所发送的数据进行评价的性能测试。

本实施例，通过在印制电路板上设有第一金手指、二次驱动单元和第一组光模块；其中，在第一金手指上设有第一组网络引脚，所述第一组网络引脚与第一排端子相连，所述二次驱动单元分别与第二排端子和第三排端子相连，所述第一组光模块与第四排端子相连；所述第一排端子与第二排端子相邻设置，所述第三排端子与所述第四排端子相邻设置，通过将本实施例的测试板卡的第一组网络引脚与主板上对应的引脚相连、第一组网络引脚与第一组光模块相连，即可实现测试链路上具有光模块情况下的信号质量测试、回环测试以及业务压力测试，还可由第一排端子进行回环测试及信号质量测试，根据多个测试项目的测试结果，评价CPU网络接口的性能，从而，便于提高测试CPU网络接口性能的准确性，此外，本实施例除可进行配置成与光模块对应协议的CPU网络接口的性能测试外，还可通过第一排端子进行其他网络接口协议的测试，这样，本实施例的一块测试板卡既可进行同一协议(与光模块对应的网络接口协议)下的多种测试项目，以评价CPU网络接口的性能，还可进行配置了其他网络协议的测试项目，即一块测试板卡支持多种测试项目，从而，丰富了测试板卡的功能，另外，由于第一组网络引脚与第一排端子相连、二次驱动单元分别与第三排端子和第四排端子相连、第一组光模块与第四排端子相连，这样，实现了将第一组网络引脚、二次驱动单元和第一组光模块的功能模块化设计，从而可根据测试项目灵活地将上述模块进行组合，并且，由于集成了二次驱动单元，在进行测试时，可根据测试需要，选择将二次驱动单元串入测试链路或不串入测试链路，这样，能够方便服务器整机产品的前期评估。

本申请又一实施例，与上述实施例基本相同，不同之处在于，本实施例的二次驱动单元包括第一二次驱动单元和第二二次驱动单元，所述第一二次驱动单元和所述第二二次驱动单元并排设置于所述印制电路板上，所述第一二次驱动单元的输入引脚与所述第二二次驱动单元的输出引脚与所述第二排端子相连；所述第一二次驱动单元的输出引脚与所述第二二次驱动单元输入引脚与所述第三排端子相连。

第一二次驱动单元和第二二次驱动单元可同一种类型的芯片，如可同为重定时器Re-timer，也可同为驱动器Re-driver。

本实施例，通过二次驱动单元包括第一二次驱动单元和第二二次驱动单元，所述第一二次驱动单元和所述第二二次驱动单元并排设置于所述印制电路板上，所述第一二次驱动单元的输入引脚与所述第二二次驱动单元的输出引脚与所述第二排端子相连；所述第一二次驱动单元的输出引脚与所述第二二次驱动单元输入引脚与所述第三排端子相连，使用本实施例的测试板卡，在进行串入二次驱动单元的环回测试时，两个二次驱动单元可灵活地分别对各自输入的信号进行处理。

本申请又一实施例，与上述实施例基本相同，不同之处在于，本实施例的二次驱动单元，还包括：第三二次驱动单元和第四二次驱动单元，所述第三二次驱动单元和所述第四二次驱动单元与所述第一二次驱动单元并排设置于所述印制电路板上，所述第三二次驱动单元的输入引脚与所述第四二次驱动单元的输出引脚与所述第二排端子相连；所述第三二次驱动单元的输出引脚与所述第四二次驱动单元输入引脚与所述第三排端子相连。

第三二次驱动单元和第四二次驱动单元可同一种类型的芯片，如可同为重定时器Re-timer，也可同为驱动器Re-driver，在一个例子中，第一二次驱动单元和第二二次驱动单元可同为重定时器Re-timer，第三二次驱动单元和第四二次驱动单元可同为驱动器Re-driver。

本实施例，通过设置第三二次驱动单元和第四二次驱动单元，在进行测试时，可根据实际情况，对实现具体功能的二次驱动单元类型进行选择，如选择Re-timer和Re-driver中的合适方案。

本申请又一实施例，与上述实施例基本相同，不同之处在于，本实施例的第一组光模块4包括K个光模块40，所述K个光模块并排设置于所述印制电路板1上，每个光模块40的两个输入端分别与第四排端子9中的第一端子和第二端子对应连接，每个光模块40的两个输出端分别与第四排端子9中的第三端子和第四端子对应连接；其中，K为大于等于1的整数。

通过将每个光模块的两个输入端分别第四排端子中的第一端子和第二端子对应连接，每个光模块的两个输出端分别与第四排端子中的第三端子和第四端子对应连接，可使本实施例的测试板卡能够实现差分信号的传输，具体可为每个光模块包括接收、发送信号的引脚，其中，接收信号和发送信号都为差分信号。

参见图3，为了便于获取第一组光模块的内部信息，本申请又一实施例，与上述实施例基本相同，不同之处在于，本实施例的测试板卡，在印制电路板1还设有第一系统管理总线，第一系统管理总线上连有第一转换芯片10，第一转换芯片10与将第一系统管理总线分为N路后，分别与第一组光模块4中的各光模块对应相连。

第一系统管理总线(SMBus，System Management Bus)为系统和电源管理任务提供了一条控制总线，使用SMBus的系统，设备之间发送和接收消息都是通过SMBus，而不是使用单独的控制线，这样可以节省设备的管脚数。此外，使用SMBus，设备还可以提供它的生产信息，告诉系统它的型号，部件号等，针对挂起事件保存它的状态，报告不同类别的错误，接收控制参数，并返回它的状态等。

第一转换芯片10，可将第一系统管理总线分为N路，其中N大于等于2；分成N路后分别与第一组光模块4中的光模块对应相连，这样，在使用时，可方便获取各光模块的内部数据，如光模块的工作温度等信息。

在一个例子中，第一转换芯片可为系统管理总线扩展芯片，具体型号可为9546。

为了便于监控第一组光模块的状态以及便于直观地了解测试板卡的状态，本申请的再一实施例，与上述实施例基本相同，不同之处在于，本实施例的测试板卡中，第一系统管理总线上还连有第一转I/O接口芯片11和第二转I/O接口芯片12；第一转I/O接口芯片11的I/O接口与第一组光模块4的在位信号端、发射使能控制信号端、发射失败信号端、和/或接收丢失信号端相连；第二转I/O接口芯片12的I/O接口与LED指示灯13相连。

第一转I/O接口芯片11可为具有输入输出扩展功能的芯片，具体可为9555芯片，可将第一转I/O接口芯片的I/O接口接到第一组光模块4的在位(MODABS)、发射使能控制(TXDIS)、发射失败指示(TXFAULT)和接收丢失指示(RXLOS)信号引脚上，用来监控第一组光模块4的状态。

第二转I/O接口芯片12可为具有输入输出扩展功能的芯片，具体可为9555芯片；第二转I/O接口芯片12的I/O接口与LED指示灯13相连，可通过一个LED指示灯的亮灭、颜色或两个以上LED指示灯的亮灭、颜色及其不同的组合状态表示测试板的工作状态，如板卡是否工作正常以及出现故障时出现的是什么故障，可将这些状态与指示灯的状态相关联，如工作正常时，可显示绿色，出现异常时，可显示红色，或可通过闪烁的方式表示正常，不闪烁时表示不正常。

为了便于保存和读取测试信息，在一个例子中，第一系统管理总线上还连有第一带电可擦可编程只读存储器。

第一带电可擦可编程只读存储器(EEPROM，Electrically ErasableProgrammable read only memory)，是一种掉电后数据不丢失的存储芯片，可将板卡信息存储于EEPROM中，以便读取板卡信息，进一步地，可根据板卡信息配置CPU网络接口协议为板卡支持的接口协议。

为了方便、灵活地对二次驱动单元进行配置，在一个例子中，第一系统管理总线上还连有二次驱动单元3。

本实施例，通过将二次驱动单元3与第一系统管理总线相连，可对二次驱动单元的性能进行配置。

为了灵活地选择是CPU或基板管理控制器对第一系统管理总线上连接的设备进行配置管理，第一系统管理总线靠近第一金手指2的一端与第一跳帽可选连接器13相连；在印制电路板1上，与第一跳帽可选连接器14相邻设置有第二跳帽可选连接器15和第三跳帽可选连接器16；其中，第二跳帽可选连接器15与第一金手指2的第一引脚2a相连，第三跳帽可选连接器16与第一金手指3的第二引脚相连2b，第一金手指2的第一引脚2a用于连接到主板上的基板管理控制器，第一金手指3的第二引脚2b用于连接到主板上的CPU。

PCIE Finger标准定义上只有一组SMBUS信号，这组信号可连接到CPU上，也可连接到BMC上。PCIE Finger上还有多个已保留(RSVD，Reserved)的、但未定义的pin，有的主板把部分RSVD pin定义为SMBUS。在一个例子中，本实施例的测试板卡上的第一引脚2a和第二引脚2b可为将金手指上的RSVD pin定义为SMBUS信号引脚。

第一跳帽可选连接器14、第二跳帽可选连接器15和/或第二跳帽可选连接器16可为3pin插针连接器。

基板管理控制器(Baseboard Manager Controller，简称BMC)，具有监视和控制功能，操作的对象是系统硬件，比如通过监视系统的温度，电压，风扇、电源等等，并做相应的调节工作，以保证系统处于健康的状态。还可记录各种硬件的信息和日志记录，用于提示用户和后续问题的定位；BMC是一个独立的系统，它不依赖与系统上的其它硬件(比如CPU、内存等)，也不依赖与BIOS、OS等(但是BMC可以与BIOS和OS交互，这样可以起到更好的平台管理作用，OS下有系统管理软件可以与BMC协同工作以达到更好的管理效果)。

使用时，可根据需要将第一跳帽可选连接器14和第二跳帽可选连接器15通过跳帽连接，也可将第一跳帽可选连接器14和第三跳帽可选连接器16通过跳帽连接。

本实施例的测试板卡可为PCIE插卡形态，为了方便应用到标准机箱内部，本实施例的测试板卡可按照标准PCIE卡尺寸设计，如与标准PCIE全高半长卡尺寸相同，进一步地，为了节约成本以及更加接近实际情况，参见图1，本申请一实施例，与上述实施例基本相同，不同之处在于，在印制电路板1上设有第二金手指17和第二组光模块18；其中，在第二金手指17上设有第二组网络引脚19，第二组网络引脚19与第二组光模块18相连。

第二组网络引脚可包括Q组子网络引脚，第二组光模块包括Q个光模块180，每组子网络引脚与每个光模块对应相连，其中，每组子网络引脚的两个输入引脚分别与对应的光模块的两个输出端对应相连，每组子网络引脚的两个输出引脚分别与对应的光模块的两个输入端对应相连；其中，Q为大于等于1的整数。

第二组网络引脚19可为XGBE高速引脚，通过将每组子网络引脚的两个输入引脚分别与对应的光模块的两个输出端对应相连，每组子网络引脚的两个输出引脚分别与对应的光模块的两个输入端对应相连，可使本实施例的测试板卡能够实现差分信号的传输，具体可为每组子网络引脚包括接收、发送信号的引脚，其中，接收信号和发送信号都为差分信号。

参见图4，为了便于获取第二组光模块的内部信息，本申请又一实施例，与上述实施例基本相同，不同之处在于，本实施例的测试板卡，在印制电路板1还设有第二系统管理总线，第二系统管理总线上连有第二转换芯片20，第二转换芯片20与将第二系统管理总线分为N路后，分别与第二组光模块18中的各光模块对应相连。

第二系统管理总线(SMBus，System Management Bus)为系统和电源管理任务提供了一条控制总线，使用SMBus的系统，设备之间发送和接收消息都是通过SMBus，而不是使用单独的控制线，这样可以节省设备的管脚数。此外，使用SMBus，设备还可以提供它的生产信息，告诉系统它的型号，部件号等，针对挂起事件保存它的状态，报告不同类别的错误，接收控制参数，并返回它的状态等。

第二转换芯片20，可将第二系统管理总线分为N路，其中N大于等于2；分成N路后与分别与第二组光模块18中的各光模块对应相连，这样，在使用时，可方便获取各光模块的内部数据，如光模块的工作温度等信息。

在一个例子中，第二转换芯片20可为系统管理总线扩展芯片，具体型号可为9546。

为了便于监控第二组光模块18的状态以及便于直观地了解测试板卡的状态，本申请的再一实施例，与上述实施例基本相同，不同之处在于，本实施例的测试板卡中，第二系统管理总线上还连有第三转I/O接口芯片21和第四转I/O接口芯片22；第三转I/O接口芯片21的I/O接口与第二组光模块18的在位信号端、发射使能控制信号端、发射失败指示信号端、和接收丢失指示信号端相连；第四转I/O接口芯片22的I/O接口与LED指示灯23相连。

第三转I/O接口芯片21可为具有输入输出扩展功能的芯片，具体可为9555芯片，可将第三转I/O接口芯片21的IO接口接到第二组光模块18的在位(MODABS)、发射使能控制(TXDIS)、发射失败(TXFAULT)和接收丢失(RXLOS)信号引脚上，用来监控第二组光模块18状态。

第四转I/O接口芯片22可为具有输入输出扩展功能的芯片，具体可为9555芯片；第四转I/O接口芯片22的I/O接口与LED指示灯23相连，可通过一个LED指示灯的亮灭、颜色或两个以上LED指示灯的亮灭、颜色及其不同的组合状态表示测试板的工作状态，如板卡是否工作正常以及出现故障时出现的是什么故障，可将这些状态与指示灯的状态相关联，如工作正常时，可显示绿色，出现异常时，可显示红色，或可通过闪烁的方式表示正常，不闪烁时表示不正常。

为了便于保存和读取测试信息，在一个例子中，第二系统管理总线上还连有第二带电可擦可编程只读存储器。

第二带电可擦可编程只读存储器(EEPROM，Electrically ErasableProgrammable read only memory)，是一种掉电后数据不丢失的存储芯片，可将板卡信息存储于EEPROM中，以便读取板卡信息，进一步地，可根据板卡信息配置CPU网络接口协议为板卡支持的接口协议。

为了灵活地选择是CPU或基板管理控制器对第二系统管理总线上连接的设备进行配置管理，第二系统管理总线靠近第二金手指17的一端与第四跳帽可选连接器24相连；在印制电路板1上，与第四跳帽可选连接器24相邻设置有第五跳帽可选连接器25和第六跳帽可选连接器26；其中，第五跳帽可选连接器25与第二金手指17的第一引脚17a相连，第六跳帽可选连接器26与第二金手指17的第二引脚17b相连，第二金手指17的第一引脚17a用于连接到主板上的基板管理控制器，第二金手指17的第二引脚17b用于连接到主板上的CPU。

第四跳帽可选连接器24、第五跳帽可选连接器25和/或第六跳帽可选连接器26可为3pin插针连接器。

在一个例子中，第一组光模块和所述第二组光模块，分别为并排设置的多个SFP+光模块。

SFP+光模块可为增强型小型可插拔收发光模块，SFP+光模块上具有插接光缆的接口，可在该接口上插入光缆以进行CPU网络接口性能测试。

参见图1，本申请实施例还提供一种CPU网络接口性能测试系统，包括：主板和CPU网络接口性能测试板卡，主板上设有CPU芯片和与CPU芯片相连的PCIE插槽，CPU网络接口性能测试板卡插设在所述PCIE插槽中，其中，所述CPU网络接口性能测试板卡为前述实施例中的CPU网络接口性能测试板卡。

主板又叫主机板(mainboard)、系统板(systemboard)、或母板(motherboard)，主板一般为矩形电路板，上面安装了组成计算机的主要电路系统，一般有BIOS芯片、I/O控制芯片、键盘和面板控制开关接口、指示灯插接件、扩充插槽、主板及插卡的直流电源供电接插件以及CPU芯片插座等元件；CPU安装于CPU芯片插座中。

在一个例子中，主板上的PCIE插槽为可配置成CPU网络接口对应协议的PCIe槽；在另一个例子中，由BIOS将相应的PCIe槽的信号配置成光模块对应的协议，具体可为SFP+对应的协议。

本实施例，通过将主板上设有CPU芯片和与所述CPU芯片相连的PCIE插槽，所述CPU网络接口适配性测试板卡插设在所述PCIE插槽中，其中，所述CPU网络接口性能测试板卡为前述实施例所述的CPU网络接口性能测试板卡，以及将第一组网络引脚与第一组光模块相连，即可实现测试链路上具有光模块情况下的信号质量测试、回环测试以及业务压力测试，还可由第一排端子进行回环测试及信号质量测试，根据多个测试项目的测试结果，评价CPU网络接口的性能，从而，便于提高测试CPU网络接口性能的准确性。

参见图2和图5，本申请实施例还提供一种CPU网络接口性能测试方法，包括：

步骤101、主板上的CPU网络接口向插设在所述主板上的PCIE插槽中的测试板卡发送网络测试数据，以进行业务压力测试、回环测试和信号质量测试；其中，所述测试板卡为前述实施例中的CPU网络接口性能测试板卡；其中，所述测试板卡上的第一排端子和第四排端子相连，以使第一组网络引脚和第一组光模块相连。

CPU网络接口可为配置了与光模块对应的网络协议的CPU网络接口；网络测试数据，可包括多个数据包；本实施例的CPU网络接口发送的网络测试数据可为以一定速率发送的数据，如100M，1000M、10G等等。

在进行业务压力测试时，本实施例的第一组光模块接收从CPU网络接口发送的网络测试数据，并将接收到的从CPU网络接口发送的网络测试数据向具有第三组光模块及与第三组SFP+光模块的CPU相连的测试系统发送，按照上述过程，以一定的传输速率、经过预定的时间后，根据CPU网络接口发送的测试数据以及另一个CPU网络接口接收到的测试数据，确定网络性能指标，如误码率、时延和/或丢包率等等。

在进行回环测试时，将第一组光模块中的一个光模块的对外的输入输出端口通过光纤或铜缆连接。主板上的CPU网络接口向测试板卡发送网络测试数据，光模块接收从CPU网络接口发送的网络测试数据，经光纤或铜缆以及第一金手指发送给CPU网络接口，CPU网络接口接收传回来的网络测试数据，根据CPU网络接口发送的网络测试数据及CPU网络接口接收的网络测试数据，确定网络性能指标，如误码率、时延和/或丢包率等等，再根据网络性能指标确定CPU网络接口的性能；还可以将第一组光模块中的一个光模块A的对外的输入端口与另一个光模块B的对外输出接口通过光纤或铜缆连接，主板上的CPU网络接口向测试板卡发送网络测试数据，光模块A接收从CPU网络接口发送的网络测试数据，经光纤或铜缆，光模块B接收从光模块A发送的测试数据，之后，再向CPU网路接口发送，CPU网络接口接收到从光模块B发送的网络测试数据，根据CPU网络接口发送的网络测试数据及CPU网络接口接收的网络测试数据，确定网络性能指标，如误码率、时延和/或丢包率等等。

回环测试还可以为：(1)进行一个CPU网络接口的近端回环测试，将测试板卡上的、CPU网络接口相连的第一排端子对应连接，CPU网络接口发送网络测试数据，经第一金手指及第一排端子后，CPU接收网络测试数据，根据CPU网络接口发送网络测试数据和接收的网络测试数据，确定网络性能指标，如误码率、时延和/或丢包率等等；(2)进行两个CPU网络接口的近端回环测试，将测试板卡上的、CPU网络接口相连的第一排端子对应连接，CPU网络接口a发送网络测试数据，经第一金手指及第一排端子后，CPU网络接口b接收网络测试数据，根据CPU网络接口a发送网络测试数据和CPU网络接口b接收的网络测试数据，确定网络性能指标，如误码率、时延和/或丢包率等等。

在进行信号质量测试时，将光模块测试夹具安装于第一组光模块中的一个光模块中，光模块测试夹具与示波器相连，主板上的CPU网络接口向测试板卡发送网络测试数据，光模块接收从CPU网络接口发送的网络测试数据，通过光模块测试夹具将网络测试数据输入示波器，高速示波器进行眼图测试分析，以确定信号质量。在一个例子中，光模块测试夹具为SFP+测试夹具。

信号质量测试还可以为将与CPU网络接口相连的第一排端子与示波器相连，高速示波器进行眼图测试分析，以确定信号质量。

步骤102、根据测试结果，确定CPU网络接口的性能。

可根据业务压力测试、回环测试和信号质量测试的结果综合验证或评估CPU网络接口的性能。

本申请又一实施例，与上述实施例基本相同，不同之处在于，本实施例的测试方法，还包括：测试板卡上的第一排端子和第二排端子相连，第三排端子和第四排端子相连，以使二次驱动单元连接于第一组网络引脚和第一组光模块之间，以按照上述实施例的方法进行带二次驱动单元的业务压力测试、回环测试和信号质量测试。

在CPU网络接口性能不足的情况下，可通过加入二次驱动芯片，进行相关试验，根据试验数据以及试验中二次驱动芯片的性能，相应地改进CPU网络接口的性能或为主板设计提供参考以及为服务器整机产品的前期评估提供便利。

为了在进行CPU网络接口性能测试时，对光模块进行监控，本实施例的方法，还包括：监控所述第一组光模块或所述第二组光模块的状态信息。

可对第一组光模块或所述第二网络接口的在位信号端、发射使能控制信号端、发射失败指示信号端、和/或接收丢失指示信号端进行监控，也可对第一组光模块或所述第二网络接口内部状态进行监控；具体可通过第一转换芯片或第二转换芯片进行监控。

还可将CPU网络接口配置成其他网络协议(光模块对应协议以外的协议)，可进行回环测试及信号质量测试：(1)进行一个CPU网络接口的近端回环测试，将测试板卡上的、CPU网络接口相连的第一排端子对应连接，CPU网络接口发送网络测试数据，经第一金手指及第一排端子后，CPU接收网络测试数据，根据CPU网络接口发送网络测试数据和接收的网络测试数据，确定网络性能指标，如误码率、时延和/或丢包率等等；(2)进行两个CPU网络接口的近端回环测试，将测试板卡上的、CPU网络接口相连的第一排端子对应连接，CPU网络接口a发送网络测试数据，经第一金手指及第一排端子后，CPU网络接口b接收网络测试数据，根据CPU网络接口a发送网络测试数据和CPU网络接口b接收的网络测试数据，确定网络性能指标，如误码率、时延和/或丢包率等等；(3)将与CPU网络接口相连的第一排端子与示波器相连，高速示波器进行眼图测试分析，以确定信号质量。

根据以上测试结果验证、评估CPU网络接口的性能。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (19)

1.一种CPU网络接口性能测试板卡，其特征在于，包括：印制电路板，在所述印制电路板上设有第一金手指、二次驱动单元和第一组光模块；其中，在第一金手指上设有第一组网络引脚，所述第一组网络引脚与第一排端子相连，所述二次驱动单元分别与第二排端子和第三排端子相连，所述第一组光模块与第四排端子相连；其中，所述第一排端子与第二排端子相邻设置，所述第三排端子与所述第四排端子相邻设置。

2.根据权利要求1所述的测试板卡，其特征在于，所述第一组网络引脚包括N组子网络引脚，每组子网络引脚的两个输入引脚分别与所述第一排端子中的第一端子、第二端子对应相连，每组子网络引脚的两个输出引脚分别与所述第一排端子中的第三端子和第四端子对应相连；其中，N为大于等于1的整数。

3.根据权利要求1所述的测试板卡，其特征在于，所述二次驱动单元包括第一二次驱动单元和第二二次驱动单元，所述第一二次驱动单元和所述第二二次驱动单元并排设置于所述印制电路板上，所述第一二次驱动单元的输入引脚与所述第二二次驱动单元的输出引脚与所述第二排端子相连；所述第一二次驱动单元的输出引脚与所述第二二次驱动单元输入引脚与所述第三排端子相连。

4.根据权利要求1所述的测试板卡，其特征在于，所述二次驱动单元还包括第三二次驱动单元和第四二次驱动单元，所述第三二次驱动单元和所述第四二次驱动单元与所述第一二次驱动单元并排设置于所述印制电路板上，所述第三二次驱动单元的输入引脚与所述第四二次驱动单元的输出引脚与所述第二排端子相连；所述第三二次驱动单元的输出引脚与所述第四二次驱动单元输入引脚与所述第三排端子相连。

5.根据权利要求1所述的测试板卡，其特征在于，所述第一组光模块包括K个光模块，所述K个光模块并排设置于所述印制电路板上，每个光模块的两个输入端分别与所述第四排端子中的第一端子和第二端子对应连接，每个光模块的两个输出端分别与所述第四排端子中的第三端子和第四端子对应连接；其中，K为大于等于1的整数。

6.根据权利要求1所述的测试板卡，其特征在于，在所述印制电路板还设有第一系统管理总线，所述第一系统管理总线上连有第一转换芯片，所述第一转换芯片与将所述第一系统管理总线分为N路后，分别与所述第一组光模块中的各光模块对应相连。

7.根据权利要求6所述的测试板卡，其特征在于，所述第一系统管理总线上还连有第一转I/O接口芯片和第二转I/O接口芯片；

所述第一转I/O接口芯片的I/O接口与所述第一组光模块的在位信号端、发射使能控制信号端、发射失败指示信号端、和/或接收丢失指示信号端相连；

所述第二转I/O接口芯片的I/O接口与LED指示灯相连。

8.根据权利要求6所述的测试板卡，其特征在于，所述第一系统管理总线上还连有所述二次驱动单元。

9.根据权利要求6所述的测试板卡，其特征在于，所述第一系统管理总线靠近所述第一金手指的一端与第一跳帽可选连接器相连；

在所述印制电路板上，与所述第一跳帽可选连接器相邻设置有第二跳帽可选连接器和第三跳帽可选连接器；其中，所述第二跳帽可选连接器与所述第一金手指的第一引脚相连，所述第三跳帽可选连接器与所述第一金手指的第二引脚相连，所述第一金手指的所述第一引脚用于连接到主板上的基板管理控制器，所述第一金手指的所述第二引脚用于连接到主板上的CPU。

10.根据权利要求1所述的测试板卡，其特征在于，在所述印制电路板上设有第二金手指和第二组光模块；其中，在所述第二金手指上设有第二组网络引脚，所述第二组网络引脚与所述第二组光模块相连。

11.根据权利要求10所述的测试板卡，其特征在于，所述第二组网络引脚包括Q组子网络引脚，第二组光模块包括Q个光模块，每组子网络引脚与每个光模块对应相连，其中，每组子网络引脚的两个输入引脚分别与对应的光模块的两个输出端对应相连，每组子网络引脚的两个输出引脚分别与对应的光模块的两个输入端对应相连；其中，Q为大于等于1的整数。

12.根据权利要求10所述的测试板卡，其特征在于，在所述印制电路板还设有第二系统管理总线，所述第二系统管理总线上连有第二转换芯片，所述第二转换芯片与将所述第二系统管理总线分为N路后，分别与所述第二组光模块中的各光模块对应相连。

13.根据权利要求12所述的测试板卡，其特征在于，所述第二系统管理总线上还连有第三转I/O接口芯片和第四转I/O接口芯片；

所述第三转I/O接口芯片的I/O接口与所述第二组光模块的在位信号端、发射使能控制信号端、发射失败指示信号端、和/或接收丢失指示信号端相连；

所述第四转I/O接口芯片的I/O接口与LED指示灯相连。

14.根据权利要求12所述的测试板卡，其特征在于，所述第二系统管理总线靠近所述第二金手指的一端与第四跳帽可选连接器相连；

在所述印制电路板上，与所述第四跳帽可选连接器相邻设置有第五跳帽可选连接器和第六跳帽可选连接器；其中，所述第五跳帽可选连接器与所述第二金手指的第一引脚相连，所述第六跳帽可选连接器与所述第二金手指的第二引脚相连，所述第二金手指的第一引脚用于连接到主板上的基板管理控制器，所述第二金手指的第二引脚用于连接到主板上的CPU。

15.根据权利要求10所述的测试板卡，其特征在于，所述第一组光模块和所述第二组光模块，分别为并排设置的多个SFP+光模块。

16.一种CPU网络接口性能测试系统，其特征在于，包括：主板和CPU网络接口性能测试板卡，所述主板上设有CPU芯片和与所述CPU芯片相连的PCIE插槽，所述CPU网络接口性能测试板卡插设在所述PCIE插槽中，其中，所述CPU网络接口性能测试板卡为前述权利要求1-15任一项所述的CPU网络接口性能测试板卡。

17.一种CPU网络接口性能测试方法，其特征在于，包括：

主板上的CPU网口向插设在所述主板上的PCIE插槽中的测试板卡上的第一组光模块发送网络测试数据，以进行业务压力测试、回环测试和/或信号质量测试；其中，所述测试板卡为前述权利要求1-15任一项所述的CPU网络接口性能测试板卡；其中，所述测试板卡上的第一排端子和第四排端子相连，以使第一组网络引脚和第一组光模块相连；

根据测试结果，确定CPU网络接口性能。

18.根据权利要求17所述的测试方法，其特征在于，还包括：

所述测试板卡上的第一排端子和第二排端子相连，第三排端子和第四排端子相连，以使二次驱动单元连接于第一组网络引脚和第一组光模块之间，以进行带二次驱动单元的业务压力测试、回环测试和/或信号质量测试。

19.根据权利要求17所述的测试方法，其特征在于，还包括：监控所述第一组光模块或所述第二组光模块的状态信息。

Images