CN104965168A - 一种用于集成电路测试的fpga配置系统及方法 - Google Patents

Abstract

本发明公开了一种用于集成电路测试的FPGA配置系统及方法，系统包括通用控制模块、含有FPGA的通用测试板卡和适配器板卡，所述适配器板卡上设置有应对待测集成电路接口配置不同测试方案的多个存储器，在通用测试板卡和适配器板卡之间设置有通路切换模块；所述方法是：首先向多个存储器对不同的集成电路配置不同测试程序，然后直接调用测试程序启动测试；本发明通过将通用测试板卡与适配器板卡设计成可连接、可拆卸；将配置存储器和被测集成电路放置于适配器板卡上。解决了集成电路测试中需要增加硬件板卡数量或需要使用高性能FPGA导致硬件成本增加的问题，并解决了计算机对FPGA进行动态配置时通信总线传输速率存在限制的问题。

Description

一种用于集成电路测试的FPGA配置系统及方法

技术领域

本发明属于集成电路测试领域，特别涉及一种用于集成电路测试的FPGA配置系统及方法。

背景技术

如ADC、DAC转换器类的复杂集成电路测试具有测试品种多、测试参数多的特点，现代混合信号测试系统中多使用可编程逻辑器FPGA来实现复杂数字逻辑的控制。通常情况下，针对不同的测试品种需要使用不同的测试板卡以适应不同的封装、不同的管脚排列以及不同的控制时序。某些情况下，不同测试品种即便可以使用硬件相同的板卡进行开发，但由于控制时序的不同，则需加载不同的FPGA配置文件，导致需要使用多个硬件板卡，这在很大程度上增加了硬件成本。同时，某些集成电路品种测试所需FPGA资源较多，因此无法使用一个配置文件完成所有参数测试。

目前，在集成电路测试领域的主要解决方法有增加板卡数量、选用资源多性能好的FPGA芯片、通过计算机对FPGA进行动态配置。增加板卡数量以及选用高性能FPGA芯片的方法容易导致硬件成本过高，难以满足实际产品化的要求；而通过计算机对FPGA进行动态配置的方法需要通过通信总线将配置文件写入FPGA，此方法虽然增加了配置的灵活性，但效率受通信总线传输速率及可靠性的限制。当通信速率较慢时，配置时间较长，不满足集成电路测试高效率的要求，也难以应用到实际的产品化中。

发明内容

本发明的目的是提出一种用于集成电路测试的FPGA配置系统及方法，通过使用一个存储器模块解决测试不同的集成电路品种，需要使用多块配置文件不同、硬件结构相同板卡或需要使用高性能FPGA的问题。

为了实现上述目的，本发明的技术方案是：

一种用于集成电路测试的FPGA配置系统，包括通用控制模块、含有FPGA的通用测试电路和待测集成电路接口电路，通用控制模块控制连接测试电路；所述测试电路和待测集成电路接口电路分为两个板卡，分别为含有FPGA的通用测试板卡和适配器板卡，所述待测集成电路接口电路设置在适配器板卡上；在所述适配器板卡上还设置有应对待测集成电路接口配置不同测试方案的一个或多个存储器，在通用测试板卡和适配器板卡之间设置有通路切换模块，通路切换模块上设置有应对多个存储器的多路时钟信号通路和数据信号通路，通用测试板卡设置有时钟信号和数据信号通道，所述时钟信号和数据信号通道选择性的经通路切换模块上的时钟信号通路和数据信号通路与所述适配器板卡对应所述通路的存储器连接。

方案进一步是：所述通用控制模块和通路切换模块之间设置有切换控制信号的连接，所述通用测试板卡设置有片选信号输出端口，所述通用测试板卡和适配器板卡之间设置有经通路切换模块的存储器片选信号的连接。

方案进一步是：所述通用测试板卡片选信号与所述多个存储器的片选信号端口采用分别连接方式或菊花链的方式连接。

方案进一步是：所述通路切换模块是一个独立的通路切换模块板卡，通路切换模块板卡通过两组插接件分别与通用测试板卡和适配器板卡连接。

方案进一步是：所述通路切换模块作为所述通用测试板卡电路的一部分通过印刷电路连接设置在所述通用测试板卡上，在通用测试板卡上所述通路切换模块通过插接件与适配器板卡连接。

一种基于配置系统的集成电路测试方法，所述配置系统包括通用控制模块、含有FPGA的通用测试板卡和适配器板卡，所述适配器板卡上设置了待测集成电路接口电路；在所述适配器板卡上还设置有应对待测集成电路接口配置不同测试方案的多个存储器，在通用测试板卡和适配器板卡之间设置有通路切换模块，通路切换模块上设置有应对多个存储器的多路时钟信号通路和多路数据信号通路；所述方法是：首先通用控制模块输出通路切换模块控制信号完成通路选择，通用测试板卡连接一个程序编辑器针对不同的集成电路配置不同测试程序，然后启动测试；其特征在于，

所述针对不同的集成电路配置不同测试程序是：

第一步：通用控制模块输出通路切换模块控制信号将通路切换模块中的一组通路与通用测试板卡的数据信号线和时钟信号线接通，同时发出片选信号选中适配器板卡上多个存储器中对应的一个存储器，将FPGA配置文件存入到所选中对应的存储器中；

第二步：重复第一步直至将待测集成电路所需使用的不同FPGA配置文件全部存入对应的存储器中；

所述启动测试是：

第一步：待测集成电路接口电路连接一个测试监控器，插入待测集成电路；

第二步：发出对通路切换模块控制信号和对存储器的片选信号，将适配器板卡对应待测集成电路的一个存储器的时钟信号及数据信号分别与通用测试板卡上的时钟信号及数据信号相连，并由通用控制模块向通用测试板卡输出重配置启动信号；

第三步：通用测试板卡上的FPGA在接收到重配置启动信号后，从第二步已经接通的存储器中接收相应的配置文件，完成FPGA配置工作，然后通用测试板卡测试待测集成电路，测试监控器输出待测集成电路的测试信号。

方案进一步是：所述通用测试板卡片选信号采用菊花链的方式选择所述多个存储器中所对应的存储器。

方案进一步是：所述将FPGA配置文件存入到对应的存储器中，是通过通用测试板卡上的标准下载接口将FPGA配置文件存入到对应的存储器中。

方案进一步是：所述标准下载接口是JTAG接口、AS接口以及PS接口中的一个。

本发明通过将通用测试板卡与适配器板卡设计成可连接、可拆卸；将配置存储器和被测集成电路放置于适配器板卡上，且配置存储器数量为一个或多个，通过通路切换模块选通不同的配置存储器的方法。解决了集成电路测试中需要增加硬件板卡数量或需要使用高性能FPGA导致硬件成本增加的问题，并解决了计算机对FPGA进行动态配置时通信总线传输速率存在限制的问题。

下面结合附图和实施例对发明作一详细描述。

附图说明

图1是本发明的结构框图；

图2是通路切换模块对FPGA和配置存储器的通路控制示意图。

具体实施方式

实施例1：

一种用于集成电路测试的FPGA配置系统，如图1所示，包括通用控制模块、含有FPGA（可编程逻辑器）的通用测试电路和待测集成电路接口电路，通用控制模块控制连接含有FPGA的通用测试电路，通用控制模块（相当于控制计算机）是目前测试设备的公知模块用于控制含有FPGA的通用测试电路；所述测试电路和待测集成电路接口电路分为两个板卡，分别为含有FPGA的通用测试板卡和适配器板卡，所述待测集成电路接口电路设置在适配器板卡上；在所述适配器板卡上还设置有应对待测集成电路接口配置不同测试方案的一个或多个配置存储器（如图1中的N个配置存储器），在通用测试板卡和适配器板卡之间设置有通路切换模块，通路切换模块上设置有应对多个配置存储器的多路时钟信号通路和数据信号通路（如图1和图2中所示的N组通路切换单元），通用测试板卡设置有时钟信号和数据信号通道，所述时钟信号和数据信号通道选择性的经通路切换模块上的时钟信号通路和数据信号通路与所述适配器板卡对应所述通路的存储器连接。

其中：通用测试板卡上设置有测试程序的标准下载接口，其可以为标准JTAG接口、标准AS接口以及标准PS接口，并与FPGA相应管脚相连。

实施例中：所述通用控制模块和通路切换模块之间设置有切换模块控制信号的连接，所述通用测试板卡设置有片选信号输出端口，所述通用测试板卡和适配器板卡之间设置有经通路切换模块的存储器片选信号的连接；通用测试板卡上的FPGA端时钟信号线和数据信号线通过一对多的方式接入通路切换模块内的各个通路切换单元，各个通路切换单元的输出与各个配置存储器的时钟信号端和数据信号端分别相连；通用控制模块向通路切换模块发送控制位信号，控制位信号作为控制信号接入通路切换模块中通路切换单元的控制信号端，如附图2所示，通路切换模块根据通用控制模块所发送的控制位信号完成对各个时钟信号线通路和数据信号线通路的通断控制。

实施例中：所述通用测试板卡FPGA端的片选信号线与所述多个配置存储器端的片选信号线可以按照附图2中所示，采用菊花链的方式连接，也可以采用与时钟信号线和数据信号线相同的采用分别连接方式分别与各个配置存储器的片选信号端口相连。

配置存储器位于适配器板卡上，且数量可以为一个或多个。被测集成电路位于适配器板卡上，在更换所测试的集成电路品种时，只需要更换适配器板卡即可。

实施例中：所述通路切换模块是一个独立的通路切换模块板卡，通路切换模块板卡通过两组插接件分别与通用测试板卡和适配器板卡连接。

实施例中：所述通路切换模块作为所述通用测试板卡电路的一部分通过印刷电路连接设置在所述通用测试板卡上，在通用测试板卡上所述通路切换模块通过插接件与适配器板卡连接。

实施例2：

一种基于实施例1所述配置系统的集成电路测试方法，因此，实施例1中的内容也应被认为是本实施例的内容，其中：所述配置系统包括通用控制模块、含有FPGA的通用测试板卡和适配器板卡，所述适配器板卡上设置了待测集成电路接口电路；在所述适配器板卡上还设置有应对待测集成电路接口配置不同测试方案的多个存储器，在通用测试板卡和适配器板卡之间设置有通路切换模块，通路切换模块上设置有应对多个存储器的多路时钟信号通路和多路数据信号通路；通用控制模块所发送的重配置启动信号与通用测试板卡上FPGA的nCONFIG管脚相连；所述方法是：首先通用控制模块输出通路切换模块控制信号完成通路选择，通用测试板卡连接一个程序编辑器针对不同的集成电路配置不同测试程序，然后启动测试；其中，

所述针对不同的集成电路配置不同测试程序是：

第一步：通用控制模块输出通路切换模块控制信号将通路切换模块中的一组通路与通用测试板卡的数据信号线和时钟信号线接通，同时测试板卡发出片选信号选中适配器板卡上多个存储器中对应的一个存储器，通过通用测试板卡上的标准下载接口将FPGA配置文件存入到所选中对应的存储器中，其中的所述标准下载接口是JTAG接口、AS接口以及PS接口中的一个；

第二步：重复第一步直至将待测集成电路所需使用的不同FPGA配置文件（测试程序）全部存入对应的存储器中；

所述启动测试是：

第一步：适配器板卡上的待测集成电路接口电路连接一个测试监控器，插入待测集成电路；

第二步：通用控制模块发出通路切换模块控制信号，选择通路切换模块中对应待测集成电路的一组通路，通用测试板卡发出存储器的片选信号，将适配器板卡上相对应待测集成电路的一个存储器的时钟信号及数据信号通过通路分别与通用测试板卡上FPGA对应的时钟信号及数据信号相连，并由通用控制模块向通用测试板卡输出重配置启动信号；

第三步：通用测试板卡上的FPGA在接收到重配置启动信号后，从第二步已经接通的存储器中接收相应的配置文件，完成FPGA配置工作，然后通用测试板卡测试待测集成电路，测试监控器输出待测集成电路的测试信号。

实施例中：所述通用测试板卡片选信号采用菊花链的方式选择所述多个存储器中所对应的存储器。

对于配置，在测试前，需要先将FPGA配置文件下载到各个配置存储器中：首先连接通用控制模块、通路切换模块、适配器板卡及通用测试板卡，控制通用控制模块只发送第一个配置存取器的选择信号，保证通路切换模块只选通第一个配置存储器的时钟信号线通路和数据信号线通路，断开其它配置存储器的时钟信号线通路和数据信号线通路。使用标准下载接口将相应的FPGA配置文件下载到第一个配置存储器中。然后控制通用控制模块只发送第二个配置存储器的选择信号，并使用标准下载接口将相应的FPGA配置文件下载到第二个配置存储器中，按照上述顺序，依次将各个FPGA配置文件下载到相应的配置存储器中。

集成电路测试过程中，在需要使用第N个配置存储器中的配置文件时，首先控制通用控制模块发送第N个配置存储器的选择信号，保证只有第N个配置存储器的时钟信号线通路和数据信号线通路处于选通状态，其它配置存储器的时钟信号线通路和数据信号线通路处于断开状态，然后控制通用控制模块向FPGA的nCONFIG管脚发送重配置启动信号，此信号为满足FPGA低电平标准的低电平脉冲信号，且此脉冲信号低电平持续时间至少为500纳秒，然后变为FPGA电平标准中的高电平，此时第N个配置存储器中的配置文件会配置到FPGA中，完成对第N个配置存储器中配置文件的选择。

Claims (9)

1.一种用于集成电路测试的FPGA配置系统，包括通用控制模块、含有FPGA的通用测试电路和待测集成电路接口电路，通用控制模块控制连接测试电路；其特征在于，所述测试电路和待测集成电路接口电路分为两个板卡，分别为含有FPGA的通用测试板卡和适配器板卡，所述待测集成电路接口电路设置在适配器板卡上；在所述适配器板卡上还设置有应对待测集成电路接口配置不同测试方案的一个或多个存储器，在通用测试板卡和适配器板卡之间设置有通路切换模块，通路切换模块上设置有应对多个存储器的多路时钟信号通路和数据信号通路，通用测试板卡设置有时钟信号和数据信号通道，所述时钟信号和数据信号通道选择性的经通路切换模块上的时钟信号通路和数据信号通路与所述适配器板卡对应所述通路的存储器连接。

2.根据权利要求1所述的配置系统，其特征在于，所述通用控制模块和通路切换模块之间设置有切换控制信号的连接，所述通用测试板卡设置有片选信号输出端口，所述通用测试板卡和适配器板卡之间设置有经通路切换模块的存储器片选信号的连接。

3.根据权利要求2所述的配置系统，其特征在于，所述通用测试板卡片选信号与所述多个存储器的片选信号端口采用分别连接方式或菊花链的方式连接。

4.根据权利要求1所述的配置系统，其特征在于，所述通路切换模块是一个独立的通路切换模块板卡，通路切换模块板卡通过两组插接件分别与通用测试板卡和适配器板卡连接。

5.根据权利要求1所述的配置系统，其特征在于，所述通路切换模块作为所述通用测试板卡电路的一部分通过印刷电路连接设置在所述通用测试板卡上，在通用测试板卡上所述通路切换模块通过插接件与适配器板卡连接。

6.一种基于配置系统的集成电路测试方法，所述配置系统包括通用控制模块、含有FPGA的通用测试板卡和适配器板卡，所述适配器板卡上设置了待测集成电路接口电路；在所述适配器板卡上还设置有应对待测集成电路接口配置不同测试方案的多个存储器，在通用测试板卡和适配器板卡之间设置有通路切换模块，通路切换模块上设置有应对多个存储器的多路时钟信号通路和多路数据信号通路；所述方法是：首先通用控制模块输出通路切换模块控制信号完成通路选择，通用测试板卡连接一个程序编辑器针对不同的集成电路配置不同测试程序，然后启动测试；其特征在于，

所述针对不同的集成电路配置不同测试程序是：

第一步：通用控制模块输出通路切换模块控制信号将通路切换模块中的一组通路与通用测试板卡的数据信号线和时钟信号线接通，同时发出片选信号选中适配器板卡上多个存储器中对应的一个存储器，将FPGA配置文件存入到所选中对应的存储器中；

第二步：重复第一步直至将待测集成电路所需使用的不同FPGA配置文件全部存入对应的存储器中；

所述启动测试是：

第一步：待测集成电路接口电路连接一个测试监控器，插入待测集成电路；

第二步：发出对通路切换模块控制信号和对存储器的片选信号，将适配器板卡对应待测集成电路的一个存储器的时钟信号及数据信号分别与通用测试板卡上的时钟信号及数据信号相连，并由通用控制模块向通用测试板卡输出重配置启动信号；

第三步：通用测试板卡上的FPGA在接收到重配置启动信号后，从第二步已经接通的存储器中接收相应的配置文件，完成FPGA配置工作，然后通用测试板卡测试待测集成电路，测试监控器输出待测集成电路的测试信号。

7.根据权利要求6所述方法，其特征在于，所述片选信号采用菊花链的方式选择所述多个存储器中所对应的存储器。

8.根据权利要求6所述方法，其特征在于，所述将FPGA配置文件存入到对应的存储器中，是通过通用测试板卡上的标准下载接口将FPGA配置文件存入到对应的存储器中。

9.根据权利要求8所述方法，其特征在于，所述标准下载接口是JTAG接口、AS接口以及PS接口中的一个。