CN104199756A - 一种fpga多重自动配置装置及其方法 - Google Patents
一种fpga多重自动配置装置及其方法 Download PDFInfo
- Publication number
- CN104199756A CN104199756A CN201410446282.8A CN201410446282A CN104199756A CN 104199756 A CN104199756 A CN 104199756A CN 201410446282 A CN201410446282 A CN 201410446282A CN 104199756 A CN104199756 A CN 104199756A
- Authority
- CN
- China
- Prior art keywords
- fpga
- unit
- test
- multiple automatic
- inking device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种FPGA多重自动配置装置及其方法,包括主控FPGA单元、配置接口单元、供电单元、FLASH单元和控制端口单元;所述主控FPGA单元通过USB控制器与PC机相连,所述配置接口单元与DUT测试子板连接,所述供电单元为所述FPGA多重自动配置装置中每个单元提供电源;所述FLASH单元、所述控制端口单元分别与所述主控FPGA单元相连,所述FLASH单元用于存储被测FPGA的测试程序,所述控制端口单元用于控制FPGA多重自动配置装置的工作模式。因此,本发明所述的FPGA多重自动配置装置及其方法能够明显提高对FPGA测试的效率和可靠性,并极大地提升了配置板的通用性。
Description
技术领域
本发明涉及电路系统领域,特别是指一种FPGA多重自动配置装置及其方法。
背景技术
FPGA被广泛应用于航天、航空、通信等各大领域。作为各数字系统的主控制器,FPGA器件的质量直接影响着系统的质量和稳定性。对FPGA器件的测试对于保证器件质量,保障系统的功能实现与稳定,为航天航空等重大产业保驾护航具有重大意义。
FPGA器件的测试向来是元器件测试中的难点。FPGA的集成度高,内部资源丰富,若要实现FPGA器件测试的高覆盖性,一般需要采用“分治法”,即分别针对FPGA的不同资源编写测试代码,分多次测试,因此测试过程需要连续多次配置,不可避免的需要采用FPGA的重配置技术。然而,目前高端的数字集成电路测试设备V93000和J750等的硬件系统和控制软件一般不具备FPGA程序的下载控制功能,这些设备很难直接用于FPGA的测试。目前,行业内采用的方案为:设计DUT专用配置板与ATE共同完成FPGA的测试程序下载和测试工作。
行业内的FPGA测试配置板普遍采用“CPLD+多片PROM”的形式实现。这种配置形式可以根据DUT的测试代码个数灵活的控制PROM的数量,由测试控制软件实现对器件的上电和下电,同时切换PROM配置DUT,从而使V93000和J750等不具备测试FPGA测试能力的ATE可以应用于FPGA器件的测试。但是,这种方式存在很大的弊端:
1.通用性差。在使用这种配置形式开发新型号的DUT测试程序和测试新型号DUT时,往往需要依次更换多个PROM中的测试代码,工作量较大。各种FPGA的封装和供电电源都各有差异,因此这种配置形式不能很好的通用于各种FPGA型号。为了满足配置板的可靠性,往往需要固化配置板的状态,因而每个型号的DUT都要配备一块配置板,这不但造成了成本的极大浪费,而且延长了测试程序的开发周期。
2.配置过程不够灵活。这种配置形式下,重配置过程只能由断电和重新上电启动和结束。多次上下电的过程不但导致测试程序复杂,测试时间较长,而且容易导致器件损坏。配置程序的选取通过外置的开关控制,这就造成了测试的不连续,延长了测试时间。
发明内容
有鉴于此,本发明的目的在于提出一种FPGA多重自动配置装置及其方法,能够明显提高对FPGA测试的效率和可靠性,并极大地提升了配置板的通用性。
基于上述目的本发明提供的FPGA多重自动配置装置,包括主控FPGA单元、配置接口单元、供电单元、FLASH单元和控制端口单元;所述主控FPGA单元通过USB控制器与PC机相连,所述配置接口单元与DUT测试子板连接,所述供电单元为所述FPGA多重自动配置装置中每个单元提供电源;所述FLASH单元、所述控制端口单元分别与所述主控FPGA单元相连,所述FLASH单元用于存储被测FPGA的测试程序,所述控制端口单元用于控制FPGA多重自动配置装置的工作模式。
可选地,所述供电单元中设计了电源隔离电路,用于保护系统;并且所述FPGA多重自动配置装置所需电源为+5V,所述供电单元中的电源转换模块将+5V转换为装置中各单元所需要的稳定的+3.3V、+2.5V、+1.2V电源。
可选地,所述控制端口单元能够使该FPGA多重自动配置装置处于调试和测试两个模式,其中调试模式仅限开发人员使用,在该模式下,可对系统进行擦除、记录、读取、校验等操作;测试模式用于DUT测试人员使用,在该模式下,系统中的数据处于写保护的状态,可有效的防止误操作。
进一步地,所述FPGA多重自动配置装置调试状态包括:
第一步,启动所述供电单元;
第二步,启动所述控制端口单元使所述FPGA多重自动配置装置进入调试状态;
第三步,擦除所述FLASH单元;
第四步,PC机通过所述主控FPGA单元将测试程序写入所述FLASH单元中;
第五步,测试程序完成写入所述FLASH单元后,退出所述FPGA多重自动配置装置的调试过程。
进一步地,当PC机通过所述主控FPGA单元将测试程序写入所述FLASH单元完成后,包括:
PC机对写入所述FLASH单元中的测试程序进行校验;
判断校验结果是否为正确,若校验结果为正确,则直接退出FPGA多重自动配置装置的调试过程;若校验结果为不正确,则需检查系统各部分电路和程序,并重新进行调试过程,直至校验结果正确。
进一步地,所述PC机对写入所述FLASH单元中的测试程序进行校验,PC机读取写入所述FLASH单元中的测试程序,然后与存储在PC机中的测试程序进行对比,检查是否一致;其中,全部一致则校验结果为正确,否则校验结果为不正确。
进一步地,所述FPGA多重自动配置装置测试状态包括:
第一步,启动所述供电单元;
第二步,启动所述控制端口单元,使所述FPGA多重自动配置装置进入测试状态;
第三步,所述配置接口单元判断外接DUT测试子板是否被通用测试设备上电,若为断电则直接进行第九步,若为有电则执行第四步;
第四步,通用测试设备通过所述配置接口单元将DUT测试子板的型号等信息发送给所述主控FPGA单元;
第五步,所述主控FPGA单元根据第四步中得到的信息在所述FLASH单元选择测试程序;
第六步,所述主控FPGA单元读取所述FLASH单元中选择的测试程序,并通过所述配置接口单元对DUT测试子板进行配置;
第七步,所述主控FPGA单元配置完DUT测试子板后,通用测试设备对DUT测试子板进行测试;
第八步,通用测试设备完成对DUT测试子板的测试,返回至第三步;
第九步,退出所述FPGA多重自动配置装置的测试过程。
进一步地,在所述FPGA多重自动配置装置的调试或测试过程中,所述控制端口单元在一开始启动一次就可启动FPGA多重自动配置装置进行调试或测试;或者是启动所述FPGA多重自动配置装置进行上面调试或测试过程,每当要进行下一步时都可通过手动所述控制端口单元来执行。
进一步地,所述FPGA多重自动配置装置还包括分别与所述主控FPGA单元和所述供电单元连接的状态显示单元,用于实时显示FPGA多重自动配置装置的工作状态。
进一步地,所述FPGA多重自动配置装置的调试或测试过程中,所述状态显示单元都会将执行的过程、DUT测试子板的信息显示出来。
从上面所述可以看出,本发明提供的一种FPGA多重自动配置装置及其方法,通过主控FPGA单元通过USB控制器与PC机相连,配置接口单元与DUT测试子板连接,FLASH单元、控制端口单元分别与主控FPGA单元相连,FLASH单元用于存储被测FPGA的测试程序,控制端口单元用于控制FPGA多重自动配置装置的工作模式。从而,本发明所述的FPGA多重自动配置装置及其方法能够快速、自动完成FPGA配置过程,提高FPGA测试效率,此外本发明使得FPGA测试程序的开发过程省略了配置板制作的环节,极大地缩短了FPGA测试程序的开发周期。
附图说明
图1为本发明实施例FPGA多重自动配置装置的结构示意图;
图2为本发明实施例FPGA多重自动配置装置的调试方法流程示意图;
图3为本发明另一实施例FPGA多重自动配置装置的调试方法流程示意图;
图4为本发明实施例FPGA多重自动配置装置的测试方法流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
参阅图1所示,为本发明实施例FPGA多重自动配置装置的结构示意图。所述的FPGA多重自动配置装置包括主控FPGA单元101、配置接口单元102、供电单元103、FLASH单元104、控制端口单元105和状态显示单元106。
其中,主控FPGA单元101通过USB控制器与PC机相连。USB控制器为CYPRESS公司的CY7C68013A,通过编写对应的USB驱动程序和固件程序,实现主控FPGA单元101与PC之间的数据传输。较佳地,主控FPGA单元101是FPGA多重自动配置装置的控制核心,采用Xilinx公司的XC3S400。
所述FPGA多重自动配置装置与DUT测试子板相互独立,两者之间通过配置接口单元102采用统一的接口连接,而所述FPGA多重自动配置装置与通用测试设备之间没有直接的物理连接,利用DUT测试子板作为两者之间传递信息和控制信号的桥梁,这就使得系统具有很大的灵活性,不仅可以通用于各种FPGA型号,而且适用于各种测试设备。其中,DUT测试子板通过测试接口与通用测试设备连接。所述的通用测试设备可以为V93000和J750等等。优选地,配置接口单元102集成了串行、并行配置接口,测试设备控制信号通道,并预留了扩展口,实现了对DUT测试子板的两种配置方式,同时实现了FPGA多重自动配置装置与通用测试设备之间信号的传递。
供电单元103为所述FPGA多重自动配置装置中每个单元提供电源。较佳地,供电单元103中设计了电源隔离电路,用于保护系统。在实施例中,所述FPGA多重自动配置装置所需电源为+5V,供电单元103中的电源转换模块将+5V转换为装置中各元件所需要的稳定的+3.3V、+2.5V、+1.2V电源。
FLASH单元104、控制端口单元105和状态显示单元106分别与主控FPGA单元101相连。FLASH单元104用于存储被测FPGA的测试程序,系统可以采用了SAMSUNG公司的K9WBG08U1M。
较佳地,控制端口单元105是一组开关,用于控制FPGA多重自动配置装置的工作模式。控制端口单元105可以使FPGA多重自动配置装置处于调试和测试两个模式,其中调试模式仅限开发人员使用,在该模式下,可对系统进行擦除、记录、读取、校验等操作;测试模式用于DUT测试人员使用,在该模式下,系统中的数据处于写保护的状态,可有效的防止误操作。
较佳地,状态显示单元106主要采用液晶模块,用于显示当前被测FPGA器件的型号和当前配置的测试代码的编号,便于调试同时有利于测试代码的确认。另外,状态显示单元106还包括一组状态指示灯,用于实时显示FPGA多重自动配置装置的工作状态。
参阅图2所示,为本发明实施例FPGA多重自动配置装置的调试方法流程示意图。所述FPGA多重自动配置装置的调试方法包括步骤:
步骤201,启动供电单元103,为所述FPGA多重自动配置装置中的每个单元提供电能。
步骤202,启动控制端口单元105使所述FPGA多重自动配置装置进入调试状态。
步骤203,擦除FLASH单元104。
步骤204,PC机通过主控FPGA单元101将测试程序写入FLASH单元104中。
步骤205,测试程序完成写入FLASH单元104后,退出FPGA多重自动配置装置的调试过程。
在本发明的另一个实施例中,FPGA多重自动配置装置的调试的过程还可以是(如图3所示):
步骤301,启动供电单元103,为所述FPGA多重自动配置装置中的每个单元提供电能。
步骤302,启动控制端口单元105使所述FPGA多重自动配置装置进入调试状态。
步骤303,擦除FLASH单元104。
步骤304,PC机通过主控FPGA单元101将测试程序写入FLASH单元104中。
步骤305,PC机对写入FLASH单元104中的测试程序进行校验。较佳地,PC机读取写入FLASH单元104中的测试程序,然后与存储在PC机中的测试程序进行对比,检查是否一致。其中,全部一致则校验结果为正确,否则校验结果为不正确。
步骤306,判断校验结果是否为正确,若校验结果为正确,则直接进行步骤308;若校验结果为不正确,则先进行步骤307,再执行步骤308。
步骤307,PC机将判断为不正确的测试程序重新通过主控FPGA单元101写入正确的到FLASH单元104中。较佳地,PC机可以分析错误数据特征,检查FPGA多重自动配置装置各部分的电路。优选地,步骤307可以首先擦除FLASH单元104中的错误程序,然后PC机将该部分正确的测试程序重新通过主控FPGA单元101写入到FLASH单元104中。
步骤308,退出FPGA多重自动配置装置的调试过程。
参阅图4所示,为本发明实施例FPGA多重自动配置装置的测试方法流程示意图,所述FPGA多重自动配置装置的测试方法包括步骤:
步骤401,启动供电单元103,为所述FPGA多重自动配置装置中的每个单元提供电能。
步骤402,启动控制端口单元105使所述FPGA多重自动配置装置进入测试状态。
步骤403,配置接口单元102判断外接DUT测试子板是否被通用测试设备上电,若为断电则直接进行409,若为有电则执行步骤404。
步骤404,通用测试设备将DUT测试子板的信息通过配置接口单元102发送给主控FPGA单元101。较佳地,信息包括其DUT测试子板的型号、测试代码编号等信息。
步骤405,主控FPGA单元101根据步骤404得到的信息在FLASH单元104选择测试程序。
步骤406,主控FPGA单元101读取FLASH单元104中选择的测试程序,并通过接口单元102对DUT测试子板进行配置。
步骤407,主控FPGA单元101配置完DUT后,通用测试设备对DUT测试子板进行测试。
步骤408,通用测试设备完成对DUT测试子板的测试,返回至步骤403。
步骤409,退出所述FPGA多重自动配置装置的测试过程。
优选地,在FPGA多重自动配置装置的调试或测试过程中,控制端口单元105在一开始启动一次就可以启动FPGA多重自动配置装置中每个单元部件按照上面的流程进行调试或测试。也可以是启动FPGA多重自动配置装置进行上面调试或测试过程,每当要进行下一步时都可通过手动控制端口单元105来执行。
另外,无论FPGA多重自动配置装置的调试或测试过程中,状态显示单元106都会将执行的过程显示出来,当然可以通过液晶屏以及指示灯进行呈现。
由此可以看出,本发明实现的FPGA多重自动配置装置及其方法,创造性的提出了FPGA在一次性多重配置下,可以自动实现多重的调试和测试;并且FPGA多重自动配置装置具有4GB的存储容量,一般FPGA器件的测试代码从几百KB到几MB不等,如果以平均1MB计算,每个FPGA器件的测试代码数量以15计算,则此配置装置可存储超过200个不同FPGA器件的测试程序,即所述FPGA多重自动配置装置可替代现有技术中配置方案下的200多个配置板,极大的节省了成本;而且,所述FPGA多重自动配置装置及其方法的实现使得FPGA测试程序的开发过程省略了配置板制作的环节,因此极大地缩短了FPGA测试程序的开发周期。与此同时,FPGA多重自动配置装置与通用测试设备之间具有“握手”通道,可响应测试设备的命令进而启动和停止配置过程,可实现与测试设备之间的默契配合,测试全过程仅由测试设备的控制软件控制,从而避免了大量的人为操作,进一步提高了测试可靠性,保证了测试数据的正确性;最后,整个所述的FPGA多重自动配置装置及其方法简便、紧凑,易于实现。
所属领域的普通技术人员应当理解:以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种FPGA多重自动配置装置,其特征在于,包括主控FPGA单元、配置接口单元、供电单元、FLASH单元和控制端口单元;所述主控FPGA单元通过USB控制器与PC机相连,所述配置接口单元与DUT测试子板连接,所述供电单元为所述FPGA多重自动配置装置中每个单元提供电源;
所述FLASH单元、所述控制端口单元分别与所述主控FPGA单元相连,所述FLASH单元用于存储被测FPGA的测试程序,所述控制端口单元用于控制FPGA多重自动配置装置的工作模式。
2.根据权利要求1所述的装置,其特征在于,所述供电单元中设计了电源隔离电路,用于保护系统;并且所述FPGA多重自动配置装置所需电源为+5V,所述供电单元中的电源转换模块将+5V转换为装置中各单元所需要的稳定的+3.3V、+2.5V、+1.2V电源。
3.根据权利要求1所述的装置,其特征在于,所述控制端口单元能够使该FPGA多重自动配置装置处于调试和测试两个模式,其中调试模式仅限开发人员使用,在该模式下,可对系统进行擦除、记录、读取、校验操作;测试模式用于DUT测试人员使用,在该模式下,系统中的数据处于写保护的状态,可有效的防止误操作。
4.根据权利要求3所述的装置,其特征在于,所述FPGA多重自动配置装置调试状态包括:
第一步,启动所述供电单元;
第二步,启动所述控制端口单元使所述FPGA多重自动配置装置进入调试状态;
第三步,擦除所述FLASH单元;
第四步,PC机通过所述主控FPGA单元将测试程序写入所述FLASH单元中;
第五步,测试程序完成写入所述FLASH单元后,退出所述FPGA多重自动配置装置的调试过程。
5.根据权利要求4所述的装置,其特征在于,当PC机通过所述主控FPGA单元将测试程序写入所述FLASH单元完成后,包括:
PC机对写入所述FLASH单元中的测试程序进行校验;
判断校验结果是否为正确,若校验结果为正确,则直接退出FPGA多重自动配置装置的调试过程;若校验结果为不正确,则需检查系统各部分电路和程序,并重新进行调试过程,直至校验结果正确。
6.根据权利要求5所述的装置,其特征在于,所述PC机对写入所述FLASH单元中的测试程序进行校验,PC机读取写入所述FLASH单元中的测试程序,然后与存储在PC机中的测试程序进行对比,检查是否一致;其中,全部一致则校验结果为正确,否则校验结果为不正确。
7.根据权利要求3所述的装置,其特征在于,所述FPGA多重自动配置装置测试状态包括:
第一步,启动所述供电单元;
第二步,启动所述控制端口单元,使所述FPGA多重自动配置装置进入测试状态;
第三步,所述配置接口单元判断外接DUT测试子板是否被通用测试设备上电,若为断电则直接进行第九步,若为有电则执行第四步;
第四步,通用测试设备通过所述配置接口单元将DUT的型号等信息发送给所述主控FPGA单元;
第五步,所述主控FPGA单元根据第四步中得到的信息在所述FLASH单元选择测试程序;
第六步,所述主控FPGA单元读取所述FLASH单元中选择的测试程序,并通过所述配置接口单元对DUT测试子板进行配置;
第七步,所述主控FPGA单元配置完DUT测试子板后,通用测试设备对DUT测试子板进行测试;
第八步,通用测试设备完成对DUT测试子板的测试,返回至第三步;
第九步,退出所述FPGA多重自动配置装置的测试过程。
8.根据权利要求4或7所述的装置,其特征在于,在所述FPGA多重自动配置装置的调试或测试过程中,所述控制端口单元在一开始启动一次就可启动FPGA多重自动配置装置进行调试或测试;或者是启动所述FPGA多重自动配置装置进行上面调试或测试过程,每当要进行下一步时都可通过手动所述控制端口单元来执行。
9.根据权利要求8所述的装置,其特征在于,所述FPGA多重自动配置装置还包括分别与所述主控FPGA单元和所述供电单元连接的状态显示单元,用于实时显示FPGA多重自动配置装置的工作状态。
10.根据权利要求9所述的装置,其特征在于,所述FPGA多重自动配置装置的调试或测试过程中,所述状态显示单元都会将执行的过程、DUT测试子板的信息显示出来。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410446282.8A CN104199756A (zh) | 2014-09-03 | 2014-09-03 | 一种fpga多重自动配置装置及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410446282.8A CN104199756A (zh) | 2014-09-03 | 2014-09-03 | 一种fpga多重自动配置装置及其方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104199756A true CN104199756A (zh) | 2014-12-10 |
Family
ID=52085052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410446282.8A Pending CN104199756A (zh) | 2014-09-03 | 2014-09-03 | 一种fpga多重自动配置装置及其方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104199756A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104698314A (zh) * | 2015-03-05 | 2015-06-10 | 中国空间技术研究院 | 一种sram型fpga的器件级自动化测试平台及其测试方法 |
CN104730395A (zh) * | 2015-04-03 | 2015-06-24 | 上海航天测控通信研究所 | 一种基于fpga的新型元器件测试方法 |
CN104965168A (zh) * | 2015-07-23 | 2015-10-07 | 北京华峰测控技术有限公司 | 一种用于集成电路测试的fpga配置系统及方法 |
CN106161132A (zh) * | 2015-04-17 | 2016-11-23 | 伊姆西公司 | 用于对存储网络进行测试的装置和方法 |
CN106291336A (zh) * | 2016-07-15 | 2017-01-04 | 上海华岭集成电路技术股份有限公司 | 一种 fpga 测试配置码流实时下载方法及系统 |
CN109669826A (zh) * | 2018-12-07 | 2019-04-23 | 天津津航计算技术研究所 | 一种嵌入式系统上电掉电自动化测试系统 |
CN112287623A (zh) * | 2020-10-30 | 2021-01-29 | 中国电子科技集团公司第五十八研究所 | 一种基于fpga和v93000测试机的预测试平台 |
-
2014
- 2014-09-03 CN CN201410446282.8A patent/CN104199756A/zh active Pending
Non-Patent Citations (1)
Title |
---|
王群泽: "FPGA测试系统的研究与设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104698314A (zh) * | 2015-03-05 | 2015-06-10 | 中国空间技术研究院 | 一种sram型fpga的器件级自动化测试平台及其测试方法 |
CN104730395A (zh) * | 2015-04-03 | 2015-06-24 | 上海航天测控通信研究所 | 一种基于fpga的新型元器件测试方法 |
CN106161132A (zh) * | 2015-04-17 | 2016-11-23 | 伊姆西公司 | 用于对存储网络进行测试的装置和方法 |
CN106161132B (zh) * | 2015-04-17 | 2019-10-01 | 伊姆西公司 | 用于对存储网络进行测试的装置和方法 |
CN104965168B (zh) * | 2015-07-23 | 2017-11-10 | 北京华峰测控技术有限公司 | 一种用于集成电路测试的fpga配置系统及方法 |
CN104965168A (zh) * | 2015-07-23 | 2015-10-07 | 北京华峰测控技术有限公司 | 一种用于集成电路测试的fpga配置系统及方法 |
US20180024194A1 (en) * | 2016-07-15 | 2018-01-25 | SINO IC Technology Co., Ltd. | Configuration and testing method and system for fpga chip using bumping process |
GB2547874A (en) * | 2016-07-15 | 2017-08-30 | Sino Ic Tech Co Ltd | Configuration and testing method and system for FPGA chip using bumping process |
WO2017092544A1 (zh) * | 2016-07-15 | 2017-06-08 | 上海华岭集成电路技术股份有限公司 | 一种采用bumping工艺的FPGA芯片的配置及测试方法和系统 |
GB2547874B (en) * | 2016-07-15 | 2018-03-28 | Sino Ic Tech Co Ltd | Configuration and testing method and system for FPGA chip using bumping process |
CN106291336A (zh) * | 2016-07-15 | 2017-01-04 | 上海华岭集成电路技术股份有限公司 | 一种 fpga 测试配置码流实时下载方法及系统 |
CN106291336B (zh) * | 2016-07-15 | 2019-10-25 | 上海华岭集成电路技术股份有限公司 | 一种fpga测试配置码流实时下载方法及系统 |
US10613145B2 (en) * | 2016-07-15 | 2020-04-07 | SINO IC Technology Co., Ltd. | Configuration and testing method and system for FPGA chip using bumping process |
CN109669826A (zh) * | 2018-12-07 | 2019-04-23 | 天津津航计算技术研究所 | 一种嵌入式系统上电掉电自动化测试系统 |
CN112287623A (zh) * | 2020-10-30 | 2021-01-29 | 中国电子科技集团公司第五十八研究所 | 一种基于fpga和v93000测试机的预测试平台 |
CN112287623B (zh) * | 2020-10-30 | 2022-08-02 | 中国电子科技集团公司第五十八研究所 | 一种基于fpga和v93000测试机的预测试平台 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104199756A (zh) | 一种fpga多重自动配置装置及其方法 | |
CN105738854B (zh) | 智能电表嵌入式应用的模拟存储器测试板系统及测试方法 | |
CN110377004B (zh) | 车用半虚拟ecu测试系统及其测试方法 | |
CN103365751A (zh) | 主板测试装置及其转接模组 | |
US20150026526A1 (en) | Techniques for testing enclosure management controller using backplane initiator | |
CN107493685A (zh) | 经由端口控制器自身的外部端口对端口控制器进行再编程 | |
CN103454522A (zh) | 基于pxi总线的电子备件技术状态自动检测系统及方法 | |
CN106569481B (zh) | 一种fpga重构装置和方法 | |
CN205788161U (zh) | 通信接口的测试系统 | |
CN108287780A (zh) | 一种监控服务器cpld状态的装置及方法 | |
CN106649101A (zh) | 一种ice自动化测试系统及测试方法 | |
CN109656756B (zh) | 多核cpu板卡调试方法及装置、移动存储介质 | |
CN103376340A (zh) | 一种转接板、多平台串行测试系统及方法 | |
CN113608684B (zh) | 内存信息获取方法、装置、系统、电子设备及存储介质 | |
CN113901754B (zh) | 基于fpga的以太网macip的板级验证结构和方法 | |
CN117706322B (zh) | 一种芯片测试方法及系统 | |
US10684664B2 (en) | Removable test and diagnostics circuit | |
CN111060807B (zh) | 基于SoC的高速集成电路测试平台及其测试方法 | |
CN115599617B (zh) | 总线检测方法、装置、服务器及电子设备 | |
CN101441334A (zh) | 一种液晶模块的测试方法及系统 | |
CN115691647A (zh) | 一种基于FPGA的多通道Flash存储器性能测试系统 | |
CN104678292A (zh) | 一种复杂可编程逻辑器件cpld测试方法和装置 | |
CN208781208U (zh) | Pci总线测试板卡 | |
CN105718338A (zh) | 信息处理方法及电子设备 | |
CN203643486U (zh) | 针板及耗材芯片测试装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141210 |
|
RJ01 | Rejection of invention patent application after publication |