CN114545194A - 一种通用电路验证测试系统以及方法 - Google Patents

Abstract

本申请提供一种通用电路验证测试系统以及方法，其中，本申请提供的系统包括测试模块、主控芯片、信号产生单元以及继电器单元，所述测试模块被配置为向主控芯片发送指令以及对测试数据进行分析处理；所述主控芯片被配置为将测试模块发出的指令转换为电信号传递给信号产生单元以及继电器单元，并读取所述测试数据；所述信号产生单元被配置为产生待测器件所需的激励信号；所述继电器单元被配置为发送待测器件所需的激励信号。本申请提供的系统能够满足不同种类的中小规模电路元器件所需的输入激励以及输入输出接口数量，能够同时对不同种类的器件进行功能验证、测试和数据采集，解决了相关技术中器件功能验证测试时操作复杂，成本较高的问题。

Description

一种通用电路验证测试系统以及方法

技术领域

本申请涉及电子电路技术领域，尤其涉及一种通用电路验证测试系统以及方法。

背景技术

通用中小规模电路展现出的特点有：器件种类多，逻辑功能相对简单，输入激励多变，具有多路输出，器件的引脚数量少，输入输出接口的组合形式复杂，相匹配的外围器件数量少。在国产集成电路芯片设计制造量日益增长，进口芯片国产化替代的脚步日益加快的时代背景下，如何高效且全面地完成国产通用中小规模集成电路芯片的功能验证成为关键问题。

发明内容

有鉴于此，本申请的目的在于提出一种通用电路验证测试系统以及方法。

基于上述目的，本申请提供了一种通用电路验证测试系统，包括测试模块、主控芯片、信号产生单元以及继电器单元；所述测试模块被配置为向所述主控芯片发送指令；所述主控芯片被配置为接收所述指令，所述主控芯片根据所述指令向所述继电器单元发送第一开启信号与第二开启信号，以及向所述信号产生单元发送选择信号；所述信号产生单元被配置为接收所述选择信号，并向所述继电器单元发送输入激励信号；所述继电器单元包括输入信号继电器模块以及输出信号继电器模块，所述输入信号继电器模块被配置为接收所述第一开启信号并执行启动，所述输入信号继电器模块还被配置为接收所述输入激励信号，所述输入信号继电器模块将所述输入激励信号转化为输出激励信号，并将所述输出激励信号发送给待测器件，以使所述待测器件执行测试并产生测试数据；所述输出信号继电器模块被配置为接收所述第二开启信号并执行启动，所述输出信号继电器模块还被配置为接收所述测试数据并将所述测试数据返回给所述主控芯片；所述主控芯片还被配置为读取所述测试数据并将所述测试数据返回给所述测试模块；所述测试模块还被配置为接收所述测试数据并对所述测试数据进行分析处理。

可选地，所述信号产生单元包括锁相环芯片以及激励继电器模块；所述激励继电器模块被配置为接收所述选择信号；响应于接收到的所述选择信号符合第一预设条件，所述激励继电器模块控制所述信号产生单元向所述继电器单元发送所述锁相环芯片产生的输入激励信号；响应于接收到的所述选择信号不符合第一预设条件，所述激励继电器模块控制所述信号产生单元向所述继电器单元发送所述主控芯片产生的输入激励信号。

可选地，所述选择信号包括所述输入激励信号的信息，所述输入激励信号的信息为根据所述待测器件所需的激励信号的信息确定的。

可选地，所述输入信号继电器模块包括多个输入继电器，所述输入继电器与所述待测器件的测试回路一一对应电连接；所述输入继电器被配置为接收所述第一开启信号并执行启动；所述输入继电器还被配置为接收所述输入激励信号并将所述输入激励信号转化为所述输出激励信号，其中，响应于接收到的所述第一开启信号符合第二预设条件，所述输入继电器输出所述输入激励信号相同的所述输出激励信号；响应于接收到的所述第一开启信号不符合所述第二预设条件，所述输入继电器不输出所述输出激励信号；所述输入继电器还被配置为将所述输出激励信号发送给所述待测器件，并使所述待测器件的测试回路执行测试并产生所述测试数据。

可选地，所述输出信号继电器模块包括多个所述输出继电器，所述输出继电器与所述待测器件的测试回路一一对应电连接；所述输出继电器被配置为接收所述第二开启信号并执行启动；响应于接收到的所述第二开启信号符合所述第二预设条件，所述继电器联通；响应于接收到的所述第二开启信号不符合所述第二预设条件，所述继电器断开；所述输出继电器还被配置为接收所述测试数据并将所述测试数据返回给所述主控芯片。

可选地，所述系统还包括电平转换单元，所述电平转换单元与所述主控芯片电连接，所述电平转换单元与外部电源一起被配置为为所述主控芯片、所述信号产生单元、所述继电器单元以及所述待测器件供电。

可选地，所述系统还包括存储单元，所述存储单元与所述主控芯片电连接，所述存储单元被配置为存储所述主控芯片读取的所述测试数据，并使所述测试数据在电源切断后也不会丢失。

可选地，所述系统还包括复位单元，所述复位单元与所述主控芯片电连接，所述复位单元被配置为对所述主控芯片进行复位。

可选地，所述系统还包括LCD显示单元，所述LCD显示单元与所述主控芯片电连接，所述LCD显示单元被配置为显示所述主控芯片读取的所述测试数据。

基于上述目的，本申请还提供了一种通用电路验证测试方法，包括：所述测试模块向所述主控芯片发送指令；所述主控芯片接收所述指令，所述主控芯片根据所述指令向所述继电器单元发送第一开启信号与第二开启信号，并向所述信号产生单元发送选择信号；所述信号产生单元接收所述选择信号，并向所述继电器单元发送输入激励信号；所述继电器单元包括输入信号继电器模块以及输出信号继电器模块，所述输入信号继电器模块接收所述第一开启信号并执行启动，所述输入信号继电器模块接收所述输入激励信号，所述输入信号继电器模块将所述输入激励信号转化为输出激励信号，并将所述输出激励信号发送给待测器件，以使所述待测器件执行测试并产生测试数据；所述输出信号继电器模块接收所述第二开启信号并执行启动，所述输出信号继电器模块接收所述测试数据并将所述测试数据返回给所述主控芯片；所述主控芯片读取所述测试数据并将所述测试数据返回给所述测试模块；所述测试模块接收所述测试数据并对所述测试数据进行分析处理。

从上面所述可以看出，本申请提供的通用电路验证测试系统包括测试模块、主控芯片、信号产生单元以及继电器单元，其中，所述测试模块被配置为向主控芯片发送指令以及对测试数据进行分析处理；所述主控芯片被配置为将测试模块发出的指令转换为电信号传递给信号产生单元以及继电器单元，并读取所述测试数据；所述信号产生单元被配置为产生待测器件所需的激励信号；所述继电器单元被配置为发送待测器件所需的激励信号。本申请提供的系统能够满足不同种类的中小规模电路元器件所需的输入激励以及输入输出接口数量，能够同时对不同种类的器件进行功能验证、测试和数据采集，解决了相关技术中器件功能验证测试时操作复杂，成本较高的问题。

附图说明

为了更清楚地说明本申请或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例的通用电路验证测试系统硬件连接关系示意图；

图2为本申请实施例的主控芯片及其外围电路电路图；

图3为本申请实施例的通用电路验证测试系统外部设备连接关系示意图；

图4为本申请实施例的RS485通讯电路电路图电路图；

图5为本申请实施例的RS485通讯电路的接口电路电路图；

图6为本申请实施例的测试模块的软件界面示意图；

图7为本申请实施例的锁相环芯片及其外围电路电路图示意图；

图8为本申请实施例的串口电路图电路图；

图9为本申请实施例的激励继电器电路图；

图10为本申请实施例的输入信号继电器模块电路图；

图11为本申请实施例的输出信号继电器模块电路图；

图12为本申请实施例的外部接口电路图；

图13为本申请实施例的电平转换单元电路图；

图14为本申请实施例的存储单元电路图；

图15为本申请实施例的复位单元电路图；

图16为本申请实施例的LCD显示单元电路图；

图17为本申请实施例的第一LED电路图；

图18为本申请实施例的第二LED电路图；

图19为本申请实施例的扩展供电单元电路图；

图20为本申请实施例的调试接口电路图；

图21为本申请实施例的程序下载接口电路图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本申请进一步详细说明。

需要说明的是，除非另外定义，本申请实施例使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

为了方便理解，下面对本公开实施例中涉及的名词进行解释：

ADC：Analog to digital converter，模拟数字转换器；

DMA：Direct Memory Access，直接存储器访问；

USART：Universal Synchronous/Asynchronous Receiver/Transmitter，通用同步/异步串行接收/发送器；

PCB：Printed Circuit Board，印刷电路板；

EEPROM：Electrically Erasable Programmable read only memory，带电可擦可编程只读存储器；

LCD：Liquid Crystal Display，液晶显示屏；

LED：Light-emitting diode，发光二极管。

现有的通用中小规模电路应用验证测试系统存在：输入激励波形单一(通常在一定测试周期内只有单一电平)且达不到较高的信号频率，不能同时进行多种类型器件测试(只能单个芯片进行测试)，多路输出信号同时采集时采集精度不高，同一块测试母板所兼容的测试器件的数量较少(不超过10类)，测试流程和操作复杂，购置和测试成本高等。

因此，针对通用中小规模电路的功能与结构特点，所设计的应用验证系统和测试系统要具备：能够兼容不同种类、不同型号、不同逻辑功能的、不同输入输出接口组合的器件，能够准确的进行器件逻辑功能的判断，能够精准高效的采集器件在一定激励下输出的电性能参数(如：VOH、VOL、IOH、IOL、VIH、VIL、IIH、IIL等主要参数)，能够在进行不同器件测试切换时达到便捷、快速、高效的效果，能够产生0～200MHz频率的常见波形(方波、三角波、正弦波、余弦波)的激励信号，能够以较高的采样精度进行数据采集(测试系统所使用的ADC至少是12位的)，能够实现多路输出数据的同时采集(至少需要2～4路ADC)，能够满足同时测量两种不同种类的器件等。

只有达到上述功能特点的测试系统才能基本实现对通用中小规模电路进行应用验证测试和数据采集，这样得到的测试数据和逻辑功能判断结果才具备一定的说服力。

有鉴于此，本申请一个实施例提供了一种通用电路验证测试系统，如图1所示，其中图1中相同数字编号的电路单元或模块表示具有物理连接关系，所述系统包括测试模块10、主控芯片20、信号产生单元30以及继电器单元40；所述测试模块10被配置为向所述主控芯片20发送指令；所述主控芯片20被配置为接收所述指令，所述主控芯片20根据所述指令向所述继电器单元发40送第一开启信号与第二开启信号，以及向所述信号产生单元30发送选择信号；所述信号产生单元30被配置为接收所述选择信号，并向所述继电器单元40发送输入激励信号；所述继电器单元40包括输入信号继电器模块41以及输出信号继电器模块42，所述输入信号继电器模块41被配置为接收所述第一开启信号并执行启动，所述输入信号继电器模块41还被配置为接收所述输入激励信号，所述输入信号继电器模块41将所述输入激励信号转化为输出激励信号，并将所述输出激励信号发送给待测器件50，以使所述待测器件50执行测试并产生测试数据；所述输出信号继电器模块42被配置为接收所述第二开启信号并执行启动，所述输出信号继电器模块42还被配置为接收所述测试数据并将所述测试数据返回给所述主控芯片20；所述主控芯片20还被配置为读取所述测试数据并将所述测试数据返回给所述测试模块10；所述测试模块10还被配置为接收所述测试数据并对所述测试数据进行分析处理。

本申请提供的系统包括测试模块、主控芯片、信号产生单元以及继电器单元，其中，所述测试模块被配置为向主控芯片发送指令以及对测试数据进行分析处理；所述主控芯片被配置为将测试模块发出的指令转换为电信号传递给信号产生单元以及继电器单元，并读取所述测试数据；所述信号产生单元被配置为产生待测器件所需的激励信号，所述激励信号能够满足不同种类的中小规模电路元器件所需的输入激励；所述继电器单元被配置为发送待测器件所需的激励信号，所述继电器单元能够满足不同种类的中小规模电路元器件所需的输入输出接口数量，且能够同时对不同种类的器件进行功能验证、测试和数据采集，本申请提供的系统解决了相关技术中器件功能验证测试时操作复杂，成本较高的问题。

具体实施时，所述主控芯片为STM32F103ZET6芯片，主控芯片及其外围电路共同构成本实施例中的核心控制电路，所述核心控制电路的电路图如图2所示。该主控芯片内部集成了18个通道的12位ADC，其中16个外部通道，2个内部通道，支持单次、连续以及间断模式。本实施例的核心控制电路使用了2路ADC通道进行数据采集(可拓展成4路或更多路)，并且采用直接存储器存取(DMA)的方式进行反复读取两路ADC的数据，这样的好处是ADC在进行数据搬运时不会过多占用主控芯片的资源，以便于主控芯片完成其他功能操作。此两路ADC分别采集两路不同器件的测试数据，二者数据信息互不干扰。除此之外，主控芯片还要完成数据采集与初步处理、协议转换、单个或多组IO口高低电平翻转输出(翻转频率不超过10Hz)、管理与控制其他单元模块的功能。

一种具体的实施例中，如图3所示，本申请提供的系统包括母板、子板、工控机、外部电源以及外部仪表，上述主控芯片、信号产生单元以及继电器单元均设置在母板上，上述待测器件设置在子板上，子板上还包括与待测器件适配使待测器件正常工作的外围电路，外部电源与主控芯片电连接，上述测试模块包括工控机，外部电源同时给母板与子板上的器件供电。所述主控芯片与所述工控机通过RS485通讯电路连接，此部分电路使用的是RS485的半双工模式，只需要两根通信线即可完成数据通信，所述RS485通讯电路如图4所示，所述RS485通讯电路的接口电路如图5所示。所述母板通过连接导线与所述子板相互连接，此连接导线中除了输入输出信号线外，还包含子板的供电电源线，此连接导线除了具有很强抗拉扯能力、不易损坏的特点之外，还具备耐高、低温的能力，正常工作的温度范围是为-60℃至150℃，此温度范围足以覆盖绝大多数器件正常工作的温度范围。所述测试模块具备给母板发送控制指令、接收测试母板采集到的器件的测试数据，对接收到的测试数据进行处理、判断、输出逻辑判定结果的功能，除此之外，测试模块还有查询测试母板地址编号，单次采集子板数据，定时采集子板数据，轮询采集子板数据，按照“HLLH”电平翻转模式给待测器件施加激励信号，导出测试数据等功能，所述测试模块的软件界面如图6所示。由于器件在进行某些功能验证时，需要利用外部的测试仪表，例如：信号发生器、示波器、谱分析仪、网络矢量分析仪等进行辅助测试，因此，还需要将这些外部仪表连接在子板专用的测试接口上，然后抓取器件的测试数据。

在一些实施例中，如图1所示，所述信号产生单元30包括锁相环芯片60以及激励继电器模块，具体实施时，所述激励继电器模块包括多个激励继电器70；所述激励继电器模块被配置为接收所述选择信号；响应于接收到的所述选择信号符合第一预设条件，所述激励继电器模块控制所述信号产生单元30向所述继电器单元发送所述锁相环芯片60产生的输入激励信号；响应于接收到的所述选择信号不符合第一预设条件，所述激励继电器模块控制所述信号产生单元向所述继电器单元发送所述主控芯片20产生的输入激励信号。一种具体的实施例中，所述第一预设条件为输入的信号的电平不低于所述激励继电器的联通阈值电平。

所述锁相环芯片采用Si5351A-B-GT芯片，所述锁相环芯片及其外围电路电路图如图7所示，Si5351A-B-GT芯片能同时生成4路不同频率的激励信号，而且最大生成信号频率能达到200MHz左右，它产生的输入激励信号包括高电平，低电平，正弦波，余弦波，三角波，矩形波等，足够覆盖大多数器件的输入激励需求。锁相环芯片通过导线与主控芯片直接相连，连接接口为串口，所述串口电路图如图8所示，即PA9和PA10，采用的通信协议为USART。

一种具体的实施例中，而针对输入激励源而言，本实施例包含两种输入激励类型，第一种是由主控芯片STM32F103ZET的IO通道产生的高、低电平作为输入激励信号，此处的输入激励信号由IO-2通道产生，此信号只是电平信号，没有频率值，而通过高低电平的翻转设置也只能达到10Hz左右的电平翻转频率，当有更高的信号频率的输入激励信号需求时，通过主控芯片的IO输出的输入激励信号无法满足需求。因此，需要信号产生单元的锁相环芯片来满足高频率的输入激励需求，即第二种输入激励类型。而不同激励信号源的切换通过控制激励继电器的开合来进行控制，所述激励继电器电路图如图9所示，在本实施例中，如图1所示，IO-1是激励继电器的控制接口，当激励继电器的控制接口输入低电平时，激励继电器控制所示信号产生单元向所述继电器单元发送所述主控芯片产生的输入激励信号；当激励继电器的控制接口输入高电平时，激励继电器控制所述信号产生单元向所述继电器单元发送所述锁相环芯片产生的输入激励信号。

在一些实施例中，所述选择信号包括所述输入激励信号的信息，所述输入激励信号的信息为根据所述待测器件所需的激励信号的信息确定的。所述输入激励信号的频率和波形等参数可以通过在测试模块中更改与主控芯片或锁相环芯片相关的代码设定。

在一些实施例中，所述输入信号继电器模块包括多个输入继电器，所述输入继电器与所述待测器件的测试回路一一对应电连接；所述输入继电器被配置为接收所述第一开启信号并执行启动；所述输入继电器还被配置为接收所述输入激励信号并将所述输入激励信号转化为所述输出激励信号，其中，响应于接收到的所述第一开启信号符合第二预设条件，所述输入继电器输出与所述输入激励信号相同的所述输出激励信号；响应于接收到的所述第一开启信号不符合所述第二预设条件，所述输入继电器不输出所述输出激励信号；所述输入继电器还被配置为将所述输出激励信号发送给所述待测器件，并使所述待测器件的测试回路执行测试并产生所述测试数据。所述输入信号继电器模块的电路图如图10所示。一种具体的实施例中，所述第二预设条件为输入的信号的电平不低于所述输入继电器的联通阈值电平。一种具体的实施例中，如图1所示，所述输入信号继电器模块41还包括输入控制接口、输入激励接口以及输入信号接口，所述输入控制接口、所述输入激励接口以及所述输入信号接口均包括多个信号线路，每个所述继电器均与一路所述输入控制接口的信号线路、一路所述输入激励接口的信号线路以及一路所述输入信号接口的信号线路电连接。所述输入控制接口被配置为接收所述第一开启信号；所述输入激励接口被配置为接收所述输入激励信号；所述输入信号接口被配置为将所述输出激励信号发送给所述待测器件，其中，一个所述继电器对应的一路所述输入信号接口的信号线路将所述输出激励信号发送给所述待测器件，并使所述待测器件的一路测试回路执行测试并产生一路测试数据。

具体实施时，输入信号继电器模块共有3排接口，每排接口共计10个过孔，可以连接10路信号线路，每排接口的含义分别是：输入控制接口(此接口用于控制相应的继电器导通还是关断)、输入激励接口(此接口将10路信号线路短接在一起共同接到激励源上)、输入信号接口(此接口用于和待测器件的输入接口经过连接导线直接相连)，作用过程如下：输入控制接口控制相对应的继电器从断开状态转换到联通状态，此时输入激励信号经过输入激励接口和输入信号接口直接作用到待测器件上。继电器导通的个数可以是1个也可是多个，可以根据待测器件的需求进行调整。

在一些实施例中，所述输出信号继电器模块包括多个所述输出继电器，所述输出继电器与所述待测器件的测试回路一一对应电连接；所述输出继电器被配置为接收所述第二开启信号并执行启动；响应于接收到的所述第二开启信号符合所述第二预设条件，所述继电器联通；响应于接收到的所述第二开启信号不符合所述第二预设条件，所述继电器断开；所述输出继电器还被配置为接收所述测试数据并将所述测试数据返回给所述主控芯片。所述输出信号继电器模块的电路图如图11所示。一种具体的实施例中，所述第二预设条件为输入的信号的电平不低于所述输出继电器的联通阈值电平。

一种具体的实施例中，如图1所示，所述输出信号继电器模块42还包括输出控制接口、信号采样接口以及输出信号接口，所述输出控制接口、所述信号采样接口以及所述输出信号接口均包括多个信号线路，每个所述继电器均与一路所述输出控制接口的信号线路、一路所述信号采样接口的信号线路以及一路所述输出信号接口的信号线路电连接；所述输出控制接口被配置为接收所述开启信号；所述输出信号接口被配置为接收所述测试数据，其中，一个所述继电器对应的一路所述输出信号接口的信号线路接收所述待测器件产生的一路测试数据；所述信号采样接口被配置为将所述测试数据返回给所述主控芯片。

具体实施时，上述输入信号接口、上述输出信号接口均通过图12所示的外部接口实现。

具体实施时，输入信号继电器模块共有3排接口，每排接口共计10个过孔，可以连接10路信号线路，每排接口的含义分别是：输出控制接口(此接口用于控制相应的继电器导通还是关断)、信号采样接口(此接口将10个过孔短接在一起共同接到主控芯片的ADC采集通道上，用于接收待测器件的测试数据)、输出信号接口(此接口用于和待测器件的输出接口经过连接导线直接相连)，作用过程如下：输出控制接口控制相对应的继电器从断开状态转换到联通状态，此时待测器件的输出信号经过输出信号接口作用到信号采样接口，然后主控芯片进行数据采集。继电器导通的个数可以是1个也可是多个，可以根据待测器件的需求进行调整。

具体实施时，如图1所示，所述主控芯片、继电器单元、信号产生单元与待测器件之间信号传递的过程如下：核心控制电路的主控芯片20的IO-3接口直接通过PCB走线与继电器单元中的输入控制接口与输出控制接口相连，用于施加相应的高低电平(即开启信号)来控制相应的继电器联通还是断开，其中，IO-3共有4组IO接口，分别为IO3-1、IO3-2、IO3-3以及IO3-4接口，继电器单元共有两组(一个输入信号继电器模块和一个输出信号继电器模块构成一组继电器单元，图1中共有两组继电器单元，连接同一个外部接口的输入信号继电器模块与输出信号继电器模块为同一组继电器单元，本实施例中设图1上半部分的继电器单元为第1组继电器单元)的情况下，IO3-1控制第1组继电器单元的输入信号继电器模块41，IO3-2控制第1组继电器单元的输出信号继电器模块42，IO3-3控制第2组继电器单元的输入信号继电器模块41，IO3-4控制第2组继电器单元的输出信号继电器模块42。第1组输入信号继电器模块41的输入激励接口接到连接到激励继电器70的接口“1”，输入激励接口的10个过孔通过导线连在一起，而第1组输入信号继电器模块41的输入信号接口通过母板上的外部接口80直接与待测器件的输入信号接口相连。第1组输出信号继电器模块42的信号采样接口连接到主控芯片的ADC-1接口的接口“2”，信号采样接口的10个过孔通过导线连在一起，而第1组输出信号继电器模块42的输出信号接口通过母板上的外部接口80直接与待测器件的输出信号接口相连。第2组继电器单元的工作原理与第1组相同，在此不再赘述。

由于不同类型的通用中小规模电路的输入输出组合种类繁多，比如：单输入单输出、双输入单输出、四输入单输出、单输入双输出、单输入四输出、双输入双输出、多输入多输出等不同组合，本实施例在实际应用时可以切换不同的继电器接口来实现不同路数的输入输出，进而适配不同类型的器件，实现过程如下：对于单输入单输出的待测器件，继电器的接口数可以匹配器件的接口数，可以直接将待测器件的输入输出接口分别接到对应的接口上进行测试；对于单输入多输出的情况，可以将待测器件的输入接口连接到继电器单元的输入激励接口，其他的多输出接口进行分类然后连接到对应的输出接口上；同理，对于多输入单输出的情况，可以将多输入接口进行分类连接到对应的输入接口上；同理，对于多输入多输出的情况，可以将多输入接口和多输出接口进行分类，然后连接到对应的的输入输出接口上；经过这样的操作，便可以实现不同类型器件的测试。

在一些实施例中，如图1所示，所述系统还包括电平转换单元93，所述电平转换单元93与所述主控芯片20电连接，所述电平转换单元93与外部电源一起被配置为为所述主控芯片20、所述信号产生单元30、所述继电器单元40以及所述待测器件50供电。具体实施时，所述电平转换单元电路图如图13所示。

具体实施时，由于主控芯片正常工作的电压值为3.3V，不同类型的待测器件所需供电电压不同，范围是3.3V至12V，因此设计出12V至5V，5V至3.3V电平转换单元，用于给母板和子板同时进行供电。

在一些实施例中，如图1所示，所述系统还包括存储单元90，所述存储单元90与所述主控芯片20电连接，所述存储单元90被配置为存储所述主控芯片20读取的所述测试数据，并使所述测试数据在电源切断后也不会丢失。具体实施时，所述存储单元90采用EEPROM芯片。具体实施时，所示存储单元电路图如图14所示。

在一些实施例中，如图1所示，所述系统还包括复位单元92，所述复位单元92与所述主控芯片20电连接，所述复位单元92被配置为对所述主控芯片20进行复位。具体实施时，复位单元92用于程序出错或下载程序之后进行复位，使得代码能够正常运行。具体实施时，所示复位单元电路图如图15所示。

在一些实施例中，如图1所示，所述系统还包括LCD显示单元91，所述LCD显示单元91与所述主控芯片20电连接，所述LCD显示单元91被配置为显示所述主控芯片20读取的所述测试数据。具体实施时，所示LCD显示单元电路图如图16所示。

一种具体的实施例中，所述系统还包括用于提示外部入侵的第一LED，当系统内有外来入侵信号时，第一LED发光，其电路图如图17所示。所述系统还包括用于提示系统正常工作的第二LED，当系统正常工作时，所述第二LED按照指定频率进行闪烁，其电路图如图18所示。

一种具体的实施例中，所述系统还包括扩展供电单元，所述扩展供电单元被配置为当上述外部电源无法满足系统使用需求时，对系统进行额外供电，其电路图如图19所示。

一种具体的实施例中，所述系统还包括调试接口，被配置为对所述主控芯片进行调试，其电路图如图20所示。

一种具体的实施例中，所述系统还包括程序下载接口，被配置为下载程序和与其他设备通信，其电路图如图21所示。

为了更好的体现本发明的技术效果，下面提供一种更为具体的实施例A。

整个测试系统运行前，首先，根据待测器件的类型将待测器件的输入输出接口进行分类，分别连接到对应的外部接口上，然后通过导线连接上子板。接着，在工控机中测试模块的如图6所示的软件界面中对信息进行配置：选择对应串口号COMX(“X”表示串口编号)，波特率为9600，停止位为1，数据位为8，然后设置好输入激励信号的参数，以主控芯片产生输入激励信号为例，测试模块的电平翻转设计模式为“H L L H”即“高电平低电平高电平低电平”，设置好电平翻转时间，这样一旦系统开始运行时，电平就会按照设定时间间隔进行变化。接着，在轮询采集框中输入起始控制码，截至控制码，轮询时间。然后，点击“无限”按钮进行测试，这时测试系统就会按照控制码递增的形式进行串行测试，然后，按照待测器件的使用手册设置VIH(输入高电平)、VIL(输入低电平)、VOH(输出高电平)、VOL(输出低电平)、IOH(输出高电平电流)、IOL(输出低电平电流)等关键电学参数的阈值大小。对于输入输出接口的数量与继电器接口数量相匹配的待测器件，可实现对同一芯片的2组输出实现并行测试，原理是：同时给不同组的输入施加输入激励信号，然后同时对输出接口进行数据采集，这时不会同时对两类不同待测器件进行测试，只会对一种待测器件的不同输出接口实现并行测试。同理，单次采集、定时采集只是轮询采集的单步执行和长时执行模式，测试原理和机制与轮询采集一致。

当测试开始后，一旦有数据上传至测试模块后，数据会被软件进行处理，按照指定的数据解码协议(MODBUS协议)进行解码，然后将测试数据显示出来，由于设定了关键参数的阈值，如果采集的数据在阈值范围之内，则会出现“PASS”标志，反之，如果测试数据没有达到阈值，则会出现“FAIL”标志，进行完成对器件逻辑功能的判断，比如：对于一个“与”门而言，如果两个输入都是高电平，则输出也是高电平，这时测试的数据在VOH的阈值范围内，那么将输出“PASS”的标志，反之，出现“FAIL”标志。与此同理，其他参数的测试也是同样的判断机制和处理模式。因此，本申请实施例提供的通用电路验证测试系统可以很好的完成待测器件的功能验证，并且还能精准的采集待测器件返回的数据，测试精度能达到小数点后4位。并且所有的测试数据还能实时显示波形，用于分析测试数据的整个测试周期内的数据波动情况，这更有利于对器件性能进行分析，而所有的测试数据都能以专业的格式生成EXCEL表格进行导出。

为了描述的方便，描述以上系统时以功能分为各种模块分别描述。当然，在实施本申请时可以把各模块的功能在同一个或多个软件和/或硬件中实现。

基于同一发明构思，与上述任意实施例系统相对应的，本申请还提供了一种通用电路验证测试方法，包括：

S101、所述测试模块向所述主控芯片发送指令。

S102、所述主控芯片接收所述指令，所述主控芯片根据所述指令向所述继电器单元发送第一开启信号与第二开启信号，并向所述信号产生单元发送选择信号。

S103、所述信号产生单元接收所述选择信号，并向所述继电器单元发送输入激励信号。

S104、所述继电器单元包括输入信号继电器模块以及输出信号继电器模块，所述输入信号继电器模块接收所述第一开启信号并执行启动，所述输入信号继电器模块接收所述输入激励信号，所述输入信号继电器模块将所述输入激励信号转化为输出激励信号，并将所述输出激励信号发送给待测器件，以使所述待测器件执行测试并产生测试数据。

S105、所述输出信号继电器模块接收所述第二开启信号并执行启动，所述输出信号继电器模块接收所述测试数据并将所述测试数据返回给所述主控芯片。

S106、所述主控芯片读取所述测试数据并将所述测试数据返回给所述测试模块。

S107、所述测试模块接收所述测试数据并对所述测试数据进行分析处理。

本实施例提供的方法包括：所述测试模块向主控芯片发送指令以及对测试数据进行分析处理；所述主控芯片将测试模块发出的指令转换为电信号传递给信号产生单元以及继电器单元，并读取所述测试数据；所述信号产生单元产生待测器件所需的激励信号，所述激励信号能够满足不同种类的中小规模电路元器件所需的输入激励；所述继电器单元发送待测器件所需的激励信号，所述继电器单元能够满足不同种类的中小规模电路元器件所需的输入输出接口数量，且能够同时对不同种类的器件进行功能验证、测试和数据采集，本申请提供的方法解决了相关技术中器件功能验证测试时操作复杂，成本较高的问题。

一些实施例中，S103、所述信号产生单元接收所述选择信号，并向所述继电器单元发送输入激励信号包括：

S1031、所述激励继电器模块接收所述选择信号。

S1032、响应于接收到的所述选择信号符合第一预设条件，所述激励继电器模块控制所述信号产生单元向所述继电器单元发送所述锁相环芯片产生的输入激励信号；响应于接收到的所述选择信号不符合第一预设条件，所述激励继电器模块控制所述信号产生单元向所述继电器单元发送所述主控芯片产生的输入激励信号。

一些实施例中，所述选择信号包括所述输入激励信号的信息，所述输入激励信号的信息为根据所述待测器件所需的激励信号的信息确定的。

一些实施例中，所述输入信号继电器模块包括多个输入继电器，所述输入继电器与所述待测器件的测试回路一一对应电连接，S104包括；

S1041、所述输入继电器接收所述第一开启信号并执行启动。

S1042、所述输入继电器接收所述输入激励信号并将所述输入激励信号转化为所述输出激励信号，其中，响应于接收到的所述第一开启信号符合第二预设条件，所述输入继电器输出所述输入激励信号相同的所述输出激励信号；响应于接收到的所述第一开启信号不符合所述第二预设条件，所述输入继电器不输出所述输出激励信号。

S1043、所述输入继电器将所述输出激励信号发送给所述待测器件，并使所述待测器件的测试回路执行测试并产生所述测试数据。

一些实施例中，所述输出信号继电器模块包括多个所述输出继电器，所述输出继电器与所述待测器件的测试回路一一对应电连接，所述S105包括：

S1051、所述输出继电器接收所述第二开启信号并执行启动；响应于接收到的所述第二开启信号符合所述第二预设条件，所述继电器联通；响应于接收到的所述第二开启信号不符合所述第二预设条件，所述继电器断开。

S1052、所述输出继电器接收所述测试数据并将所述测试数据返回给所述主控芯片。

一些实施例中，所述通用电路验证测试方法还包括外部电源以及电平转换单元为所述主控芯片、所述信号产生单元、所述继电器单元以及所述待测器件供电。

一些实施例中，所述通用电路验证测试方法还包括存储单元存储所述主控芯片读取的所述测试数据，并使所述测试数据在电源切断后也不会丢失。

一些实施例中，所述通用电路验证测试方法还包括复位单元对所述主控芯片进行复位。

一些实施例中，所述通用电路验证测试方法还包括LCD显示单元显示所述主控芯片读取的所述测试数据。

上述实施例的方法用于实现前述任一实施例中相应的通用电路验证测试系统，并且具有相应的方法实施例的有益效果，在此不再赘述。

需要说明的是，本申请实施例的方法可以由单个设备执行，例如一台计算机或服务器等。本实施例的方法也可以应用于分布式场景下，由多台设备相互配合来完成。在这种分布式场景的情况下，这多台设备中的一台设备可以只执行本申请实施例的方法中的某一个或多个步骤，这多台设备相互之间会进行交互以完成所述的方法。

需要说明的是，上述对本申请的一些实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于上述实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本申请的范围(包括权利要求)被限于这些例子；在本申请的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本申请实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。

另外，为简化说明和讨论，并且为了不会使本申请实施例难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本申请实施例难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本申请实施例的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本申请的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本申请实施例。因此，这些描述应被认为是说明性的而不是限制性的。

尽管已经结合了本申请的具体实施例对本申请进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。

本申请实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本申请实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种通用电路验证测试系统，其特征在于，包括测试模块、主控芯片、信号产生单元以及继电器单元；

所述测试模块被配置为向所述主控芯片发送指令；

所述主控芯片被配置为接收所述指令，所述主控芯片根据所述指令向所述继电器单元发送第一开启信号与第二开启信号，以及向所述信号产生单元发送选择信号；

所述信号产生单元被配置为接收所述选择信号，并向所述继电器单元发送输入激励信号；

所述继电器单元包括输入信号继电器模块以及输出信号继电器模块，所述输入信号继电器模块被配置为接收所述第一开启信号并执行启动，所述输入信号继电器模块还被配置为接收所述输入激励信号，所述输入信号继电器模块将所述输入激励信号转化为输出激励信号，并将所述输出激励信号发送给待测器件，以使所述待测器件执行测试并产生测试数据；

所述输出信号继电器模块被配置为接收所述第二开启信号并执行启动，所述输出信号继电器模块还被配置为接收所述测试数据并将所述测试数据返回给所述主控芯片；

所述主控芯片还被配置为读取所述测试数据并将所述测试数据返回给所述测试模块；

所述测试模块还被配置为接收所述测试数据并对所述测试数据进行分析处理。

2.根据权利要求1所述的通用电路验证测试系统，其特征在于，所述信号产生单元包括锁相环芯片以及激励继电器模块；

所述激励继电器模块被配置为接收所述选择信号；

响应于接收到的所述选择信号符合第一预设条件，所述激励继电器模块控制所述信号产生单元向所述继电器单元发送所述锁相环芯片产生的输入激励信号；响应于接收到的所述选择信号不符合第一预设条件，所述激励继电器模块控制所述信号产生单元向所述继电器单元发送所述主控芯片产生的输入激励信号。

3.根据权利要求2所述的通用电路验证测试系统，其特征在于，所述选择信号包括所述输入激励信号的信息，所述输入激励信号的信息为根据所述待测器件所需的激励信号的信息确定的。

4.根据权利要求1所述的通用电路验证测试系统，其特征在于，所述输入信号继电器模块包括多个输入继电器，所述输入继电器与所述待测器件的测试回路一一对应电连接；

所述输入继电器被配置为接收所述第一开启信号并执行启动；

所述输入继电器还被配置为接收所述输入激励信号并将所述输入激励信号转化为所述输出激励信号，其中，响应于接收到的所述第一开启信号符合第二预设条件，所述输入继电器输出所述输入激励信号相同的所述输出激励信号；响应于接收到的所述第一开启信号不符合所述第二预设条件，所述输入继电器不输出所述输出激励信号；

所述输入继电器还被配置为将所述输出激励信号发送给所述待测器件，并使所述待测器件的测试回路执行测试并产生所述测试数据。

5.根据权利要求4所述的通用电路验证测试系统，其特征在于，所述输出信号继电器模块包括多个所述输出继电器，所述输出继电器与所述待测器件的测试回路一一对应电连接；

所述输出继电器被配置为接收所述第二开启信号并执行启动；响应于接收到的所述第二开启信号符合所述第二预设条件，所述继电器联通；响应于接收到的所述第二开启信号不符合所述第二预设条件，所述继电器断开；

所述输出继电器还被配置为接收所述测试数据并将所述测试数据返回给所述主控芯片。

6.根据权利要求1所述的通用电路验证测试系统，其特征在于，还包括电平转换单元，所述电平转换单元与所述主控芯片电连接，所述电平转换单元与外部电源一起被配置为为所述主控芯片、所述信号产生单元、所述继电器单元以及所述待测器件供电。

7.根据权利要求1所述的通用电路验证测试系统，其特征在于，还包括存储单元，所述存储单元与所述主控芯片电连接，所述存储单元被配置为存储所述主控芯片读取的所述测试数据。

8.根据权利要求1所述的通用电路验证测试系统，其特征在于，还包括复位单元，所述复位单元与所述主控芯片电连接，所述复位单元被配置为对所述主控芯片进行复位。

9.根据权利要求1所述的通用电路验证测试系统，其特征在于，还包括LCD显示单元，所述LCD显示单元与所述主控芯片电连接，所述LCD显示单元被配置为显示所述主控芯片读取的所述测试数据。

10.根据权利要求1所述的系统执行的通用电路验证测试方法，其特征在于，包括：

所述测试模块向所述主控芯片发送指令；

所述主控芯片接收所述指令，所述主控芯片根据所述指令向所述继电器单元发送第一开启信号与第二开启信号，并向所述信号产生单元发送选择信号；

所述信号产生单元接收所述选择信号，并向所述继电器单元发送输入激励信号；

所述继电器单元包括输入信号继电器模块以及输出信号继电器模块，所述输入信号继电器模块接收所述第一开启信号并执行启动，所述输入信号继电器模块接收所述输入激励信号，所述输入信号继电器模块将所述输入激励信号转化为输出激励信号，并将所述输出激励信号发送给待测器件，以使所述待测器件执行测试并产生测试数据；

所述输出信号继电器模块接收所述第二开启信号并执行启动，所述输出信号继电器模块接收所述测试数据并将所述测试数据返回给所述主控芯片；

所述主控芯片读取所述测试数据并将所述测试数据返回给所述测试模块；

所述测试模块接收所述测试数据并对所述测试数据进行分析处理。

Images