CN102540060A - 一种数字集成电路芯片测试系统 - Google Patents

Abstract

本发明提供一种基于测试向量的测试系统，实现对数字集成电路的功能测试，功能测试主要测试芯片在一定时序下的逻辑功能，其基本原理是借助于测试向量，对芯片施加激励，观察其响应是否和设想的一致。功能测试可以覆盖极高比例逻辑电路的失效模型。该调试技术支持单步测试系统包括两大部分：运行于PC机的测试向量文件转换软件和数字集成电路芯片测试机组成。数字集成电路芯片测试机由CPU+FPGA的架构组成，CPU负责pattern文件存储、转换，测试过程控制、与主机通信等功能。pattern控制的逻辑电路由一块FPGA实现，FPGA完成波形产生、Pattern RAM的控制和采样控制，同时控制驱动器及比较器以实现对被测对象的测试控制。

Description

一种数字集成电路芯片测试系统

技术领域

本发明涉及小型数字集成电路芯片的测试系统及其测试方法。

背景技术

功能测试主要测试芯片在一定时序下的逻辑功能，其基本原则是借助于向量，对芯片施加激励，观察其响应是否和设想的一致.功能测试可以覆盖极高比例逻辑电路的失效模型。不管数字集成电路功能多么复杂，工作条件多么复杂，都可以将其看作一个二值逻辑器件。因此现在大多数测试方法，不管是故障定位还是功能测试，都需要测试向量的输入，而数字集成电路测试系统实际上就是一个用于向量产生、测试向量激励给被测对象、测试结果比较的平台。

所谓测试向量，就是一串连续的“0”和“1”组成的数字序列。向量通常是由HDL或RTL行为模型模拟得到的一个文件，其中既包含激励也包含电路响应。在测试数字IC之前，通过对测试要求和芯片功能的分析，利用测试向量编程器预先写好测试所需向量(pattern)，定义好向量的时序要求，并将其下载到测试系统的存储器中，然后启动测试系统的控制模块。控制模块按照事先写好测试程序语句，按一定顺序将测试向量从存储器中读出并送到向量调制模块。向量调制模块对向量序列进行波形调制和电压调制，最后送出与待测IC(DUT)工作电压匹配的波形序列。同时测试系统还监测DUT的输出波形，通过向量调制模块将其转换成与测试系统工作电平匹配的数字信号，测试系统将回送的数字信号与预先设定的向量进行比较，并将比较结果存储。

目前大部分的集成电路测试系统，功能复杂，测试操作繁琐，需要学习专门的技术知识才能进行相关的测试操作，且不容易理解其测试方法及过程。另外高昂的测试成本对于一些中小型数字芯片的测试来说也是浪费的。

发明内容

本发明主要目的在于提供一种中小型数字集成电路测试系统，所述的这种系统具有使用操作简单，成本低廉，维护方便的数字集成电路芯片功能测试的测试系统。

本发明的这种小型数字集成电路功能测试的测试系统由一个上位测试服务机和数字集成电路芯片测试机组成。其中上位测试服务机主要执行测试向量文件转换软件，并同时作为数字集成电路芯片测试机的终端。所述的集成电路芯片测试机基于高性能低功耗CPU处理器及强大的信号处理器FPGA来实现完成。

进一步的，所述的上位测试服务机中配置有RS232、USB、RJ45以太网等接口，所述的CPU控制模块板通过RS232、USB、RJ45以太网接口中的一种与上位测试服务机连接。

进一步的，所述的CPU控制模块板除设计有与上位测试服务机的RS232、USB、RJ45以太网接口等连接器，同时还设计有与FPGA信号处理总线模块板连接器，还设计有用于测试过程控制的CPU微处理器，用于数据程序存储与程序运行的存储设备。除此，为了适应可扩展四个测试通道板(最大48测试通道)的要求，需要提升CPU微处理器对测试通道连接总线的驱动能力，因此CPU控制模块板还设计有用于提升总线驱动能力的总线驱动器。

所述的集成电路芯片测试机，其FPGA信号处理总线模块板上FPGA模块是测试信号及波形产生的主要器件。

进一步的，所述的集成电路芯片测试机，其FPGA信号处理总线模块板上设计有一组用于与CPU控制模块板连接的连接器；用于与测试通道模块板连接的连接器。

进一步的，所述的集成电路芯片测试机，其FPGA信号处理总线模块板上还设计有用于系统电源过压过流的保护电路，除此，用于集成电路芯片测试的测试波形发生及控制模块FPGA，也是整个集成电路芯片测试机的核心部分。

所述的集成电路芯片测试机由一个AC-DC整机型开关电源、一个FPGA信号处理总线模块板、一个CPU控制模块板和测试通道模块板构成。其中，所述AC-DC整机型开关电源将外部交流电转换成给系统供电的直流电源，并通过FPGA信号处理总线模块板上的电源连接件给整个测试机供电。

本发明具体测试过程如下：

测试文件：

向量文件编写好之后，须经过上位机的格式转化软件生成硬件能识别的下载文件，称之为测试文件。

数字IC的功能测试：

通过测试文件产生测试信号的逻辑，通过测试通道设置规定测试信号频率、电平、处置、波形模式、脉宽等其他波形控制要素，测试向量和测试通道功能设置相结合，生成测试信号。

结果比对：

用于测试波形生成的测试文件存储于存储器1中，而对于测试过程中检测的结果文件存储于存储器2中，存储器1中的测试文件包含着测试期望结果，因此通过算法对存储器1的测试文件和存储器2中的结果文件进行比对即可分析出测试结果。

本发明的工作原理是：本发明将测试集成电路所需的全部资源整合起来，集成在一台设备内。通过功能强大的测试管理软件来管理这些资源。提供方便灵活的人家交互界面，在测试管理软件的控制下，用户可进行测试通道的分配和使用，集中测试通道参数的设置与查看，实现集成电路的功能测试，并还能够使用其本身自己的系统检测程序对测试通道、测试文件存储RAM进行检测。本发明采用自定义的数据总线，各个功能模块板采用各自的电气和机械接口，不同的模块板可以在总线槽上插放，CPU控制模块板只能插放到CPU控制模块板插槽内，测试通道模块板可以在四个测试通道插槽内内人插放，CPU控制模块板与测试通道模块板不能混插。本发明采用简单方便单一的待测集成电路接口，用户只需简单的连接线(测试机自提供)就可将测试机与用户待测集成电路接口装置相连接。降低系统的运行成本，提高了信号的稳定性，提高机台的平均无故障时间。同时减少了设备的维护费用，获得更低的测试成本，和快捷方便的测试实施。

附图说明

图1系统功能框图

图2系统结构框图

图3CPU控制模块板框图

图4信号处理模块板框图

图5信号处理模块结构图

图6测试通道板模块框图

具体实施方式

本发明的目的之一就是在提供一种成本低廉操作方便的自动化小型数字集成电路整机测试系统装置及其方法，实现对小型数字集成电路的功能测试，。

测试系统由一个上位测试服务机和数字集成电路芯片测试机组成，上位测试服务机执行测试向量文件转换软件，并同时作为数字集成电路芯片测试机的终端；数字集成电路芯片测试机基于CPU处理器及信号处理器FPGA来实现，由AC-DC整机型开关电源、FPGA信号处理总线模块、CPU控制模块和测试通道模块构成；其中：

上位测试服务机中配置有接口，数字集成电路芯片测试机通过接口与上位测试服务机连接；

AC-DC整机型开关电源将测试系统外部交流电转换成给测试系统供电的直流电源，并通过FPGA信号处理总线模块给整个测试系统供电；

CPU控制模块板通过连接器与上位测试服务机以及与FPGA信号处理总线模块进行连接，包括测试过程控制的CPU微处理器，用于数据程序存储与程序运行的存储单元，用于提升总线驱动能力的总线驱动器；

FPGA信号处理总线模块通过连接器与CPU控制模块以及测试通道模块连接，包括用于系统电源过压过流的保护电路以及用于集成电路芯片测试的测试波形发生及控制模块FPGA，FPGA信号处理总线模块通过测试向量产生测试激励信号并对测试返回进行采样、存储；所述的测试通道模块对被测芯片IO和被测芯片IO返回结果进行比较；

该测试系统的具体步骤如下：

(1)向量文件编写好之后，上位测试服务机执行测试向量文件转换软件，将向量文件转化成用于数字集成电路芯片测试机的测试文件，并将转化好的测试文件传输至数字集成电路芯片测试机的存储单元中；

(2)连接好被测芯片，通过上位测试服务机进行测试通道参数设置，通过测试文件产生测试信号的逻辑，通过测试通道模块设置测试信号的波形控制要素；

(3)启动测试系统的CPU控制模块，CPU控制模块按一定顺序将测试文件从存储器中读出并送到FPGA信号处理总线模块，FPGA信号处理总线模块对测试文件序列进行调制，送出与待测芯片工作电压匹配的波形序列；

(4)测试执行完成后，将测试结果保存在数字集成电路芯片测试机的存储单元中，将测试文件和测试结果进行比对，生成比对结果信息；

(5)结束一个完整测试操作。

如图1所示，本发明的小型数字集成电路测试系统，由一个上位测试服务机、一个数字集成电路芯片测试机、待测集成电路接口装置构成。其中上位测试服务机运行测试服务软件(测试文件格式生成软件)，同时该测试服务机安装有终端软件(RS232接口、RJ45接口、USB接口)，终端软件是和集成电路测试机进行交互的人机交互界面软件。上位测试服务机通过RS232、RJ45、USB三个接口中的任意一个接口和集成电路测试机进行连接，如图2所示。

整个集成电路测试机由四部分模块组成：电源模块、CPU控制模块、信号处理模块、测试通道模块。

CPU控制模块单独放置在一块电路板上，其框图如图3所示，称之为CPU控制模块板；测试通道模块也单独放置在一块电路板上，称之为测试通道模块板；

系统电源模块和FPGA信号处理模块放置在同一个电路板上，称之为信号处理模块板，又称为系统总线连接板，其框图如图4所示。

CPU控制模块板提供几种基本的外部通讯接口，RS232、USB和以太网，便于多种方式和上位测试服务机连接和进行通讯。USB和以太网为预留，CPU控制模块板采用RS232与上位测试服务机进行通讯和数据传输。

数字集成电路测试系统总共设计具有48个测试通道，这48个通道将分散到4块扩展测试通道模块板上，每个测试通道模块板具有12个测试通道(全部为双向I/O功能)。

整个系统采用模块化及分布集成式的设计方式，信号处理模块板是整个系统集成的桥梁，CPU控制模块板和多个扩展测试通道模块板都是通过信号处理模块板集成在系统上的。信号处理模块板和测试通道板以及CPU控制模块板之间通过连接器。信号处理模块板的结构图如图5所示，图5中1、2、3、4、5为连接器，1是CPU控制模块板连接用，2、3、4、5是测试通道模块板连接用。图5中6、7分别为测试文件和结果文件存储模块存储器1和存储器2。图5中8为FPGA处理器。图5中9为系统电源模块。

接口信号定义

信号处理模块板和CPU控制模块板及测试通道模块板相连接的接口因为所实现和完成的功能不同，所以定义有不同的接口信号。信号处理模块板和CPU控制模块板之间的接口信号称之为CPU BUS总线信号，信号处理模块板和测试通道模块板之间的接口信号称之为TestChannel BUS接口信号。

CPU BUS接口信号定义：

CPU BUS总线信号包括CPU存储外设总线，读写控制、测试过程控制信号和电源。CPU存储总线信号包括32位数据信号、26位地址信号，读写控制信号，4个片选使能信号，测试过程控制信号包括测试FPGA信号处理模块板给CPU控制模块板的测试过程结束信号TE和CPU控制模块板给FPGA信号处理模块板的测试过程开始信号TS，其他信号还有复位信号和I/O信号，I/O信号为预留备用。

I：输入；O：输出；(相对于CPU控制模块板而言)

Test Channel BUS总线信号是FPGA信号处理模块和测试通道之间通讯的接口信号，包括DA读写控制信号、DA数据和地址信号、测试通道相关信号和电源。DA相关信号包括位数据信号、地址信号、读写控制信号和片选使能信号；测试通道相关信号包括比较器高低门限，驱动器高低电平，驱动器使能信号，驱动器输入，比较器输出信号；其他还包括复位信号，I/O信号，I/O信号为预留备用。

I：输入；O：输出；(相对于测试通道模块板而言)

接插件管脚及信号分配

为了实现模块化及分布集成式的设计方式，总线板是连接系统各个模块板之间的桥梁，因此CPU BUS和Test Channel BUS的连接性能和电气特性决定了集成系统的可靠性和稳定性。

系统电源

鉴于系统内大部分元件的工作电压都是标准CMOS电平，因此在系统总线上定义出的电源是经过降压后所得，相关降压及相应电源保护(电源模块)都设计在信号处理模块板上，如图5中的虚线框8内的整个部分为相关系统电源。

为了对整个系统进行有效的系统保护，特别是系统电源的保护是必不可少的，系统电源的稳定性和可靠性是系统正常工作的有效保障。因此系统电源的过压过流保护、ESD，浪涌保护是在系统设计过程中是要考虑的。。

CPU控制模块

CPU控制模块板设计有存储模块(SDRAM和FLASH)，以太网接口，RS232接口，USB主从接口，总线控制模块，系统复位，JTAG接口，电源等。整个CPU控制模块板的结构框图如图3所示。

Flash和SDRAM主要用作系统应用程序的运行和存储，RS232用作与PC机通讯，以太网和USB预留，便于以后的扩展。JTAG是硬件调试和程序下载接口，电源模块提供CPU控制模块板所需的电源。总线驱动模块为应对多扩展的功能而提升了总线的驱动能力。

FPGA信号处理模块

FPGA信号处理模块实现

测试系统大部分逻辑功能在FPGA内完成，各模块简单介绍如下：

1)时钟倍频模块PLL

将晶振输入的信号倍频，作为测试系统的最小时间单位。输出时钟作为系统时钟；将晶振输入的信号倍频后输出给外部Psram，作为存储器的同步读写时钟。

2)特殊功能寄存器模块SFR

存储设置参数。包括48个通道对应的TE1、TE2、TB参数，测试周期TESTRATE，波形格式。

3)特殊寄存器地址译码模块SfrDec

对CPU进行地址译码，初始化SFR寄存器的值。

4)存储器接口

与外部Psram的通信接口

5)接口模块Interface

控制Psram的访问权限，防止CPU与FPGA同时对RAM进行操作。对测试通道板上的DA进行片选的译码。

6)波形生成与数据采集

根据SFR中的数据，与RAM中存储的Pattern数据，产生相应的波形输出，并对输入进行采样，存入存储器2中。

存储器中数据存储定义

存储器1中用于存储基本测试文件数据块。32位数据分别对应了波形格式、TE1、TE2、TB、测试周期以及48个测试通道的数据信息。注：这里的“输入”、“输出”是相对于测试平台的输入、输出。

存储器2用于存储DUT返回的数据，也就是测试结果数据。：

测试通道模块设计

测试通道模块是测试系统和被测单元相连的部分。基于系统总体的设计方案，单独的测试通道板将设计有12个测试通道，每个测试通道包括驱动器和窗口比较器，除此通道板上还设计有用于驱动器和窗口比较器高低门限的DA转换器。为了防止在测试使用的时候，外部静电通过测试管脚对系统的破坏，测试管脚都将设计有ESD保护。除此，为了满足被测IC的宽电压要求，在测试通道板上设计有标准电源电压同时还设计有两个可调电源。整个测试通道板的系统框图如图6所示。

测试文件生成软件

目前测试文件生成软件功能是将VEC格式的pattern文件(patternfiles.vec)，根据输入/输出管脚的信息，转换成可写入存储器的数据文件。

在软件上可以设置的信息包括：IO对应的TE1、TE2、TB时间参数与波形格式；测试周期TestRATE。

在转换过程中需要识别每行Pattern对应IO所处于的输入输出状态，0、1为输出，H、L为输入。若在Pattern中出现X，则在认为IO处于输入状态、值为0。如果在该行Pattern结尾处出现RPT X(X为任意值)，则需要将Repeat次数转换为二进制数存入Ram中相应位置。

Claims (3)

1.一种用于数字集成电路芯片测试系统，其特征在于测试系统由一个上位测试服务机和数字集成电路芯片测试机组成，上位测试服务机执行测试向量文件转换软件，并同时作为数字集成电路芯片测试机的终端；数字集成电路芯片测试机基于CPU处理器及信号处理器FPGA来实现，由AC-DC整机型开关电源、FPGA信号处理总线模块、CPU控制模块和测试通道模块构成；其中：

所述的上位测试服务机中配置有接口，数字集成电路芯片测试机通过接口与上位测试服务机连接；

所述AC-DC整机型开关电源将测试系统外部交流电转换成给测试系统供电的直流电源，并通过FPGA信号处理总线模块给整个测试系统供电；

所述的CPU控制模块板通过连接器与上位测试服务机以及与FPGA信号处理总线模块进行连接，包括测试过程控制的CPU微处理器，用于数据程序存储与程序运行的存储单元，用于提升总线驱动能力的总线驱动器；

所述的FPGA信号处理总线模块通过连接器与CPU控制模块以及测试通道模块连接，包括用于系统电源过压过流的保护电路以及用于集成电路芯片测试的测试波形发生及控制模块FPGA，FPGA信号处理总线模块通过测试向量产生测试激励信号并对测试返回进行采样、存储；所述的测试通道模块对被测芯片IO和被测芯片IO返回结果进行比较；

该测试系统的具体步骤如下：

(1)向量文件编写好之后，上位测试服务机执行测试向量文件转换软件，将向量文件转化成用于数字集成电路芯片测试机的测试文件，并将转化好的测试文件传输至数字集成电路芯片测试机的存储单元中；

(2)连接好被测芯片，通过上位测试服务机进行测试通道参数设置，通过测试文件产生测试信号的逻辑，通过测试通道模块设置测试信号的波形控制要素；

(3)启动测试系统的CPU控制模块，CPU控制模块按一定顺序将测试文件从存储器中读出并送到FPGA信号处理总线模块，FPGA信号处理总线模块对测试文件序列进行调制，送出与待测芯片工作电压匹配的波形序列；

(4)测试执行完成后，将测试结果保存在数字集成电路芯片测试机的存储单元中，将测试文件和测试结果进行比对，生成比对结果信息；

(5)结束一个完整测试操作。

2.如权利要求1所述的一种小型数字集成电路芯片测试系统，其特征在于该系统的测试通道具有可扩展性，一个数字集成电路芯片测试机最多能扩展4块测试通道板48个测试通道。

3.如权利要求1所述的一种用于小型数字集成电路芯片测试系统，其中用于测试的向量文件和测试结果文件存储于单独的存储设备中。

Images