CN112198421A - 扩展ate数字通道数量的方法及装置 - Google Patents
扩展ate数字通道数量的方法及装置 Download PDFInfo
- Publication number
- CN112198421A CN112198421A CN202011378905.4A CN202011378905A CN112198421A CN 112198421 A CN112198421 A CN 112198421A CN 202011378905 A CN202011378905 A CN 202011378905A CN 112198421 A CN112198421 A CN 112198421A
- Authority
- CN
- China
- Prior art keywords
- digital
- test
- tester
- fan
- ate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明揭示了一种扩展ATE数字通道数量的方法及装置。包括:根据产品的测试需要选取需要扇出的信号引脚,由输入信号扇出模块实现测试机的数字通道平行的扇出;根据对测试机的数字通道平行的扇出设计外围硬件电路,由所述测试机控制特定工位是否需要加载驱动信号;根据所述外围硬件电路的设计进行测试程序的开发和调试;以及进行测试验证。本发明能够提升测试效率。
Description
技术领域
本发明涉及半导体测试领域,特别是涉及一种扩展ATE数字通道数量的方法及装置。
背景技术
对于半导体集成电路测试来说,提升测试效率降低测试成本最有效的方法是提高测试的并行工位(site)的数量。工位数量越多同时进行测试的芯片的数量也就越多,进而效率也就越高,测试成本也就越低。
但是在集成电路进行测试的时候我们需要自动化测试设备给芯片的输入施加正确的激励。并且需要对集成电路的输出信号进行采样和判断。无论是施加激励或者进行判断都需要测试机能够独立自主的对芯片的每个信号引脚输入正确的信号。而且,还能对测试中出现缺陷的芯片不继续施加激励。同样这样的需求也适用于数字的芯片。
从测试需求来说业界希望测试的工位数量越多越好。但是,测试机的资源是非常有限的。采用传统的方法一个数字通道直接驱动芯片的一个信号引脚,如实例中产品测试需要:41个数字IO,其中26个为输入数字IO,15个输出数字IO,0个双向数字IO,如果按照传统的测试方案这样的产品在512数字IO的测试机只能做12个工位。但是,这样就会出现测试成本高并且测试效率比较低下的情况。
发明内容
本发明的目的在于,提供一种扩展ATE数字通道数量的方法及装置,提高测试的效率,降低测试成本。
为解决上述技术问题,根据本发明的第一方面,提供一种扩展ATE数字通道数量的方法,包括:
根据产品的测试需要选取需要扇出的信号引脚,由输入信号扇出模块实现测试机的数字通道平行的扇出;
根据对测试机的数字通道平行的扇出设计外围硬件电路,由所述测试机控制特定工位是否需要加载驱动信号;
根据所述外围硬件电路的设计进行测试程序的开发和调试;以及
进行测试验证。
本发明实现一个测试机通道根据需要驱动相同的信号到任一工位进而实现提高测试的并行效率减低单个产品测试成本的目的。
在本发明的一个实施例中,根据产品的测试需要选取需要扇出的信号引脚包括:
根据产品的测试需要确定需要的数字IO数量并将其分成输入数字IO、输出数字IO和双向数字IO。
在本发明的一个实施例中,所述输入信号扇出模块包括模拟开关。
在本发明的一个实施例中,根据对测试机的数字通道平行的扇出设计外围硬件电路,由所述测试机控制特定工位是否需要加载驱动信号的步骤包括:
使用测试机的数字板卡资源作为所述模拟开关的输入,所述模拟开关的输出连接到待测试的产品的输入端,所述测试机的继电器控制资源作为所述模拟开关的输出的控制电路,控制特定工位是否需要加载驱动信号。
在本发明的一个实施例中,根据所述外围硬件电路的设计进行测试程序的开发和调试的步骤包括:
根据上一次结果确定每个工位是否加载驱动并控制所述继电器控制资源;
执行测试项目;
重复执行上述过程直至每个测试项目均已调试正确。
在本发明的一个实施例中,所述进行测试验证包括对测试结果、测试稳定性和测试数据进行验证。
根据本发明的第二方面,提供一种扩展ATE数字通道数量的装置,包括测试机和输入信号扇出模块,所述输入信号扇出模块实现测试机的数字通道进行平行的扇出;所述测试机实现每个工位是否需要提供载驱动信号到待测试的产品。
本发明的装置能够使得测试效率提升,而测试成本降低,结构简单,可控性强,维护简单。
根据本发明的第三方面,提供一种计算机可读存储介质,所述计算机可读存储介质中存储有计算机可执行指令,所述计算机可执行指令被处理器执行时实现如第一方面所述的方法中的步骤。
附图说明
图1为本发明一实施例中扩展ATE数字通道数量的装置的示意图;
图2为本发明一实施例中扩展ATE数字通道数量的方法的流程图;
图3为本发明一实施例中输入信号扇出模块的示意图。
具体实施方式
下面将结合示意图对本发明的扩展ATE数字通道数量的方法及装置进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例1
本实施例1提供一种扩展ATE数字通道数量的装置,下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。如图1所示,所述扩展ATE数字通道数量的装置,包括测试机和输入信号扇出模块,所述输入信号扇出模块实现测试机的数字通道进行平行的扇出;所述测试机实现每个工位是否需要提供载驱动信号到待测试的产品。
由此,本实施例为本发明的扩展ATE数字通道数量的方法提供了结构上的保障。
本发明的装置能够使得测试效率提升,而测试成本降低,结构简单,可控性强,维护简单。
实施例2
本实施例2提供一种扩展ATE数字通道数量的方法,可以是借助于实施例1所提供的扩展ATE数字通道数量的装置,也可以不限于此,下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。如图2所示,所述扩展ATE数字通道数量的方法,包括:
步骤S101,根据产品的测试需要选取需要扇出的信号引脚,由输入信号扇出模块实现测试机的数字通道平行的扇出;
步骤S102,根据对测试机的数字通道平行的扇出设计外围硬件电路,由所述测试机控制特定工位是否需要加载驱动信号;
步骤S103,根据所述外围硬件电路的设计进行测试程序的开发和调试;以及
步骤S104,进行测试验证。
本发明实现一个测试机通道根据需要驱动相同的信号到任一工位进而实现提高测试的并行效率减低单个产品测试成本的目的。
实施例3
本实施例3提供一种扩展ATE数字通道数量的方法,可以是在实施例2的基础上进一步优化或改进,下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。具体的,所述扩展ATE数字通道数量的方法,包括:
在步骤S101中,根据产品的测试需要确定需要的数字IO数量并将其分成输入数字IO、输出数字IO和双向数字IO,如一个实例产品测试需要41个数字IO ,可以细分为26个输入数字IO,15个输出数字IO,0个双向数字IO,选取输入数字IO使用输入信号扇出模块进行对输入信号的扇出。具体的,选取输入数字IO能够将受到测试过程的各种影响降到最低,实现较佳的测试方案。当然,并不是必须选择输入数字IO,例如输出数字IO也是可以的。
所述输入信号扇出模块包括模拟开关,例如,更具体的可以是选用的器件型号为SN74CBT34X245。
在步骤S102中,使用测试机的数字板卡资源作为所述模拟开关的输入,所述模拟开关的输出连接到待测试的产品的输入端,所述测试机的继电器控制资源作为所述模拟开关的输出的控制电路,控制特定工位是否需要加载驱动信号。
在步骤S103中,更具体的,包括如下过程:
步骤S1031,根据上一次结果确定每个工位是否加载驱动并控制所述继电器控制资源;
步骤S1032,执行一个测试项目;
重复执行上述步骤S1031-步骤S1032,直至每个测试项目均已调试正确。
在步骤S104中,所述进行测试验证包括对测试结果、测试稳定性和测试数据进行验证。
进一步的,在测试验证通过后,进行量产。
实施例4
本实施例4展示了本发明一种扩展ATE数字通道数量的装置及方法的具体实例,下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
例如,实例产品测试需要41个数字IO ,可以细分为26个输入数字IO,15个输出数字IO,0个双向数字IO,选择输入数字IO,有26个,则在本实施例中提供32个型号为SN74CBT34X245的模拟开关器件,具体的,为4行8列共32个呈阵列排布的模拟开关器件。
第一行输入端DIN1~DIN8共8个输入IO,第二行输入端DIN9~DIN16共8个输入IO,第三行输入端DIN17~DIN24共8个输入IO,第四行输入端DIN25和DIN26,合计对应26个输入数字IO。
每一列分别有4个控制信号,控制信号来源为测试机的继电器,例如第一列S1~S4的控制信号,第二列S5~S8的控制信号……第八列S29~S32的控制信号。
以第一个模拟开关器件为例,可见输入端DIN1的信号在S1~S4的控制信号的作用下,可以扩展为DIN1-S1,DIN1-S2,DIN1-S3,DIN1-S4四个通道,即输入端DIN1输入的输入数字的IO可以在测试机的控制下,有4个工位进行测试,则对于一行而言,针对8个器件,DIN1的信号就具有了32个工位进行测试。
同理可知,对于输入端DIN2的信号,……输入端DIN26的信号,每个输入IO都可以具有32个工位进行测试。对比现有技术的方法,以512数字IO的测试机为例,针对上述实例产品,可测工位数量为512÷41≈12。而本发明实施例中通过输入信号扇出模块和外围电路的设计,512数字IO的测试机实现32个工位测试完全是可行的。由此,大大提高了测试效率,相应的,有效降低了测试成本。
可以理解的是,模拟开关器件的排布并不限于此,例如,还可以是其他数量,从而可以实现更多工位的测试。
另外,模拟开关器件也并不限于SN74CBT34X245,例如,可以是能够每个器件加载其他数量的控制信号,例如5~10个等,则每个器件的每个输入端的信号可以对应具有一定数量的工位,进一步结合具体器件的数量,实际每个输入IO可以具有更多的工位进行测试。
可见,本发明只需要选取相关的模拟开关器件,无需对测试机具有特殊要求,就能够明显提高测试效率。
实施例5
本实施例5提供一种计算机可读存储介质,其中存储有计算机可执行指令,该计算机可执行指令被处理器执行时实现本申请的各方法实施方式。计算机可读存储介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括但不限于,相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带,磁带磁盘存储或其他磁性存储设备或任何其他非传输介质,可用于存储可以被计算设备访问的信息。
需要说明的是,在本专利的申请文件中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中,如果提到根据某要素执行某行为,则是指至少根据该要素执行该行为的意思,其中包括了两种情况:仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。多个、多次、多种等表达包括2个、2次、2种以及2个以上、2次以上、2种以上。
在一些情况下,在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外,在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中,多任务处理和并行处理也是可以的或者可能是有利的。
Claims (8)
1.一种扩展ATE数字通道数量的方法,其特征在于,包括:
根据产品的测试需要选取需要扇出的信号引脚,由输入信号扇出模块实现测试机的数字通道平行的扇出;
根据对测试机的数字通道平行的扇出设计外围硬件电路,由所述测试机控制特定工位是否需要加载驱动信号;
根据所述外围硬件电路的设计进行测试程序的开发和调试;以及
进行测试验证。
2.根据权利要求1所述的扩展ATE数字通道数量的方法,其特征在于,根据产品的测试需要选取需要扇出的信号引脚包括:
根据产品的测试需要确定需要的数字IO数量并将其分成输入数字IO、输出数字IO和双向数字IO。
3.根据权利要求1所述的扩展ATE数字通道数量的方法,其特征在于,所述输入信号扇出模块包括模拟开关。
4.根据权利要求3所述的扩展ATE数字通道数量的方法,其特征在于,根据对测试机的数字通道平行的扇出设计外围硬件电路,由所述测试机控制特定工位是否需要加载驱动信号的步骤包括:
使用测试机的数字板卡资源作为所述模拟开关的输入,所述模拟开关的输出连接到待测试的产品的输入端,所述测试机的继电器控制资源作为所述模拟开关的输出的控制电路,控制特定工位是否需要加载驱动信号。
5.根据权利要求4所述的扩展ATE数字通道数量的方法,其特征在于,根据所述外围硬件电路的设计进行测试程序的开发和调试的步骤包括:
根据上一次结果确定每个工位是否加载驱动并控制所述继电器控制资源;
执行一个测试项目;
重复执行上述过程直至每个测试项目均已调试正确。
6.根据权利要求4所述的扩展ATE数字通道数量的方法,其特征在于,所述进行测试验证包括对测试结果、测试稳定性和测试数据进行验证。
7.一种扩展ATE数字通道数量的装置,其特征在于,包括测试机和输入信号扇出模块,所述输入信号扇出模块实现测试机的数字通道进行平行的扇出;所述测试机实现每个工位是否需要提供载驱动信号到待测试的产品。
8.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质中存储有计算机可执行指令,所述计算机可执行指令被处理器执行时实现如权利要求1至6中任意一项所述的方法中的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011378905.4A CN112198421A (zh) | 2020-12-01 | 2020-12-01 | 扩展ate数字通道数量的方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011378905.4A CN112198421A (zh) | 2020-12-01 | 2020-12-01 | 扩展ate数字通道数量的方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112198421A true CN112198421A (zh) | 2021-01-08 |
Family
ID=74033711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011378905.4A Pending CN112198421A (zh) | 2020-12-01 | 2020-12-01 | 扩展ate数字通道数量的方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112198421A (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWM395250U (en) * | 2010-08-27 | 2010-12-21 | Keystone Microtech Corp | For test carrier of group than test apparatus improvement |
CN102540060A (zh) * | 2010-12-27 | 2012-07-04 | 北京中电华大电子设计有限责任公司 | 一种数字集成电路芯片测试系统 |
CN103038656A (zh) * | 2010-05-05 | 2013-04-10 | 泰拉丁公司 | 用于半导体装置的并行测试的系统 |
CN103064012A (zh) * | 2012-12-31 | 2013-04-24 | 深圳安博电子有限公司 | 数字类电子表芯片测试仪 |
CN105510763A (zh) * | 2016-02-25 | 2016-04-20 | 珠海全志科技股份有限公司 | 集成电路管脚测试装置 |
CN207502674U (zh) * | 2017-10-17 | 2018-06-15 | 紫光同芯微电子有限公司 | 一种新集成电路测试仪测试扩展通道系统 |
CN207851546U (zh) * | 2017-10-30 | 2018-09-11 | 北京航天万源科技有限公司 | 一种io开关量扩展电路 |
CN109298307A (zh) * | 2018-09-26 | 2019-02-01 | 广西桂芯半导体科技有限公司 | 半导体封装检测系统 |
CN109613417A (zh) * | 2018-12-10 | 2019-04-12 | 大族激光科技产业集团股份有限公司 | 扩展电路及扩展板 |
-
2020
- 2020-12-01 CN CN202011378905.4A patent/CN112198421A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103038656A (zh) * | 2010-05-05 | 2013-04-10 | 泰拉丁公司 | 用于半导体装置的并行测试的系统 |
TWM395250U (en) * | 2010-08-27 | 2010-12-21 | Keystone Microtech Corp | For test carrier of group than test apparatus improvement |
CN102540060A (zh) * | 2010-12-27 | 2012-07-04 | 北京中电华大电子设计有限责任公司 | 一种数字集成电路芯片测试系统 |
CN103064012A (zh) * | 2012-12-31 | 2013-04-24 | 深圳安博电子有限公司 | 数字类电子表芯片测试仪 |
CN105510763A (zh) * | 2016-02-25 | 2016-04-20 | 珠海全志科技股份有限公司 | 集成电路管脚测试装置 |
CN207502674U (zh) * | 2017-10-17 | 2018-06-15 | 紫光同芯微电子有限公司 | 一种新集成电路测试仪测试扩展通道系统 |
CN207851546U (zh) * | 2017-10-30 | 2018-09-11 | 北京航天万源科技有限公司 | 一种io开关量扩展电路 |
CN109298307A (zh) * | 2018-09-26 | 2019-02-01 | 广西桂芯半导体科技有限公司 | 半导体封装检测系统 |
CN109613417A (zh) * | 2018-12-10 | 2019-04-12 | 大族激光科技产业集团股份有限公司 | 扩展电路及扩展板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112331253B (zh) | 一种芯片的测试方法、终端和存储介质 | |
US20110006797A1 (en) | Probe card and test equipment | |
CN104425040A (zh) | 用于测试存储器的方法和系统 | |
US3659088A (en) | Method for indicating memory chip failure modes | |
CN111105839A (zh) | 芯片测试方法、装置、电子设备及计算机可读介质 | |
US11823756B2 (en) | Method and device for testing memory array structure, and storage medium | |
US5991215A (en) | Method for testing a memory chip in multiple passes | |
CN102682853A (zh) | 用于存储器的测试系统及测试方法 | |
US6113646A (en) | Method of selecting layout of integrated circuit probe card | |
US7421629B2 (en) | Semi-conductor component test device, in particular data buffer component with semi-conductor component test device, as well as semi-conductor component test procedure | |
US9257201B2 (en) | Memory testing method and apparatus | |
US7415649B2 (en) | Semi-conductor component test device with shift register, and semi-conductor component test procedure | |
CN112198421A (zh) | 扩展ate数字通道数量的方法及装置 | |
US20140136909A1 (en) | Testing of srams | |
NL2004407C2 (en) | Generic march element based memory built-in self test. | |
CN100570752C (zh) | 存储器测试的方法 | |
CN102609340B (zh) | 测试数据整理系统及方法 | |
Tseng et al. | DABISR: A defect-aware built-in self-repair scheme for single/multi-port RAMs in SoCs | |
CN116564397B (zh) | 存储器老化测试方法 | |
CN117371370A (zh) | 电源模块的测试方法、装置及存储介质 | |
US8713386B2 (en) | Device for increasing chip testing efficiency and method thereof | |
US20210165601A1 (en) | Data compression circuit, memory device and ic test device and method | |
US7299381B2 (en) | Discrete tests for weak bits | |
CN114280449A (zh) | 数字芯片的测试访问架构与测试访问方法 | |
CN117907791A (zh) | 芯片测试方法、装置、系统、计算机设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210108 |