CN111105839A - 芯片测试方法、装置、电子设备及计算机可读介质 - Google Patents

Abstract

本公开涉及一种芯片测试方法、装置、电子设备及计算机可读介质。涉及芯片测试领域，该方法包括：确定待测试的芯片的语言规则；确定待测试的芯片的产品及时序规格；根据所述语言规则与所述产品及时序规格由测试模板库中确定待测试模板；根据所述产品及时序规则与所述待测试模板生成测试编码；以及通过所述测试编码对待测试的芯片进行自动化测试。本公开涉及的芯片测试方法、装置、电子设备及计算机可读介质，能够自动生成大数据复杂存储器测试编码，采用正规化方式快速地产生不同规格的DDR4存储器测试编码，提升芯片产品验证分析效率。

Description

芯片测试方法、装置、电子设备及计算机可读介质

技术领域

本公开涉及芯片测试领域，具体而言，涉及一种芯片测试方法、装置、电子设备及计算机可读介质。

背景技术

随着当前存储技术的快速发展和存储市场的高速扩大，存储器芯片以其容量大、读写速度快、价格低廉等绝对优势迅速崛起，同时，为了保证存储器能长期可靠的工作，存储器产品出厂前需要做各种高速、细致的测试。

在相关技术中，对于存储器产品的测试，大部分工作需要测试人员手工完成，测试人员需要先确认待测试存储器的对应型号、速度，然后选择适合与该储存器型号的测试项目。在确定了测试项目之后，测试人员还需要手动编写测试代码，对于每一个测试指令，都要依次编写代码，然后通过编写完成的代码进行存储器测试。

这种通过手工编写代码进行芯片测试的方式，极大的浪费了人力物力，降低了存储器测试的效率。而且，随着时代的发展，越来越多的快速大容量的存储器问世，对于存储器的测试代码的复杂度和编码数量的需求也越来越高，而对于大数据的测试代码，继续通过人工编写逐行生成编码的方式，也已经制约了存储器测试行业的发展。

因此，需要一种新的芯片测试方法、装置、电子设备及计算机可读介质。

在所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

有鉴于此，本公开提供一种芯片测试方法、装置、电子设备及计算机可读介质，能够自动生成大数据复杂存储器测试编码，提高芯片测试效率。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

根据本公开的一方面，提出一种芯片测试方法，该方法包括：确定待测试的芯片的语言规则；确定待测试的芯片的产品及时序规格；根据所述语言规则与所述产品及时序规格由测试模板库中确定待测试模板；根据所述产品及时序规则与所述待测试模板生成测试编码；以及通过所述测试编码对待测试的芯片进行自动化测试。

在本公开的一种示例性实施例中，还包括：通过多个测试模板生成所述测试模板库；所述多个测试模板包括：快速读操作测试模板，快速写操作测试模板，快速读写操作测试模板、自更新测试模板、更新测试模板、ZQ校准测试模板、模式寄存器设置测试模板、以及掉电预充电测试模板。

在本公开的一种示例性实施例中，所述芯片包括：存储器芯片。

在本公开的一种示例性实施例中，所述存储器芯片是DDR4芯片。

在本公开的一种示例性实施例中，根据待测试芯片的规范文档确定待测试的芯片的语言规则

在本公开的一种示例性实施例中，确定待测试的芯片的产品规则包括：确定待测试芯片的存储器单元地址、存储器行地址、存储器列地址、以及存储器页面大小。

在本公开的一种示例性实施例中，确定待测试的芯片的时序规格包括：确定待测试的存储器的型号识别标识、产品标识、以及参数。

在本公开的一种示例性实施例中，根据所述语言规则与所述产品及时序规则由测试模板库中确定待测试模板包括：根据所述产品及时序规则确定待测试芯片的资料库；以及根据所述语言规则与所述资料库由测试模板库中随机确定待测试模板。

在本公开的一种示例性实施例中，根据所述产品及时序规则确定待测试芯片的资料库；以及根据所述语言规则与所述资料库由测试模板库中指定待测试模板。

在本公开的一种示例性实施例中，根据所述产品及时序规则与所述待测试模板生成测试编码包括：通过所述产品及时序规则在所述待测试模板中插入时序以生成测试编码。

在本公开的一种示例性实施例中，通过所述产品及时序规则在所述待测试模板中插入时序以生成测试编码包括：通过所述产品及时序规则对所述待测试模板中的时序进行插入；将插入之后的时序通过高速测试机台进行转换以生成所述测试编码。

根据本公开的一方面，提出一种芯片测试装置，该装置包括：参数读取接口，用于确定待测试的芯片的语言规则；确定待测试的芯片的产品及时序规格；编码生成模块，用于根据所述语言规则与所述产品及时序规则由测试模板库中确定待测试模板；根据所述产品及时序规则与所述待测试模板生成测试编码；以及高速测试机台，用于通过所述测试编码对待测试的芯片进行自动化测试。

在本公开的一种示例性实施例中，还包括：测试模板库模块，用于通过多个测试模板生成所述测试模板库；其中，所述多个测试模板包括：快速读操作测试模板，快速写操作测试模板，快速读写操作测试模板、自更新测试模板、更新测试模板、ZQ校准测试模板、模式寄存器设置测试模板、以及掉电预充电测试模板。

在本公开的一种示例性实施例中，编码生成模块包括：筛选模块，用于根据所述语言规则与资料库由测试模板库模块中随机确定待测试模板。

根据本公开的一方面，提出一种芯片测试装置，该装置包括：信息模块，用于获取待检测芯片的相关信息；模板生成器，用于根据信息模块与资料库中的信息，由模板库中随机筛选出待测试的目标模板；格式转换模块，用于通过所述产品及时序规则对所述待测试模板中的时序进行插入；将插入之后的时序通过高速测试机台进行转换以生成所述测试编码；测试模块，用于生成自动化测试代码。

在本公开的一种示例性实施例中，还包括：模板库，用于储存多个测试模板；模板样式模块，用于储存待测试的目标模板。

根据本公开的一方面，提出一种电子设备，该电子设备包括：一个或多个处理器；存储装置，用于存储一个或多个程序；当一个或多个程序被一个或多个处理器执行，使得一个或多个处理器实现如上文的方法。

根据本公开的一方面，提出一种计算机可读介质，其上存储有计算机程序，该程序被处理器执行时实现如上文中的方法。

根据本公开的芯片测试方法、装置、电子设备及计算机可读介质，特别针对DDR4存储器测试建构一套弹性化架构，根据产品规格内容自动化产生DDR4存储器测试编码，能够自动生成大数据复杂存储器测试编码，提升芯片产品验证分析效率。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本公开。

附图说明

通过参照附图详细描述其示例实施例，本公开的上述和其它目标、特征及优点将变得更加显而易见。下面描述的附图仅仅是本公开的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据一示例性实施例示出的一种芯片测试方法的流程图。

图2是根据一示例性实施例示出的一种芯片测试方法的示意图。

图3是根据一示例性实施例示出的一种芯片测试装置的框图。

图4是根据另一示例性实施例示出的一种芯片测试装置的框图。

图5是根据一示例性实施例示出的一种芯片测试装置的示意图。

图6是根据一示例性实施例示出的一种电子设备的框图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

应理解，虽然本文中可能使用术语第一、第二、第三等来描述各种组件，但这些组件不应受这些术语限制。这些术语乃用以区分一组件与另一组件。因此，下文论述的第一组件可称为第二组件而不偏离本公开概念的教示。如本文中所使用，术语“及/或”包括相关联的列出项目中的任一个及一或多者的所有组合。

本领域技术人员可以理解，附图只是示例实施例的示意图，附图中的模块或流程并不一定是实施本公开所必须的，因此不能用于限制本公开的保护范围。

图1是根据一示例性实施例示出的一种芯片测试方法的流程图。芯片测试方法10至少包括步骤S102至S110。

如图1所示，在S102中，确定待测试的芯片的语言规则。所述待测试的芯片包括：存储器，具体可例如为DDR4存储器。可根据待测试芯片的规范文档确定待测试的芯片的语言规则。

其中，DDR(Dual Data Rate)，是一种双倍速率同步动态随机存储器。严格的说，DDR应该叫DDR SDRAM(Synchronous Dynamic Random Access Memory)，即同步动态随机存取存储器，而DDR SDRAM是Double Data Rate SDRAM的缩写，是双倍速率同步动态随机存储器的意思。DDR4内存是新一代的内存规格，相比DDR3，具有16bit预取机制，同样内核频率下理论速度是DDR3的两倍；更可靠的传输规范，数据可靠性进一步提升；工作电压降为1.2V，更节能。DDR4就是第二代内存的意思，经历了DDR1、DDR2、DDR3内存。

在一个实施例中，DDR4存储器的语言规格可参照JEDEC Standard No.79-4B中的定义。JEDEC Standard No.79-4B文档为DDR4SDRAM的使用说明书，包含了DDR4SDRAM的特性、功能、AC与DC特性、封装与出球分布。此标准的目的为定义从2Gbit到16Gbit的x4\x8\x16DDR4SDRAM的JEDEC最小标准。

在一个实施例中，根据存储器的规格，还可通过其他的文档获取存储器的语言规格。可例如：DDR SDRAM STANDARD JESD79；DDR2SDRAM STANDARD JESD79-2；DDR3SDRAMSTANDARD JESD79-3；以及SmartTest 7.4.3Documentation等。

在一个实施例中，芯片的语言规则说明了芯片的运行逻辑，比如芯片在激活状态时，可通过自动序列的命令转换到内存库激活状态，还可例如，芯片在空闲状态时，可通过执行命令转换到激活状态，等等运行相关的逻辑。

在S104中，确定待测试的芯片的产品及时序规格。

在一个实施例中，确定待测试的芯片的产品规格包括：确定待测试芯片的存储器单元地址、存储器行地址、存储器列地址、以及存储器页面大小(page size)。

在一个实施例中，确定待测试的芯片的时序规格包括：确定待测试芯片的型号识别标识、产品标识、以及参数。待测试的芯片包括DDR4存储器，DDR4存储器的产品及时序规格可参照JEDEC Standard No.79-4B中的定义。

其中，DDR4的速度等级可例如包括：3200/2933/2666/2400/2133/1866等。

表1是根据一示例性实施例示出的一种芯片的产品规格：

表2是根据一示例性实施例示出的一种芯片的时序规格：

在S106中，根据所述语言规则与所述产品及时序规格由测试模板库中确定待测试模板。可例如包括：根据所述产品及时序规则确定待测试芯片的资料库(database)；以及根据所述语言规则与所述资料库由测试模板库中随机确定待测试模板。

在一个实施例中，通过多个测试模板(pattern)生成所述测试模板库；所述多个测试模板包括：X方向/Y方向快速写操作测试模板(X/Y fast Write pattern)，X方向/Y方向快速读操作测试模板(X/Y fast Read pattern)，X方向/Y方向快速读写操作测试模板(X/Yfast Write/Read pattern)、自更新测试模板(Self refresh)、更新测试模板(Refreshing)、ZQ校准测试模板(ZQ calibration)、以及掉电预充电测试模板(PrechargePower down)，模式寄存器设置(Mode Register Set)测试模板。

在一个实施例中，根据所述语言规则与所述资料库由测试模板库中随机确定待测试模板的步骤包括：首先根据语言规则，在测试模板库中筛选符合条件的多个测试模板，然后根据待测试芯片对应的所述资料库中的内容，对多个测试模板进行二次筛选，剔除不符合该芯片要求的模板。最后，再从多个测试模板中随机选择待测试的模板。

在一个实施例中，随机选择的待测试模板可为一个或多个，本公开对此不做限定。

在一个实施例中，还可例如：根据所述产品及时序规则确定待测试芯片的资料库；以及根据所述语言规则与所述资料库由测试模板库中指定待测试模板。具体可例如，首先根据语言规则，在测试模板库中筛选符合条件的多个测试模板，然后根据待测试芯片对应的所述资料库中的内容，对多个测试模板进行二次筛选，剔除不符合该芯片要求的模板。最后，根据专家的建议或者根据历史产品分析的经验，再从多个测试模板中指定待测试的目标模板。

在S108中，根据所述产品及时序规则与所述待测试模板生成测试编码。例如包括：根据所述产品及时序规则在所述待测试模板中插入时序以生成测试编码。

在一个实施例中，通过所述产品及时序规则在所述待测试模板中插入时序以生成测试编码包括：通过所述时序规则对所述待测试模板中的时序进行插入；将插入之后的时序通过高速测试机台进行转换以生成所述测试编码。

在一个实施例中，高速测试机台可为HSM6800高速测试机台，HSM6800高速测试机台具有可程式功能，能支持针对GDDR5(Graphics Double Data Rate,version 5，第五版图形用双倍数据传输率存储器)设备众多先进功能的测试，包括地址总线倒置(AddressBusInversion，ABI)、数据总线倒置(Data Bus Inversion，DBI)和循环冗余码校验(CyclicRedundancy Check，CRC)。此外，该测试机的灵活架构能测试普通8-bit数据帧(frame)的存储器，还能扩展测试未来的10-bit数据帧存储器，能满足所有上市高速存储技术测试所需的性能、功能和经济要求的唯一平台。

在S110中，通过所述测试编码对待测试的芯片进行自动化测试。利用HSM6800高速测试机台可程式功能及DDR4存储器语言规则生成自动化测试代码，进而使得测试机自动产生大数据存储器的测试编码，应用于模拟系统环境测试以加速DDR4存储器颗粒测试时间。

在一个实施例中，在测试过程中，通过资料库技术记录每次写入的动作，同时根据现有资料库内容产生读取的动作。

图2是根据一示例性实施例示出的一种芯片测试方法的示意图。图2示例性的展示了通过本申请中的芯片测试方法快速地产生不同规格的DDR4存储器测试编码的式样。

如图2所示，首先确定待测试的芯片的语言规则、芯片的产品及时序规格；然后根据所述语言规则与所述产品及时序规格由测试模板库中确定待测试模板，然后根据所述产品及时序规则与所述待测试模板自动生成测试编码；测试编码的具体样式可为由0或1的组成的脉冲编码。

图2所述的芯片测试方法的示意图中，用户可由参数设置区202中查看测试模板的相关测试参数，还可进行直接的修改。用户可由命令选择区204中查看该测试模板对应的各种测试命令，以便对于测试有更进一步的了解。在编码区206中显示了具体的测试编码，测试编码由0或1的脉冲时序组成。其中，1可代表高电平，0可代表低电平。

根据本公开的芯片测试方法，根据所述语言规则与所述产品及时序规格由测试模板库中确定待测试模板；根据所述产品及时序规则与所述待测试模板生成测试编码的方式，能够自动生成大数据复杂存储器测试编码，采用正规化方式快速地产生不同规格的DDR4存储器测试编码，提升芯片产品验证分析效率。

根据本公开的芯片测试方法，特别针对DDR4存储器测试建构一套弹性化架构，根据产品规格内容自动化产生DDR4存储器测试编码，自动化生成代码的效率远远高于人工编写的效率，这种自动化生成编码的方式能够解决相关技术中无法以人工方式撰写大数据复杂DDR4存储器测试编码的问题。

根据本公开的芯片测试方法，能够采用正规化方式快速地产生不同规格的DDR4存储器测试编码，由于是由测试机自动产生的编码，避免了由于人工编写代码时不熟悉测试代码而产生的错误，降低撰写编码程式出错机会。

根据本公开的芯片测试方法，能够提供详细的编码步骤信息，也能将测试编码中的每一个步骤展示给工程师，在产品测试出错时，工程师可根据测试代码进行定位分析，加速产品分析除错的效率。

下述为本公开装置实施例，可以用于执行本公开方法实施例。对于本公开装置实施例中未披露的细节，请参照本公开方法实施例。

图3是根据一示例性实施例示出的一种芯片测试装置的框图。芯片测试装置30包括：参数读取接口302，编码生成模块304，以及高速测试机台306。

参数读取接口302用于确定待测试的芯片的语言规则；确定待测试的芯片的产品及时序规格；所述待测试的芯片包括：存储器，具体可例如为DDR4存储器。

在一个实施例中，DDR4存储器的产品及时序规格与DDR4存储器的语言规格可参照JEDEC Standard No.79-4B中的定义。

编码生成模块304用于根据所述语言规则与所述产品及时序规则由测试模板库中确定待测试模板；根据所述产品及时序规则与所述待测试模板生成测试编码。

在一个实施例中，编码生成模块304根据所述产品及时序规则确定待测试芯片的资料库；以及根据所述语言规则与所述资料库由测试模板库中随机确定待测试模板。

在一个实施例中，编码生成模块304通过所述产品及时序规则对所述待测试模板中的时序进行插入；将插入之后的时序通过高速测试机台进行转换以生成所述测试编码。

高速测试机台306用于通过所述测试编码对待测试的芯片进行自动化测试。利用高速测试机台306可程式功能及DDR4存储器语言规则生成自动化测试代码，进而使得测试机自动产生大数据存储器的测试编码，应用于模拟系统环境测试以加速DDR4存储器颗粒测试时间。

图4是根据另一示例性实施例示出的一种芯片测试装置的框图。芯片测试装置40在芯片测试装置30的基础上还包括：测试模板库模块402。

测试模板库模块402用于通过多个测试模板生成所述测试模板库；

在一个实施例中，通过多个测试模板生成所述测试模板库；所述多个测试模板包括：X方向/Y方向快速写操作测试模板，X方向/Y方向快速读操作测试模板，X方向/Y方向快速读写操作测试模板、自更新测试模板、更新测试模板、ZQ校准测试模板、以及掉电预充电测试模板，模式寄存器设置测试模板。

根据本公开的芯片测试装置，根据所述语言规则与所述产品及时序规格由测试模板库中确定待测试模板；根据所述产品及时序规则与所述待测试模板生成测试编码的方式，能够自动生成大数据复杂存储器测试编码，提升芯片产品验证分析效率。

图5是根据一示例性实施例示出的一种芯片测试装置的示意图。芯片测试装置50可包括：信息模块502，模板库504，模板生成器506，资料库508，模板样式模块510，格式转换模块512，测试模块514。

其中，信息模块502用于获取待检测芯片的相关信息，信息模块502可用于确定待测试的芯片的语言规则；信息模块502还可用于确定待测试的芯片的产品及时序规格。

模板库504用于储存多个测试模板，可例如为：X方向/Y方向快速写操作测试模板，X方向/Y方向快速读操作测试模板，X方向/Y方向快速读写操作测试模板、自更新测试模板、更新测试模板、ZQ校准测试模板、以及掉电预充电测试模板，模式寄存器设置测试模板。

模板生成器506用于根据信息模块502，与资料库508中的信息，由模板库504中随机筛选出待测试的模板。

模板样式模块510用于储存待测试的模板。

格式转换模块512用于通过所述产品及时序规则对所述待测试模板中的时序进行插入；将插入之后的时序通过高速测试机台进行转换以生成所述测试编码。

测试模块514用于利用高速测试机台可程式功能及DDR4存储器语言规则生成自动化测试代码，进而使得测试机自动产生大数据存储器的测试编码，应用于模拟系统环境测试以加速DDR4存储器颗粒测试时间。

图6是根据一示例性实施例示出的一种电子设备的框图。

下面参照图6来描述根据本公开的这种实施方式的电子设备200。图6显示的电子设备200仅仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。

如图6所示，电子设备200以通用计算设备的形式表现。电子设备200的组件可以包括但不限于：至少一个处理单元210、至少一个存储单元220、连接不同系统组件(包括存储单元220和处理单元210)的总线230、显示单元240等。

其中，所述存储单元存储有程序代码，所述程序代码可以被所述处理单元210执行，使得所述处理单元210执行本说明书上述电子处方流转处理方法部分中描述的根据本公开各种示例性实施方式的步骤。例如，所述处理单元210可以执行如图1中所示的步骤。

所述存储单元220可以包括易失性存储单元形式的可读介质，例如随机存取存储单元(RAM)2201和/或高速缓存存储单元2202，还可以进一步包括只读存储单元(ROM)2203。

所述存储单元220还可以包括具有一组(至少一个)程序模块2205的程序/实用工具2204，这样的程序模块2205包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。

总线230可以为表示几类总线结构中的一种或多种，包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。

电子设备200也可以与一个或多个外部设备300(例如键盘、指向设备、蓝牙设备等)通信，还可与一个或者多个使得用户能与该电子设备200交互的设备通信，和/或与使得该电子设备200能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口250进行。并且，电子设备200还可以通过网络适配器260与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。网络适配器260可以通过总线230与电子设备200的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备200使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。

通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、或者网络设备等)执行根据本公开实施方式的上述方法：确定待测试的芯片的语言规则；确定待测试的芯片的产品及时序规格；根据所述语言规则与所述产品及时序规格由测试模板库中确定待测试模板；根据所述产品及时序规则与所述待测试模板生成测试编码；以及通过所述测试编码对待测试的芯片进行自动化测试。

本领域技术人员可以理解上述各模块可以按照实施例的描述分布于装置中，也可以进行相应变化唯一不同于本实施例的一个或多个装置中。上述实施例的模块可以合并为一个模块，也可以进一步拆分成多个子模块。

通过以上的实施例的描述，本领域的技术人员易于理解，这里描述的示例实施例可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施例的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、移动终端、或者网络设备等)执行根据本公开实施例的方法。

以上具体地示出和描述了本公开的示例性实施例。应可理解的是，本公开不限于这里描述的详细结构、设置方式或实现方法；相反，本公开意图涵盖包含在所附权利要求的精神和范围内的各种修改和等效设置。

Claims (17)

1.一种芯片测试方法，其特征在于，包括：

确定待测试的芯片的语言规则；

确定待测试的芯片的产品及时序规格；

根据所述语言规则与所述产品及时序规格由测试模板库中确定待测试模板；

根据所述产品及时序规则与所述待测试模板生成测试编码；以及

通过所述测试编码对待测试的芯片进行自动化测试。

2.根据权利要求1所述的芯片测试方法，其特征在于，还包括：

通过多个测试模板生成所述测试模板库；

所述多个测试模板包括：快速读操作测试模板，快速写操作测试模板，快速读写操作测试模板、自更新测试模板、更新测试模板、ZQ校准测试模板、模式寄存器设置测试模板、以及掉电预充电测试模板。

3.根据权利要求1所述的芯片测试方法，其特征在于，所述芯片包括：

存储器芯片。

4.根据权利要求3所述的芯片测试方法，其特征在于，所述存储器芯片是DDR4芯片。

5.根据权利要求3所述的方法，其特征在于，确定待测试的芯片的语言规则包括：

根据待测试芯片的规范文档确定待测试的芯片的语言规则。

6.根据权利要求3所述的芯片测试方法，其特征在于，确定待测试的芯片的产品及时序规格包括：

确定待测试芯片的存储器单元地址、存储器行地址、存储器列地址、以及存储器页面大小；

确定待测试芯片的型号识别标识、产品标识、以及参数。

7.根据权利要求1所述的芯片测试方法，其特征在于，根据所述语言规则与所述产品及时序规则由测试模板库中确定待测试模板包括：

根据所述产品及时序规则确定待测试芯片的资料库；以及

根据所述语言规则与所述资料库由测试模板库中随机确定待测试模板。

8.如根据权利要求1所述的芯片测试方法，其特征在于，根据所述语言规则与所述产品及时序规则由测试模板库中确定待测试模板包括：

根据所述产品及时序规则确定待测试芯片的资料库；以及

根据所述语言规则与所述资料库由测试模板库中指定待测试模板。

9.根据权利要求1所述的芯片测试方法，其特征在于，根据所述产品及时序规则与所述待测试模板生成测试编码包括：

根据所述产品及时序规则在所述待测试模板中插入时序以生成测试编码。

10.根据权利要求9所述的芯片测试方法，其特征在于，根据所述产品及时序规则在所述待测试模板中插入时序以生成测试编码包括：

通过所述产品及时序规则对所述待测试模板中的时序进行插入；以及

将插入之后的时序通过高速测试机台进行转换以生成所述测试编码。

11.一种芯片测试装置，其特征在于，包括：

参数读取接口，用于确定待测试的芯片的语言规则；确定待测试的芯片的产品及时序规格；

编码生成模块，用于根据所述语言规则与所述产品及时序规则由测试模板库中确定待测试模板；根据所述产品及时序规则与所述待测试模板生成测试编码；以及

高速测试机台，用于通过所述测试编码对待测试的芯片进行自动化测试。

12.根据权利要求11所述的芯片测试装置，其特征在于，还包括：

测试模板库模块，用于通过多个测试模板生成所述测试模板库；

其中，所述多个测试模板包括：快速读操作测试模板，快速写操作测试模板，快速读写操作测试模板、自更新测试模板、更新测试模板、ZQ校准测试模板、模式寄存器设置测试模板、以及掉电预充电测试模板。

13.根据权利要求11所述的芯片测试装置，其特征在于，编码生成模块包括：

筛选模块，用于根据所述语言规则与资料库由测试模板库模块中随机确定待测试模板。

14.一种芯片测试装置，其特征在于，包括：

信息模块，用于获取待检测芯片的相关信息；

模板生成器，用于根据信息模块与资料库中的信息，筛选出待测试的目标模板；

格式转换模块，用于通过所述产品及时序规则对所述待测试模板中的时序进行插入；并将插入之后的时序通过高速测试机台进行转换以生成所述测试编码；

测试模块，用于生成自动化测试代码。

15.根据权利要求14所述的芯片测试装置，其特征在于，还包括：

模板库，用于储存多个测试模板；以及

模板样式模块，用于储存待测试的目标模板。

16.一种电子设备，其特征在于，包括：

一个或多个处理器；

存储装置，用于存储一个或多个程序；

当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如权利要求1-10中任一所述的方法。

17.一种计算机可读介质，其上存储有计算机程序，其特征在于，所述程序被处理器执行时实现如权利要求1-10中任一所述的方法。

Images