CN115047323B - 用于芯片的智能测试方法及系统 - Google Patents

用于芯片的智能测试方法及系统 Download PDF

Info

Publication number
CN115047323B
CN115047323B CN202210985847.4A CN202210985847A CN115047323B CN 115047323 B CN115047323 B CN 115047323B CN 202210985847 A CN202210985847 A CN 202210985847A CN 115047323 B CN115047323 B CN 115047323B
Authority
CN
China
Prior art keywords
interface
tested
chip
script
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210985847.4A
Other languages
English (en)
Other versions
CN115047323A (zh
Inventor
王嘉诚
张少仲
张栩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongcheng Hualong Computer Technology Co Ltd
Original Assignee
Zhongcheng Hualong Computer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongcheng Hualong Computer Technology Co Ltd filed Critical Zhongcheng Hualong Computer Technology Co Ltd
Priority to CN202210985847.4A priority Critical patent/CN115047323B/zh
Publication of CN115047323A publication Critical patent/CN115047323A/zh
Application granted granted Critical
Publication of CN115047323B publication Critical patent/CN115047323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31712Input or output aspects
    • G01R31/31715Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明提供了一种用于芯片的智能测试方法及系统,涉及芯片测试技术领域,其方法包括:步骤1:确定待测芯片的芯片构架,并根据芯片构架向待测芯片上的每个待测接口匹配待测脚本;步骤2:实时监测并更新待测脚本到最新状态,来对对应待测接口进行接口测试;步骤3:基于所有接口测试结果,确定待测芯片的待改进点,并基于预设改进数据库匹配改进方案,来对待改进点进行预改进。通过向同个芯片上的每个接口匹配脚本,并按照最新状态下的脚本实现接口测试,可以提高测试的可靠性,保证对芯片所存在问题的及时发现并及时改进。

Description

用于芯片的智能测试方法及系统
技术领域
本发明涉及芯片测试技术领域,特别涉及一种用于芯片的智能测试方法及系统。
背景技术
接口测试是测试系统组件间接口的一种测试。接口测试主要用于检测外部系统与系统之间以及内部各个子系统之间的交互点。测试的重点是要检查数据的交换,传递和控制管理过程,以及系统间的相互逻辑依赖关系等。
一般测试流程是:按照测试用例对接口进行测试,根据测试结果确定接口返回的参数是否达到预。由于测试用例的不变性,在对芯片进行测试过程中,采用固定的方式对不同接口进行测试,存在测试不可靠的情况,导致改进效率低下。
因此,本发明提出一种芯片的智能测试方法及系统。
发明内容
本发明提供一种用于芯片的智能测试方法及系统,用以通过向同个芯片上的每个接口匹配脚本,并按照最新状态下的脚本实现接口测试,可以提高测试的可靠性,保证对芯片所存在问题的及时发现并及时改进。
本发明提供一种用于芯片的智能测试方法,包括:
步骤1:确定待测芯片的芯片构架,并根据所述芯片构架向所述待测芯片上的每个待测接口匹配待测脚本;
步骤2:实时监测并更新所述待测脚本到最新状态,来对对应待测接口进行接口测试;
步骤3:基于所有接口测试结果,确定所述待测芯片的待改进点,并基于预设改进数据库匹配改进方案,来对所述待改进点进行预改进。
优选的,确定待测芯片的芯片构架,包括:
获取所述待测芯片的芯片编号;
从编号-构架数据库中,调取与所述芯片编号一致的芯片构架。
优选的,根据所述芯片构架向所述待测芯片上的每个待测接口匹配待测脚本,包括:
从历史数据库中,调取与所述待测芯片的芯片类型一致的历史使用行为,并构建行为集合;
确定所述行为集合中每个历史使用行为基于所述待测芯片上每个待测接口的子操作,并获取得到每个待测接口的子操作集合;
根据每个子操作集合的集合属性,从属性-策略数据库,匹配测试策略;
按照所述芯片构架,确定所述待测芯片上每个待测接口的接口类型,并按照所述接口类型,向对应待测接口匹配测试线程;
判定同个待测接口对应的测试策略与测试线程是否满足测试一致性标准,若满足,从脚本-策略数据库中,匹配待测脚本;
若不满足测试一致性标准,对对应待测接口进行标定;
向标定接口传输外部认证指令,当所述标定接口接收到外部认证指令之后,按照指令解析规则,对所述外部认证指令进行解析,得到解析编码;
若所述解析编码与外部认证指令的随机编码匹配,则从指令-脚本数据库中,匹配待测脚本;
若所述解析编码与外部认证指令的随机编码不匹配,则按照出厂测试标准,向对应待测接口配置待测脚本。
优选的,实时监测并更新所述待测脚本到最新状态,来对对应待测接口进行接口测试,包括:
对对应待测接口的待测脚本所处的原始脚本列表进行实时监测,确定所述原始脚本列表中是否存在更新序列,并判断所述更新序列与对应的待测脚本的原始序列是否一致;
若一致,基于所述更新序列调取更新信息,并对对应待测脚本进行更新。
优选的,基于所述更新序列调取更新信息,并对对应待测脚本进行更新的过程中,还包括:
基于所述更新序列,确定待更新的第一接口,确定所述第一接口对应的待测脚本的脚本分块地址;
确定所述更新信息中的更新地址,并将所述更新地址与所述脚本分块地址进行匹配;
根据匹配结果,确定所述脚本分块地址中的待更新地址、待增加地址、待删除地址以及不变地址;
基于所述待更新地址的第一脚本与对应同个更新地址的第二脚本进行脚本对比,确定待更新代码位置以及待更新代码数量;
确定所述待更新代码位置基于所述第一脚本的总代码位置的位置分布,得到位置分布概率;
当所述位置分布概率大于预设概率且所述待更新代码数量大于预设数量时,判定按照所述第二脚本将对应待更新地址的第一脚本进行全部替换,当所述待更新代码数量与预设数量的数量差值大于第一预设阈值时,判定需要对所述待更新地址对应的区域块进行扩增;
否则,判定不需要对所述待更新地址对应的区域块进行扩增;
当所述位置分布概率小于预设概率且所述待更新代码数量小于预设数量时,判定按照所述第二脚本中可替换代码的第一位置,对对应待更新地址的第一脚本中与第一位置一致的第二位置进行一一替换,并保持所述待更新地址对应的区域块的大小不变;
否则,基于所述位置分布,确定所述待更新地址对应的区域块中每个子地址的代码基于所述第二脚本的保留完整度;
筛选所述保留完整度大于或等于预设度的第一子地址,并判定对所述第一子地址中的待替换代码按照对应第二脚本的可替换代码进行单独替换;
同时,筛选所述保留完整度小于预设度的第二子地址,并判定对所述第二子地址中所有代码按照对应第二脚本中的可替换代码进行完全替换;
同时,还确定基于对应区域块的扩充子地址以及删减子地址,根据扩充子地址的第一个数以及每个扩充子地址的扩充代码量,确定对应区域块的总扩充量,同时,根据删减子地址的第二个数以及每个删减子地址的删减代码量,确定对应区域块的总删减量;
基于单独替换结果以及完全替换结果,确定对应区域块的代码变化量,并与所述总扩充量以及总删减量结合,得到对应区域块的最终变化量;
当所述最终变化量大于第二预设阈值时,判定需要对对应区域块进行扩增;
否则,保持原先对应区域块不变;
根据每个待更新地址对应的最后区域块、待增加地址对应的第一区域块、待删除地址对应的第二区域块以及不变地址对应的第三区域块,对所述第一接口的初始脚本暂存空间进行调整;
基于调整后的空间,放置更新后的脚本,来对对应第一接口进行接口测试。
优选的,基于所述更新序列调取更新信息的过程中,还包括:
当基于外部需调取组件向所述更新序列所在的调取组件发送调取访问时,所述外部需调取组件根据所述外部需调取组件的第一携带地址以及所述调取组件的第二携带地址生成待校验码;
根据所述外部需调取组件的第一组件属性以及所述调取组件的第二组件属性,基于属性-码数据库,得到校验码;
基于所述校验码对所述待校验码进行校验,当校验通过时,基于所述调取组件响应所述调取访问。
优选的,基于所有接口测试结果,确定所述待测芯片的待改进点,包括:
将同个待测接口的最后测试脚本的预期测试结果与实际测试结果进行比较,根据比较结果,确定所述待测接口的接口异常参数;
根据获取的所述待测芯片的所有接口异常参数,得到所述待测芯片存在的异常特征;
基于所述异常特征,确定所述待测芯片的待改进点。
优选的,基于预设改进数据库匹配改进方案,来对所述待改进点进行预改进,包括:
基于所述预设改进数据库匹配与异常特征相关的改进方案;
按照所述改进方案对所述待测芯片的待改进点进行改进。
优选的,基于预设改进数据库匹配改进方案,来对所述待改进点进行预改进之后,还包括:
对改进后的芯片中的每个待测接口,按照匹配的最新脚本进行验证检测;
当所有验证检测结果都与对应的预期测试结果一致时,判定改进合格;
当存在验证检测结果与对应的预期测试结果不一致时,对对应待测接口进行标定,视为第二接口,同时,按照所述芯片构架,对所述待测芯片进行接口分类,并根据接口分类结果,从分类-指令库中,匹配与每个分类结果相关的数据验证指令;
将所述数据验证指令输入到改进后的待测芯片中,对与所述数据验证指令一致的类接口进行数据检测,确定所述类接口中每个第三接口与匹配的每个数据验证指令一致的子验证源的数据使用范围;
根据所述数据使用范围,预估对应第三接口基于由所有子验证源构成的数据验证源的可调用数据分布,进而确定分布占比;
当所述分布占比与对应匹配的数据验证指令的预期占比的差值绝对值在第一范围内,且所述第三接口与所述第二接口为同一接口时,判定所述第二接口合格;
否则,判定所述第二接口不合格,并对改进后的待测芯片进行再次改进。
本发明提供一种用于芯片的智能测试系统,包括:
脚本匹配模块,用于确定待测芯片的芯片构架,并根据所述芯片构架向所述待测芯片上的每个待测接口匹配待测脚本;
接口测试模块,用于实时监测并更新所述待测脚本到最新状态,来对对应待测接口进行接口测试;
预改进模块,用于基于所有接口测试结果,确定所述待测芯片的待改进点,并基于预设改进数据库匹配改进方案,来对所述待改进点进行预改进。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
下面通过附图和实施例,对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例一起用于解释本发明,并不构成对本发明的限制。在附图中:
图1为本发明实施例中一种用于芯片的智能测试方法的流程图;
图2为本发明实施例中一种用于芯片的智能测试系统的结构图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。
本发明提供一种用于芯片的智能测试方法,如图1所示,包括:
步骤1:确定待测芯片的芯片构架,并根据所述芯片构架向所述待测芯片上的每个待测接口匹配待测脚本;
步骤2:实时监测并更新所述待测脚本到最新状态,来对对应待测接口进行接口测试;
步骤3:基于所有接口测试结果,确定所述待测芯片的待改进点,并基于预设改进数据库匹配改进方案,来对所述待改进点进行预改进。
该实施例中,芯片构架指的是芯片结构,且包括接口在内的结构,主要是为了对该芯片上存在的接口类型以及接口个数进行确定,方便进行脚本的匹配以及测试。
该实施例中,待测脚本指的是测试程序,且不同的接口对应的测试程序可能是不一样的,且测试程序都是预先设置好的。
该实施例中,在进行测试之前,需要对接口匹配的测试程序是否为最新版本的程序进行检测,以此,来保证按照最新版本的程度对接口进行测试的可靠性。
该实施例中,比如:芯片1存在接口1和接口2,此时,用最新状态的脚本1对接口1进行测试,得到一个测试结果,同时,用最新状态的脚本2对接口2进行测试,得到一个测试结果,在确定待改进点的过程中,通过将测试结果与对应脚本的预期结果进行比较,来确定该芯片需要改进的地方,比如,比较出该芯片存在故障,比如说是通信故障,那么该故障就需要改进的点,也就是待改进点。
该实施例中,预设改进数据库是预先设置好的,包括各种不同的接口测试结果与预期结果的比较结果,以及与该比较结果对应的改进方案在内,方便直接调取改进方案,对待改进点进行改进,进而实现对芯片的改进。
该实施例中,待测芯片指的是需要进行接口测试的芯片。
上述技术方案的有益效果是:通过向同个芯片上的每个接口匹配脚本,并按照最新状态下的脚本实现接口测试,可以提高测试的可靠性,保证对芯片所存在问题的及时发现并及时改进。
本发明提供一种用于芯片的智能测试方法,确定待测芯片的芯片构架,包括:
获取所述待测芯片的芯片编号;
从编号-构架数据库中,调取与所述芯片编号一致的芯片构架。
该实施例中,芯片编号指的是代表芯片身份的标识,且每个待测芯片都有唯一标识。
该实施例中,编号-构架数据库包括不同的芯片编号以及与该芯片编号匹配的芯片构架在内,进而可以根据编号直接调取到构架。
上述技术方案的有益效果是:通过根据编号,并从数据库中调取构架,为接口匹配不同的测试脚本提供基础,间接提高后续接口测试的可实现性。
本发明提供一种用于芯片的智能测试方法,根据所述芯片构架向所述待测芯片上的每个待测接口匹配待测脚本,包括:
从历史数据库中,调取与所述待测芯片的芯片类型一致的历史使用行为,并构建行为集合;
确定所述行为集合中每个历史使用行为基于所述待测芯片上每个待测接口的子操作,并获取得到每个待测接口的子操作集合;
根据每个子操作集合的集合属性,从属性-策略数据库,匹配测试策略;
按照所述芯片构架,确定所述待测芯片上每个待测接口的接口类型,并按照所述接口类型,向对应待测接口匹配测试线程;
判定同个待测接口对应的测试策略与测试线程是否满足测试一致性标准,若满足,从脚本-策略数据库中,匹配待测脚本;
若不满足测试一致性标准,对对应待测接口进行标定;
向标定接口传输外部认证指令,当所述标定接口接收到外部认证指令之后,按照指令解析规则,对所述外部认证指令进行解析,得到解析编码;
若所述解析编码与外部认证指令的随机编码匹配,则从指令-脚本数据库中,匹配待测脚本;
若所述解析编码与外部认证指令的随机编码不匹配,则按照出厂测试标准,向对应待测接口配置待测脚本。
该实施例中,历史数据库包括不同类型芯片的历史使用用途以及在历史使用用途中参与行为,比如,该芯片是通信芯片,且该通信芯片在历史通信用途中的通信行为,且不同的通信用途中,对应的通信行为可能是不一样的,也就是在该芯片在历史用途(不止是通信用途中,也可以是其他用途,但是需要用到该通信芯片)中起到的作用,进而来得到行为集合。
该实施例中,比如,行为集合中存在历史使用行为1、2和3,且对应的待测芯片假设是存在3个接口的,且,确定出历史使用行为1在接口1执行子操作01,在接口2执行子操作02,在接口3执行子操作03;历史使用行为2在接口1执行子操作11,在接口2执行子操作12,在接口3执行子操作13;历史使用行为3在接口1执行子操作21,在接口2执行子操作22,在接口3执行子操作23,此时,接口1的子操作集合为{子操作01、子操作11、子操作21},接口2的子操作集合为{子操作02、子操作12、子操作22},接口3的子操作集合为{子操作03、子操作13、子操作23}。
该实施例中,集合属性主要是根据子操作集合中包含的子操作确定的,不同子操作的组合,对应的属性是不一样的,且从集合-属性数据库中匹配得到,且该数据库是包括不同组合的子操作以及与该组合匹配的属性在内的。
该实施例中,属性-策略数据库是包括不同的集合属性以及与集合属性匹配的测试策略在内的,且测试策略与测试脚本类似,只不过测试策略是测试精简描述,就比如,章节题目和章节内容的关系,测试脚本是详细的程序内容,主要是为了对测试脚本的可靠性进行验证。
该实施例中,芯片构架上是会将接口类型直接体现出来的。
该实施例中,测试线程指的是与该接口类型匹配的测试主题,且该测试主题与测试策略本质是一样的,都是精简描述,只不过通过两种方式,来确定同个待测接口的测试前提是否一致,方便后续调取脚本进行有效测试。
该实施例中,测试一致性标准指的是测试线程与测试策略对应的测试主题是否一致,如一致,判定满足测试一致性标准。
该实施例中,脚本-策略数据库包括不同的测待脚本以及与其匹配的测试策略在内的,方便对待测脚本的获取。
该实施例中,外部认证指令指的是对标定接口进行测试再次验证的指令,指令解析规则是预先设定好的,比如,当外部认证指令是主动向该接口配置待测脚本的指令,且对该指令进行解析后得到的解析编码为000,而,外部认证指令的随机编码为--0,此时,该两个编码匹配,则从指令-脚本数据库中调取待测脚本,如果不匹配,按照出厂测试标准得到待测脚本。
该实施例中,指令-脚本数据库是包括不同的外部认证指令以及与该指令匹配的脚本在内的。
上述技术方案的有益效果是:通过获取每个待测接口的子操作集合,并按照集合属性匹配测试策略,且再次通过接口类型匹配测试线程,通过策略与线程的一致性判断,可以有效的保证对接口测试的可靠性,且后续对不满足一致性标准的接口按照认证指令对应的随机编码与解析编码的匹配,再次确定接口测试的可靠性,且通过采用不同的方式对不同的待测接口配置脚本,保证可以对芯片上的所有待测接口都可以进行有效测试,提高测试的可靠性,保证对芯片所存在问题的及时发现并及时改进。
本发明提供一种用于芯片的智能测试方法,实时监测并更新所述待测脚本到最新状态,来对对应待测接口进行接口测试,包括:
对对应待测接口的待测脚本所处的原始脚本列表进行实时监测,确定所述原始脚本列表中是否存在更新序列,并判断所述更新序列与对应的待测脚本的原始序列是否一致;
若一致,基于所述更新序列调取更新信息,并对对应待测脚本进行更新。
该实施例中,原始脚本列表指的是调用待测脚本的原始放置位置,也就是通过对列表进行监测,来确定是否存在更新序列,也就是,每个脚本都对应的一个序列,且该脚本没有更新,对应的序列是灰色的,如果该脚本存在更新,对应的序列是有颜色的,也就是通过颜色来确定是否存在更新序列。
实施例中,调取序列一致的进行脚本替换。
上述技术方案的有益效果是:通过对列表进行监测,来调取更新信息,进行脚本替换,实现测试脚本的更新,有效保证测试的可靠性,间接为后续芯片的改进提供基础。
本发明提供一种用于芯片的智能测试方法,基于所述更新序列调取更新信息,并对对应待测脚本进行更新的过程中,还包括:
基于所述更新序列,确定待更新的第一接口,确定所述第一接口对应的待测脚本的脚本分块地址;
确定所述更新信息中的更新地址,并将所述更新地址与所述脚本分块地址进行匹配;
根据匹配结果,确定所述脚本分块地址的待更新地址、待增加地址、待删除地址以及不变地址;
基于所述待更新地址的第一脚本与对应同个更新地址的第二脚本进行脚本对比,确定待更新代码位置以及待更新代码数量;
确定所述待更新代码位置基于所述第一脚本的总代码位置的位置分布,得到位置分布概率;
当所述位置分布概率大于预设概率且所述待更新代码数量大于预设数量时,判定按照所述第二脚本将对应待更新地址的第一脚本进行全部替换,当所述待更新代码数量与预设数量的数量差值大于第一预设阈值时,判定需要对所述待更新地址对应的区域块进行扩增;
否则,判定不需要对所述待更新地址对应的区域块进行扩增;
当所述位置分布概率小于预设概率且所述待更新代码数量小于预设数量时,判定按照所述第二脚本中可替换代码的第一位置,对对应待更新地址的第一脚本中与第一位置一致的第二位置进行一一替换,并保持所述待更新地址对应的区域块的大小不变;
否则,基于所述位置分布,确定所述待更新地址对应的区域块中每个子地址的代码基于所述第二脚本的保留完整度;
筛选所述保留完整度大于或等于预设度的第一子地址,并判定对所述第一子地址中的待替换代码按照对应第二脚本的可替换代码进行单独替换;
同时,筛选所述保留完整度小于预设度的第二子地址,并判定对所述第二子地址中所有代码按照对应第二脚本中的可替换代码进行完全替换;
同时,还确定基于对应区域块的扩充子地址以及删减子地址,根据扩充子地址的第一个数以及每个扩充子地址的扩充代码量,确定对应区域块的总扩充量,同时,根据删减子地址的第二个数以及每个删减子地址的删减代码量,确定对应区域块的总删减量;
基于单独替换结果以及完全替换结果,确定对应区域块的代码变化量,并与所述总扩充量以及总删减量结合,得到对应区域块的最终变化量;
当所述最终变化量大于第二预设阈值时,判定需要对对应区域块进行扩增;
否则,保持原先对应区域块不变;
根据每个待更新地址对应的最后区域块、待增加地址对应的第一区域块、待删除地址对应的第二区域块以及不变地址对应的第三区域块,对所述第一接口的初始脚本暂存空间进行调整;
基于调整后的空间,放置更新后的脚本,来对对应第一接口进行接口测试。
该实施例中,对应的同个区域块中除了代码替换的子地址,还包括扩充以及删减的子地址,通过进行数量统计,来得到对应区域块的最终变化量。
该实施例中,比如:更新序列为0001,基于0001确定待更新接口。
该实施例中,在对第一接口对应的待测脚本进行更新的过程中,需要确定更新后的脚本在更新过程中对第一接口的一个总的空间占用情况,进而方便将脚本进行更新,来采用最新的脚本实现接口测试。
该实施例中,脚本分块地址是按照脚本程序代码的代码设置函数来确定的,不同地址对应的区域块所执行的代码功能不同,因此,将不同的代码功能对应的每个区域对应的暂放空间都设置一个地址范围,且每个地址范围的首地址为对应脚本分块地址,且用脚本分块地址来代表对应的区域块。
脚本分块地址包括:地址1、地址2、地址3、地址4,此时,更新信息中的更新地址在与地址1相关的地址范围内,且是需要对地址1的内容更新,则视为待更新地址;
如果更新地址所对应的是将脚本分块地址中的内容删除,则将对应脚本分块地址视为待删除地址,如果是增加内容,则需要基于脚本分块地址设置待增加地址。
该实施例中,第一脚本指的是待更新地址原先就存在的脚本内容,封信地址的第二脚本指的是基于更新信息确定的,且通过对比,可以确定该地址对应的待更新代码位置以及待更新代码数量。
该实施例中,比如:原始代码11001,加粗部分“00”是需要更新的位置,且更新为11221,此时,可以确定位置以及数量。
该实施例中,位置分布概率指的是待更新代码位置在总的第一脚本中的位置分布,以此来得到的分布概率,也就是待更新代码位置越多,对应的分布概率越大。
该实施例中,预设数量以及预设概率都是与预先设置好的,预设概率的取值一般为0.5,预设数量一般是对应第一脚本代码数量的一半。
该实施例中,保留完整度指的是需要替换的代码基于整个位置分布的一个替换情况,替换的越多,对应的保留完整度越小。
该实施例中,第一预设阈值与第二预设阈值都是预先设置好的,为一个固定的值,对区域块进行扩增,就是为了保证对脚本更新之后,可以将更新后的脚本完全容纳下。
该实施例中,通过采用不同的方式,对代码进行替换,可以有效的保证在不破坏第一接口放置脚本代码的测试环境的基础上,实现对代码的有效更新,可以有效避免对测试环境的破坏,还可以提高测试可靠性。
上述技术方案的有益效果是:通过确定第一接口以及脚本分块地址,并基于更新信息的更新地址进行匹配,对脚本分块地址进行分类,分别确定不同类型的分块地址所执行的具体更新操作以及对应不同区域块的代码量变化情况,进而可以有效的获取整个待测脚本的总体代码量变化情况,进而可以有效的对第一接口存放脚本的空间进行调整,保证脚本的完整放置,实现对接口的可靠性测试。
本发明提供一种用于芯片的智能测试方法,基于所述更新序列调取更新信息的过程中,还包括:
当基于外部需调取组件向所述更新序列所在的调取组件发送调取访问时,所述外部需调取组件根据所述外部需调取组件的第一携带地址以及所述调取组件的第二携带地址生成待校验码;
根据所述外部需调取组件的第一组件属性以及所述调取组件的第二组件属性,基于属性-码数据库,得到校验码;
基于所述校验码对所述待校验码进行校验,当校验通过时,基于所述调取组件响应所述调取访问。
该实施例中,外部需要调取组件,比如是各种智能端,通过调取的手段,来对该接口进行自主更新。
该实施例中,在调取的过程中为了保证调取的安全性,需要确定需调取组件与调取组件的待校验码,比如,外部需调取组件的第一携带地址为0001,调取组件的第二携带地址为0002,对应的待校验码为12,且携带地址中可能是携带不安全因素,比如病毒等在内。
第一组件属性指的是对应组件的调用安全性,比如是1,调取组件的第二组件属性指的是被调用的安全性,比如是1,此时,基于属性1与1,从属性-码数据库,得到校验码,匹配得到的校验码为11。
如果,校验码为11可以对待校验码为12安全校验通过,则可以调取。
上述技术方案的有益效果是:通过基于不同的携带地址生成待校验码,且通过根据组件属性,得到校验码,基于校验码对待校验码进行安全校验,实现调取脚本的安全可靠性,为后续测试提供安全基础,进一步保证测试的可靠性。
本发明提供一种用于芯片的智能测试方法,基于所有接口测试结果,确定所述待测芯片的待改进点,包括:
将同个待测接口的最后测试脚本的预期测试结果与实际测试结果进行比较,根据比较结果,确定所述待测接口的接口异常参数;
根据获取的所述待测芯片的所有接口异常参数,得到所述待测芯片存在的异常特征;
基于所述异常特征,确定所述待测芯片的待改进点。
该实施例中,预期测试结果指的对同个测试接口的标准测试结果,通过标准与实际的进行比较,可以得到存在的异常参数,比如,通信异常、数据传输异常、数据转换异常等。
通过不同的异常参数,来得到该芯片存在的异常特征比如为:采用通信方式1进行通信是存在故障的,进而改进点为对通信方式1进行改进。
上述技术方案的有益效果是:通过预期与实际结果的比较,便于得到异常参数,进而根据异常特征,确定存在的改进点,为改进提供方便。
本发明提供一种用于芯片的智能测试方法,基于预设改进数据库匹配改进方案,来对所述待改进点进行预改进,包括:
基于所述预设改进数据库匹配与异常特征相关的改进方案;
按照所述改进方案对所述待测芯片的待改进点进行改进。
该实施例中,比如获取的改进方式是对通信方式1的改进方式,比如是,扩大带宽等。
上述技术方案的有益效果是:通过按照改进方案进行改进,保证改进的和个性。
本发明提供一种用于芯片的智能测试方法,基于预设改进数据库匹配改进方案,来对所述待改进点进行预改进之后,还包括:
对改进后的芯片中的每个待测接口,按照匹配的最新脚本进行验证检测;
当所有验证检测结果都与对应的预期测试结果一致时,判定改进合格;
当存在验证检测结果与对应的预期测试结果不一致时,对对应待测接口进行标定,视为第二接口,同时,按照所述芯片构架,对所述待测芯片进行接口分类,并根据接口分类结果,从分类-指令库中,匹配与每个分类结果相关的数据验证指令;
将所述数据验证指令输入到改进后的待测芯片中,对与所述数据验证指令一致的类接口进行数据检测,确定所述类接口中每个第三接口与匹配的每个数据验证指令一致的子验证源的数据使用范围;
根据所述数据使用范围,预估对应第三接口基于由所有子验证源构成的数据验证源的可调用数据分布,进而确定分布占比;
Figure 91757DEST_PATH_IMAGE001
其中,
Figure 553963DEST_PATH_IMAGE002
表示对应第三接口所匹配的第i1个数据使用范围基于数据验证源的占用数据;
Figure 777134DEST_PATH_IMAGE003
表示数据验证源;n1表示对应第三接口匹配的数据使用范围的个数;Y1表示分布占比;
Figure 248566DEST_PATH_IMAGE004
表示对应第三接口所匹配的第i1个数据使用范围的左侧占用数据的微调函数,且取值范围为[-0.1,0.1];
Figure 739328DEST_PATH_IMAGE005
表示对应第三接口所匹配的第i1个数据使用范围的右侧占用数据的微调函数,且取值范围为[-0.1,0.1];
Figure 638014DEST_PATH_IMAGE006
表示对
Figure 614060DEST_PATH_IMAGE007
的修正因子,且
Figure 358026DEST_PATH_IMAGE008
表示对应第三接口所匹配的第i1个数据使用范围两侧需要进行数据微调的概率,且取值范围为[0,1];
当所述分布占比与对应匹配的数据验证指令的预期占比的差值绝对值在第一范围内,且所述第三接口与所述第二接口为同一接口时,判定所述第二接口合格;
否则,判定所述第二接口不合格,并对改进后的待测芯片进行再次改进。
该实施例中,最新脚本指的是对芯片按照改进方案改进之后,同样采用最新测试脚本进行再次验证,来确定改进是否合格。
该实施例中,分类-指令库中包括各种不同的分类接口以及对应的对该类型接口进行数据检验的指令,主要是为了检测该接口能够使用的数据范围,以此,来确定接口是否有问题。
该实施例中,数据源是为了对接口可以对数据的使用提供一个基础。
该实施例中,预期占比是预先设置好的,且一般取值为0.8。
该实施例中,子数据源为00001111,那么数据使用范围可能为其中的1111。
上述技术方案的有益效果是:通过按照最新脚本进行验证检测,来确定是是否改进合格,当不合格时,通过按照数据验证指令对芯片的对应类接口进行数据检测,可以有效的检测该接口是否可以作为合格使用,进而为二次改进提供基础。
本发明提供一种用于芯片的智能测试系统,如图2所示,包括:
脚本匹配模块,用于确定待测芯片的芯片构架,并根据所述芯片构架向所述待测芯片上的每个待测接口匹配待测脚本;
接口测试模块,用于实时监测并更新所述待测脚本到最新状态,来对对应待测接口进行接口测试;
预改进模块,用于基于所有接口测试结果,确定所述待测芯片的待改进点,并基于预设改进数据库匹配改进方案,来对所述待改进点进行预改进。
上述技术方案的有益效果是:通过向同个芯片上的每个接口匹配脚本,并按照最新状态下的脚本实现接口测试,可以提高测试的可靠性,保证对芯片所存在问题的及时发现并及时改进。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种用于芯片的智能测试方法,其特征在于,包括:
步骤1:确定待测芯片的芯片构架,并根据所述芯片构架向所述待测芯片上的每个待测接口匹配待测脚本;
步骤2:实时监测并更新所述待测脚本到最新状态,来对对应待测接口进行接口测试;
步骤3:基于所有接口测试结果,确定所述待测芯片的待改进点,并基于预设改进数据库匹配改进方案,来对所述待改进点进行预改进;
其中,基于预设改进数据库匹配改进方案,来对所述待改进点进行预改进之后,还包括:
对改进后的芯片中的每个待测接口,按照匹配的最新脚本进行验证检测;
当所有验证检测结果都与对应的预期测试结果一致时,判定改进合格;
当存在验证检测结果与对应的预期测试结果不一致时,对对应待测接口进行标定,视为第二接口,同时,按照所述芯片构架,对所述待测芯片进行接口分类,并根据接口分类结果,从分类-指令库中,匹配与每个分类结果相关的数据验证指令;
将所述数据验证指令输入到改进后的待测芯片中,对与所述数据验证指令一致的类接口进行数据检测,确定所述类接口中每个第三接口与匹配的每个数据验证指令一致的子验证源的数据使用范围;
根据所述数据使用范围,预估对应第三接口基于由所有子验证源构成的数据验证源的可调用数据分布,进而确定分布占比;
当所述分布占比与对应匹配的数据验证指令的预期占比的差值绝对值在第一范围内,且所述第三接口与所述第二接口为同一接口时,判定所述第二接口合格;
否则,判定所述第二接口不合格,并对改进后的待测芯片进行再次改进。
2.如权利要求1所述的用于芯片的智能测试方法,其特征在于,确定待测芯片的芯片构架,包括:
获取所述待测芯片的芯片编号;
从编号-构架数据库中,调取与所述芯片编号一致的芯片构架。
3.如权利要求1所述的用于芯片的智能测试方法,其特征在于,根据所述芯片构架向所述待测芯片上的每个待测接口匹配待测脚本,包括:
从历史数据库中,调取与所述待测芯片的芯片类型一致的历史使用行为,并构建行为集合;
确定所述行为集合中每个历史使用行为基于所述待测芯片上每个待测接口的子操作,并获取得到每个待测接口的子操作集合;
根据每个子操作集合的集合属性,从属性-策略数据库,匹配测试策略;
按照所述芯片构架,确定所述待测芯片上每个待测接口的接口类型,并按照所述接口类型,向对应待测接口匹配测试线程;
判定同个待测接口对应的测试策略与测试线程是否满足测试一致性标准,若满足,从脚本-策略数据库中,匹配待测脚本;
若不满足测试一致性标准,对对应待测接口进行标定;
向标定接口传输外部认证指令,当所述标定接口接收到外部认证指令之后,按照指令解析规则,对所述外部认证指令进行解析,得到解析编码;
若所述解析编码与外部认证指令的随机编码匹配,则从指令-脚本数据库中,匹配待测脚本;
若所述解析编码与外部认证指令的随机编码不匹配,则按照出厂测试标准,向对应待测接口配置待测脚本。
4.如权利要求1所述的用于芯片的智能测试方法,其特征在于,实时监测并更新所述待测脚本到最新状态,来对对应待测接口进行接口测试,包括:
对对应待测接口的待测脚本所处的原始脚本列表进行实时监测,确定所述原始脚本列表中是否存在更新序列,并判断所述更新序列与对应的待测脚本的原始序列是否一致;
若一致,基于所述更新序列调取更新信息,并对对应待测脚本进行更新。
5.如权利要求4所述的用于芯片的智能测试方法,其特征在于,基于所述更新序列调取更新信息,并对对应待测脚本进行更新的过程中,还包括:
基于所述更新序列,确定待更新的第一接口,确定所述第一接口对应的待测脚本的脚本分块地址;
确定所述更新信息中的更新地址,并将所述更新地址与所述脚本分块地址进行匹配;
根据匹配结果,确定所述脚本分块地址中的待更新地址、待增加地址、待删除地址以及不变地址;
基于所述待更新地址的第一脚本与对应同个更新地址的第二脚本进行脚本对比,确定待更新代码位置以及待更新代码数量;
确定所述待更新代码位置基于所述第一脚本的总代码位置的位置分布,得到位置分布概率;
当所述位置分布概率大于预设概率且所述待更新代码数量大于预设数量时,判定按照所述第二脚本将对应待更新地址的第一脚本进行全部替换,当所述待更新代码数量与预设数量的数量差值大于第一预设阈值时,判定需要对所述待更新地址对应的区域块进行扩增;
否则,判定不需要对所述待更新地址对应的区域块进行扩增;
当所述位置分布概率小于预设概率且所述待更新代码数量小于预设数量时,判定按照所述第二脚本中可替换代码的第一位置,对对应待更新地址的第一脚本中与第一位置一致的第二位置进行一一替换,并保持所述待更新地址对应的区域块的大小不变;
否则,基于所述位置分布,确定所述待更新地址对应的区域块中每个子地址的代码基于所述第二脚本的保留完整度;
筛选所述保留完整度大于或等于预设度的第一子地址,并判定对所述第一子地址中的待替换代码按照对应第二脚本的可替换代码进行单独替换;
同时,筛选所述保留完整度小于预设度的第二子地址,并判定对所述第二子地址中所有代码按照对应第二脚本中的可替换代码进行完全替换;
同时,还确定基于对应区域块的扩充子地址以及删减子地址,根据扩充子地址的第一个数以及每个扩充子地址的扩充代码量,确定对应区域块的总扩充量,同时,根据删减子地址的第二个数以及每个删减子地址的删减代码量,确定对应区域块的总删减量;
基于单独替换结果以及完全替换结果,确定对应区域块的代码变化量,并与所述总扩充量以及总删减量结合,得到对应区域块的最终变化量;
当所述最终变化量大于第二预设阈值时,判定需要对对应区域块进行扩增;
否则,保持原先对应区域块不变;
根据每个待更新地址对应的最后区域块、待增加地址对应的第一区域块、待删除地址对应的第二区域块以及不变地址对应的第三区域块,对所述第一接口的初始脚本暂存空间进行调整;
基于调整后的空间,放置更新后的脚本,来对对应第一接口进行接口测试。
6.如权利要求4所述的用于芯片的智能测试方法,其特征在于,基于所述更新序列调取更新信息的过程中,还包括:
当基于外部需调取组件向所述更新序列所在的调取组件发送调取访问时,所述外部需调取组件根据所述外部需调取组件的第一携带地址以及所述调取组件的第二携带地址生成待校验码;
根据所述外部需调取组件的第一组件属性以及所述调取组件的第二组件属性,基于属性-码数据库,得到校验码;
基于所述校验码对所述待校验码进行校验,当校验通过时,基于所述调取组件响应所述调取访问。
7.如权利要求1所述的用于芯片的智能测试方法,其特征在于,基于所有接口测试结果,确定所述待测芯片的待改进点,包括:
将同个待测接口的最后测试脚本的预期测试结果与实际测试结果进行比较,根据比较结果,确定所述待测接口的接口异常参数;
根据获取的所述待测芯片的所有接口异常参数,得到所述待测芯片存在的异常特征;
基于所述异常特征,确定所述待测芯片的待改进点。
8.如权利要求7所述的用于芯片的智能测试方法,其特征在于,基于预设改进数据库匹配改进方案,来对所述待改进点进行预改进,包括:
基于所述预设改进数据库匹配与异常特征相关的改进方案;
按照所述改进方案对所述待测芯片的待改进点进行改进。
9.一种用于芯片的智能测试系统,其特征在于,包括:
脚本匹配模块,用于确定待测芯片的芯片构架,并根据所述芯片构架向所述待测芯片上的每个待测接口匹配待测脚本;
接口测试模块,用于实时监测并更新所述待测脚本到最新状态,来对对应待测接口进行接口测试;
预改进模块,用于基于所有接口测试结果,确定所述待测芯片的待改进点,并基于预设改进数据库匹配改进方案,来对所述待改进点进行预改进;
其中,所述预改进模块,还用于:
对改进后的芯片中的每个待测接口,按照匹配的最新脚本进行验证检测;
当所有验证检测结果都与对应的预期测试结果一致时,判定改进合格;
当存在验证检测结果与对应的预期测试结果不一致时,对对应待测接口进行标定,视为第二接口,同时,按照所述芯片构架,对所述待测芯片进行接口分类,并根据接口分类结果,从分类-指令库中,匹配与每个分类结果相关的数据验证指令;
将所述数据验证指令输入到改进后的待测芯片中,对与所述数据验证指令一致的类接口进行数据检测,确定所述类接口中每个第三接口与匹配的每个数据验证指令一致的子验证源的数据使用范围;
根据所述数据使用范围,预估对应第三接口基于由所有子验证源构成的数据验证源的可调用数据分布,进而确定分布占比;
当所述分布占比与对应匹配的数据验证指令的预期占比的差值绝对值在第一范围内,且所述第三接口与所述第二接口为同一接口时,判定所述第二接口合格;
否则,判定所述第二接口不合格,并对改进后的待测芯片进行再次改进。
CN202210985847.4A 2022-08-17 2022-08-17 用于芯片的智能测试方法及系统 Active CN115047323B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210985847.4A CN115047323B (zh) 2022-08-17 2022-08-17 用于芯片的智能测试方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210985847.4A CN115047323B (zh) 2022-08-17 2022-08-17 用于芯片的智能测试方法及系统

Publications (2)

Publication Number Publication Date
CN115047323A CN115047323A (zh) 2022-09-13
CN115047323B true CN115047323B (zh) 2022-10-25

Family

ID=83168427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210985847.4A Active CN115047323B (zh) 2022-08-17 2022-08-17 用于芯片的智能测试方法及系统

Country Status (1)

Country Link
CN (1) CN115047323B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115473831B (zh) * 2022-11-14 2023-01-10 中诚华隆计算机技术有限公司 一种物联网芯片的可靠性校验方法及系统
CN115905029B (zh) * 2023-02-16 2023-05-30 北京智芯微电子科技有限公司 芯片验证的系统架构、方法、装置、设备、介质及芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479134A (zh) * 2010-11-25 2012-05-30 上海华虹集成电路有限责任公司 一种通用接口测试系统及测试方法
CN110825619A (zh) * 2019-10-12 2020-02-21 深圳壹账通智能科技有限公司 接口测试用例自动生成方法、装置及存储介质
WO2021238006A1 (zh) * 2020-05-29 2021-12-02 上海商汤智能科技有限公司 人工智能芯片验证
CN114647588A (zh) * 2022-03-31 2022-06-21 中国银行股份有限公司 接口测试方法及装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111105839B (zh) * 2018-10-26 2022-04-15 长鑫存储技术有限公司 芯片测试方法、装置、电子设备及计算机可读介质

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479134A (zh) * 2010-11-25 2012-05-30 上海华虹集成电路有限责任公司 一种通用接口测试系统及测试方法
CN110825619A (zh) * 2019-10-12 2020-02-21 深圳壹账通智能科技有限公司 接口测试用例自动生成方法、装置及存储介质
WO2021238006A1 (zh) * 2020-05-29 2021-12-02 上海商汤智能科技有限公司 人工智能芯片验证
CN114647588A (zh) * 2022-03-31 2022-06-21 中国银行股份有限公司 接口测试方法及装置

Also Published As

Publication number Publication date
CN115047323A (zh) 2022-09-13

Similar Documents

Publication Publication Date Title
CN115047323B (zh) 用于芯片的智能测试方法及系统
US9122671B2 (en) System and method for grammar based test planning
US8006136B2 (en) Automatic grammar based fault detection and isolation
CN109800258B (zh) 数据文件部署方法、装置、计算机设备及存储介质
CN110088744B (zh) 一种数据库维护方法及其系统
CN109815704B (zh) 一种Kubernetes云原生应用的安全检测方法及其系统
CN107516547A (zh) 内存硬错误的处理方法及装置
CN109873737B (zh) 一种测试方法及装置
CN109977681A (zh) 一种面向无人机的模糊测试方法及无人机的模糊测试系统
CN110059068A (zh) 一种分布式存储系统中的数据校验方法及数据校验系统
CN113778879A (zh) 接口的模糊测试方法及装置
CN110990289B (zh) 一种自动提交bug的方法、装置、电子设备及存储介质
CN113031991B (zh) 一种嵌入式系统的远程自适应升级方法及其装置
CN111767218B (zh) 一种用于持续集成的自动化测试方法、设备及存储介质
CN115562950B (zh) 一种数据采集方法、装置和计算机设备
CN106940647B (zh) 代码管理方法和装置
CN116342256A (zh) 风控策略测试方法、装置、计算机设备和存储介质
CN111694724A (zh) 分布式表格系统的测试方法、装置、电子设备及存储介质
CN105740114B (zh) 移动终端的容错测试方法及装置
CN111812445B (zh) 智能电容器误差校正方法、装置、计算机设备和存储介质
CN112445692B (zh) 一种用例测试方法及终端
CN114650211A (zh) 故障修复方法、装置、电子设备和计算机可读存储介质
CN108845932B (zh) 一种网络库的单元测试方法、装置、存储介质及终端
CN107102938B (zh) 测试脚本的更新方法及装置
CN111736917A (zh) 数据校验方法、装置、计算机设备和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant