CN207502674U - 一种新集成电路测试仪测试扩展通道系统 - Google Patents

Abstract

本实用信息提供了一种新集成电路测试仪测试扩展通道系统，包括集成电路测试仪、测试激励通道和测试比较通道，而所述测试通道扩展系统还包括激励通道扩展电路、测试激励扩展通道、比较通道扩展电路和测试比较扩展通道，其中，激励通道扩展电路包括译码器、继电器和驱动器，比较通道扩展电路包括CPLD可编程逻辑器件和测试比较通道。该新集成电路测试仪测试扩展通道系统，能够对测试通道的输入和输出进行扩展复用，以达到对同一测试通道资源扩展与复用，实现提高测试芯片数量和降低量产时测试成本的目的。

Description

一种新集成电路测试仪测试扩展通道系统

技术领域

本实用新型涉及集成电路测试技术领域， 尤其涉及一种新集成电路测试仪测试扩展通道系统。

背景技术

随着集成电路复杂度的提高，其测试的复杂度也随之水涨船高，一些器件的测试成本甚至占到了芯片成本的大部分。大规模集成电路会要求几百次的电压、电流和时序的测试，以及百万次的功能测试步骤以保证器件的完全正确。要实现如此复杂的测试，靠手工是无法完成的，因此要用到自动测试设备（ATE，Automated Test Equipment）。ATE是一种由高性能计算机控制的测试仪器的集合体，是由测试仪和计算机组合而成的测试系统，计算机通过运行测试程序的指令来控制测试硬件。测试系统最基本的要求是可以快速且可靠地重复一致的测试结果，即速度、可靠性和稳定性。

在集成电路测试仪上集成有数字信号激励与比较电路，它可以完成对被测电路的激励输入与比较输出，对集成电路测试仪这部分电路集合我们称之为测试通道TCh(TestChannel)，测试机包含多个测试通道，每个测试通道对应被测测试芯片的一个管脚，多个测试通道对测试芯片的多个管脚进行激励输入和输出比较来达到测试芯片的目的。

但是，如图1所示，为现有的集成电路测试仪测试通道装置示意图。该集成电路测试仪上的测试通道是非常有限的，低端一些的只含有64套或者更少的测试通道。在实际芯片测试生产时，由于测试通道所限，我们同时就只能进行少量芯片的并行测试，致使测试使用受限。

实用新型内容

针对上述现有技术中存在的不足，本发明的目的是设计了一种新集成电路测试仪测试扩展通道系统，能够对测试通道的输入和输出进行扩展复用，以达到对同一测试通道资源扩展与复用，实现提高测试芯片数量和降低量产时测试成本的目的。

为了达到上述技术目的，本发明所采用的技术方案是：

一种新集成电路测试仪测试扩展通道系统，包括集成电路测试仪、测试激励通道和测试比较通道，而所述测试通道扩展系统还包括激励通道扩展电路、测试激励扩展通道、比较通道扩展电路和测试比较扩展通道，其中，激励通道扩展电路包括译码器、继电器和驱动器，比较通道扩展电路包括CPLD可编程逻辑器件和测试比较通道；

集成电路测试仪通过测试激励通道连接译码器的输入端，译码器的输出端连接继电器的控制端，继电器的控制端控制继电器开关的开闭，集成电路测试仪还通过测试激励通道连接继电器的输入端，当继电器的控制端开启时，继电器的输入端与输出端导通，驱动器的输入端电连接继电器的输出端，驱动器的输出端通过测试激励扩展通道连接待测芯片，待测芯片连接测试比较扩展通道；

开始测试时，集成电路测试仪通过测试激励通道输出测试信号到译码器，译码器输出继电器控制信号并控制继电器打开其控制端，同时，继电器的输入端和输出端全部导通，测试扩展通道发出的测试信号经由继电器和驱动器到达测试激励扩展通道的端口，完成测试信号的扩展，成为激励信号，并将激励信号送达待测芯片，在待测芯片接收到测试激励扩展通道发送的激励信号时，集成电路测试仪通过测试激励通道直接给CPLD可编程逻辑器件发出时钟信号，并将待测芯片收到的激励信号通过测试比较扩展通道进行并行转串行，然后，在时钟信号的作用下，CPLD可编程逻辑器件将待测芯片输出的激励信号通过测试比较通道串行发给集成电路测试仪，来确认待测芯片输出的激励信号正常与否，完成测试过程。

本发明由于包括激励通道扩展电路、测试激励扩展通道、比较通道扩展电路和测试比较扩展通道，能够对测试通道的输入和输出进行扩展复用，所获得的有益效果是，能够对同一测试通道资源扩展与复用。同时，还能够提高测试芯片数量，降低量产时测试成本。

下面结合附图和具体实施方式对本实用新型做进一步说明。

附图说明

图1是现有的集成电路测试通道装置示意图。

图2是本实用新型具体实施的新集成电路测试仪测试扩展通道系统框图。

图3是本实用新型具体实施的激励通道扩展电路结构框图。

图4是本实用新型具体实施的比较通道扩展电路结构框图。

具体实施方式

参看图2，本实用新型具体实施的新集成电路测试仪测试扩展通道系统框图。该新集成电路测试仪测试扩展通道系统，包括集成电路测试仪、测试激励通道、测试比较通道、激励通道扩展电路、测试激励扩展通道、比较通道扩展电路和测试比较扩展通道，其中，集成电路测试仪通过测试激励通道连接激励通道扩展电路，激励通道扩展电路通过测试激励通道连接待测芯片，待测芯片通过测试比较扩展通道连接比较通道扩展电路，比较通道扩展电路通过测试比较通道连接集成电路测试仪。

参看图3，本实用新型具体实施的激励通道扩展电路结构框图。该激励通道扩展电路包括译码器、继电器和驱动器，其中，译码器连接继电器，继电器连接驱动器；该新集成电路测试仪测试扩展通道系统中，集成电路测试仪通过测试激励通道连接译码器的输入端，译码器的输出端连接继电器的控制端，继电器的控制端控制继电器开关的开闭，集成电路测试仪还通过测试激励通道连接继电器的输入端，当继电器的控制端开启时，继电器的输入端与输出端导通，驱动器的输入端电连接继电器的输出端，驱动器的输出端通过测试激励扩展通道连接待测芯片，待测芯片连接测试比较扩展通道。

参看图4，本实用新型具体实施的比较通道扩展电路结构框图。该比较通道扩展电路包括CPLD可编程逻辑器件和测试比较通道；该新集成电路测试仪测试扩展通道系统中，待测芯片连接测试比较扩展通道，待测芯片通过测试比较扩展通道连接CPLD可编程逻辑器件，CPLD可编程逻辑器件通过测试比较通道和测试激励通道连接集成电路测试仪。

开始测试时，集成电路测试仪通过测试激励通道输出测试信号到译码器，译码器输出继电器控制信号并控制继电器打开其控制端，同时，继电器的输入端和输出端全部导通，测试扩展通道发出的测试信号经由继电器和驱动器到达测试激励扩展通道的端口，完成测试信号的扩展，成为激励信号，并将激励信号送达待测芯片，在待测芯片接收到测试激励扩展通道发送的激励信号时，集成电路测试仪通过测试激励通道直接给CPLD可编程逻辑器件发出时钟信号，并将待测芯片收到的激励信号通过测试比较扩展通道进行并行转串行，然后，在时钟信号的作用下，CPLD可编程逻辑器件将待测芯片输出的激励信号通过测试比较通道串行发给集成电路测试仪，来确认待测芯片输出的激励信号正常与否，完成测试过程。

本实用新型并不限于上文讨论的实施方式。基于本实用新型启示的显而易见的变换或替代也应当被认为落入本实用新型的保护范围。以上的具体实施方式用来揭示本实用新型的最佳实施方法，以使得本领域的普通技术人员能够应用本实用新型的多种实施方式以及多种替代方式来达到本实用新型的目的。

Claims (1)

1.一种新集成电路测试仪测试扩展通道系统，包括集成电路测试仪、测试激励通道和测试比较通道，其特征在于，所述测试通道扩展系统还包括激励通道扩展电路、测试激励扩展通道、比较通道扩展电路和测试比较扩展通道，其中，激励通道扩展电路包括译码器、继电器和驱动器，比较通道扩展电路包括CPLD可编程逻辑器件和测试比较通道；

集成电路测试仪通过测试激励通道连接译码器的输入端，译码器的输出端连接继电器的控制端，继电器的控制端控制继电器开关的开闭，集成电路测试仪还通过测试激励通道连接继电器的输入端，当继电器的控制端开启时，继电器的输入端与输出端导通，驱动器的输入端电连接继电器的输出端，驱动器的输出端通过测试激励扩展通道连接待测芯片，待测芯片连接测试比较扩展通道；

开始测试时，集成电路测试仪通过测试激励通道输出测试信号到译码器，译码器输出继电器控制信号并控制继电器打开其控制端，同时，继电器的输入端和输出端全部导通，测试扩展通道发出的测试信号经由继电器和驱动器到达测试激励扩展通道的端口，完成测试信号的扩展，成为激励信号，并将激励信号送达待测芯片，在待测芯片接收到测试激励扩展通道发送的激励信号时，集成电路测试仪通过测试激励通道直接给CPLD可编程逻辑器件发出时钟信号，并将待测芯片收到的激励信号通过测试比较扩展通道进行并行转串行，然后，在时钟信号的作用下，CPLD可编程逻辑器件将待测芯片输出的激励信号通过测试比较通道串行发给集成电路测试仪，来确认待测芯片输出的激励信号正常与否，完成测试过程。