CN101416067A - 使用标准可重新配置逻辑器件对ic或电模块的低成本测试 - Google Patents

使用标准可重新配置逻辑器件对ic或电模块的低成本测试 Download PDF

Info

Publication number
CN101416067A
CN101416067A CNA200580035345XA CN200580035345A CN101416067A CN 101416067 A CN101416067 A CN 101416067A CN A200580035345X A CNA200580035345X A CN A200580035345XA CN 200580035345 A CN200580035345 A CN 200580035345A CN 101416067 A CN101416067 A CN 101416067A
Authority
CN
China
Prior art keywords
test
logical device
equipment
signal
measured device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200580035345XA
Other languages
English (en)
Inventor
S·斯特尔吉斯
B·因曼
R·哈什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101416067A publication Critical patent/CN101416067A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3172—Optimisation aspects, e.g. using functional pin as test pin, pin multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

描述了使用可重新配置逻辑器件对集成电路或电模块的低成本测试。在一个实施例中，本发明包括：配置可重新配置逻辑器件以符合被测器件的输入标准、施加测试信号到被测器件、检测被测器件的输出结果、以及分析所检测的输出结果。

Description

使用标准可重新配置逻辑器件对IC或电模块的低成本测试
技术领域
本说明涉及测试集成电路和电模块的领域，更具体地说，涉及使用标准大容量可重新配置组件的低成本测试系统。
背景技术
集成电路(IC)和电模块通常在发布销售之前要进行测试。在正常的半导体生产工艺中，每一个IC都要测试有无故障。诊断测试也常需进行，以使生产中的系统误差可得到补救。测试设备大而昂贵，而且必须对每个新产品编程和电配置。对于许多产品，需要一台测试设备在IC尚未通电时对其进行测试。需要另一台测试设备在IC已通电但尚未运行时对其进行测试，并且还需要第三台测试设备在IC已通电并运行时对其进行测试。在获得和维护所有测试设备方面的相当大的费用是IC或电模块成本中的重要因素。
附图说明
从以下的详细说明以及本发明各种实施例的附图中，可以对本发明的实施例有更充分的理解。但附图不应认为是限制性的，而仅是为了解释和理解之用。
图1是按照本发明实施例用于可插拔集成电路的测试夹具框图；
图2是在图1的测试夹具中在FPGA和插座之间的接口示意图；
图3是按照本发明实施例在IC上执行未通电测试的过程流程图；
图4是按照本发明另一实施例在IC上执行未通电测试的过程流程图；以及
图5是按照本发明实施例在IC上执行通电测试的过程流程图。
具体实施方式
在一个实施例中，可使用单个标准FPGA(现场可编程门阵列)以及电压检测器对集成电路或其它电模块进行测试。这种FPGA可配置成执行500MHz以上的测试，包括完全电协议和激励-响应测试。在测试序列期间FPGA可重新配置数次，以支持不同的测试模式。测试可包括未通电和通电的完全运行状态。重新配置可应用于I/O(输入/输出)单元，或应用于整个FPGA。重新配置I/O单元允许适应DUT(被测器件)上的不同管脚配置，而无需重新布线测试设备。
一个小的廉价器件例如FPGA可用非常短的连接路径直接连接到DUT。典型的FPGA具有足够的I/O端口，以分析许多不同可能的IC或电模块的所有管脚上的输出。典型的FPGA也能够在高速但在极低电压和阻抗下工作。这模拟了真实的操作环境，并减少了可由大而昂贵的通用测试夹具所引起的电干扰。此外，FPGA可快速地重新编程，以执行许多不同的、复杂的、分析的和诊断的例行程序。
图1示出测试系统的实例，它可用于使用动态可重新配置逻辑器件如FPGA，驱动通过IC或电模块的测试。电路板如常规的印刷布线板111承载用于待测试器件的插座或接口连接器113。插座通过功率控制器117如调压器模块连接到电源115。电源和功率控制器的具体选择取决于待测试的器件。插座示为在每次测试后提供更换DUT的方便，但DUT可直接连接到电路板，或以任何其它方式连接到电路板。
插座还连接到FPGA 119。典型的FPGA提供动态可重新配置I/O单元以及连接逻辑。也可使用提供类似或足够能力的任何其它小可编程器件来代替FPGA。这种器件可包括ASIC(专用集成电路)、DSP(数字信号处理器)、MCH(存储控制器中心)芯片以及其它器件。备选的是，可使用一小组器件，例如微处理器和支持芯片集。
一组电路板迹线121将插座的管脚连接到FPGA的管脚。迹线由电压检测装置123抽头，电压检测装置123连接到FPGA的其它输入端。电压检测装置可以是简单的比较器，具有参考电压输入端、DUT电压输入端以及单个加或减输出端。备选的是，可以使用更复杂的电压比较器或模数转换器。电压检测装置可仅连接到FPGA，以将数据或信号传送到FPGA。备选的是，该连接可支持双向通信，以使FPGA可控制电压检测装置的工作。还有一种备选方案是，附加控制器(未示出)或站控制器127可直接控制电压检测装置的工作。该附加控制器可与外部接口125集成或与其通信。
FPGA和电源都连接到电路板的外部接口125。它们可连接到同一接口，或各连接到单独的接口。接口可以是多种不同类型中的任一种，例如JTAG(联合测试行动组)、USB(通用串行总线)、RS-232或RS-485(电气工业协会的修订标准)或适合于以足够速度与FPGA和电源通信的任何其它接口。
微机127连接到外部接口，以控制FPGA和电源的工作。微机提供用户接口如显示器和键盘(未示出)，并可被编程以读出FPGA的输出，以及重新编程FPGA以运行不同的测试。任何常规的微机如体系结构
Figure A200580035345D0007102626QIETU
个人计算机都可使用。
微机还可连接到网络(未示出)以报告或记录测试结果，且微机可同时连接到与图1的测试板111类似的几个附加测试板，以同时管理多个测试周期。备选的是，控制器可提供在测试板上，以自主驱动测试过程。这个独立的控制器可联网到站控制器微机127，或连接到其它生产或控制设备。作为备选方案，站控制器可提供在测试板上作为微控制器，有或没有支持I/O芯片均可。板上站控制器可直接连接到FPGA、电源或功率控制器和电压检测装置。板上站控制器也可具有外部接口或连接到外部接口以与外部设备通信。
图2代表在用于DUT的插座的单个管脚连接器和图1动态可重新配置逻辑器件的单个管脚之间的连接实例。虽然示出了单个管脚的连接，但DUT的每个管脚都可通过线路迹线连接到FPGA的不同管脚。电压检测装置可独立连接到每条线路迹线以提供所有连接的测量。对于特别大的管脚数，可使用多于一个FPGA和多于一个电压检测装置。这些器件的动作都可通过站控制器127或通过板上逻辑来协调。
用于DUT的插座113示于图2的右侧，它通过电路板迹线121连接到图左侧的FPGA 119。电路板迹线由电压检测装置123抽头，电压检测装置123感测迹线上的模拟电压电平。电压检测装置将所检测的信号转换为可提供到FPGA管脚的数字信号。FPGA可对电压应用各种类型的检测算法，视该测试而定。这些检测算法可感测频率、上升时间、协议响应、定时和电压电平以及其它。
可重新配置逻辑器件如FPGA在其每个管脚上可具有可配置的I/O单元。I/O单元允许用户为管脚选择不同的用途。这些可包括用作输入端、输出端、三态受控输出端、上拉电阻到逻辑电源电压电平、下拉到地以及可编程驱动电流。这些选择允许在连接的器件上执行各种各样的不同测试。这种测试可包括开路和短路测试以及高速功能测试。
在FPGA 119内，如图2所示，连接到图示电路板迹线121的可配置I/O管脚209具有几个不同的可配置选项。这些选项包括开关211通过上拉电阻器215连接到逻辑电源电压213。另一开关217通过下拉电阻器221将管脚连接到地219。管脚也可配置成通过三态控制放大器225连接到逻辑输出223。管脚还可通过输入缓冲器229连接到逻辑输入227。
图2示出在一些FPGA器件上可用的一些配置选项的实例。可根据特定器件提供更多或更少的配置选项。一些或所有这些配置选项可用在任一测试中。可配置的I/O管脚示为连接到DUT的单个管脚229。
图2还示出，可配置逻辑器件119有一个连接到电压检测装置的输入端231。该输入端仅可检测一个值是高于还是低于阈值。它还可检测从电压检测装置的到达时间、上升时间以及变化的频率。如果电压检测装置更复杂，则它可产生电压值的多位数字表示以及有关任何电压变化的频繁更新。逻辑器件输入端231还可用作电压检测装置的控制器。这样，它可向电压检测装置输出命令或电压电平，以改变阈值、带宽、通带等。
仅仅通过重新编程FPGA，图1和2的硬件配置就可用来执行各种不同的测试。一个这种测试如图3所示是检测器件中的开路信号网。这项测试可在器件未通电时执行，框31。对DUT的供电可由控制站127通过DUT电源115和功率控制器117控制。在一个实例中，在框32，为FPGA I/O管脚209之一配置一个从10-60千欧的上拉电阻器215。在框33，FPGA的这个管脚被应用于轻微上拉未通电DUT的管脚229。具体电压将取决于DUT的性质、它与可配置逻辑器件的连接以及I/O管脚的能力。
在框34，通过该网连接到所连接管脚的电压电平可由连接到同一管脚的电压检测装置123检测。在框35，所得到的测量由FPGA进行分析。如果在未通电DUT中的网因为它是开路而有缺陷，则管脚上的电压将由施加到DUT管脚的电压上拉。当电压在网上被测量时，它将被上拉到由FPGA上拉电阻器提供的逻辑电源电压值。如果网是良好的，则电压可接近于0，因为与FPGA内部的20-60千欧上拉电阻器相比，有负载的未通电电路看起来像似短路。
由于所加的电流很弱，因此DUT不会被通过DUT的未通电信号网的任何短路效应所破坏。在框35，来自电压检测器件的测量结果可在FPGA 231中进行分析，或在框36仅仅报告给控制站127，或二者。在框37，可对DUT上的每个电网重复该测试，将其连接到FPGA器件上的相应管脚即可。
可由FPGA和测试电路板装置执行的另一测试是检测开路或短路。FPGA可配置成在网上驱动弱电流，例如2mA，而在FPGA I/O单元中没有配置任何上拉或下拉电阻器。为此，在框41，首先切断对DUT的供电，如图4所示。在框42，可配置FPGA，即通过受控放大器225设置高逻辑输出223。在框43，将弱电流施加到DUT的管脚上，以在它未通电时迫使电流通过DUT。电流电平应选择得很低，使其不会破坏DUT或FPGA，但又应足够高以便能检测到任何短路或开路。
在框44，由于电流从FPGA流入DUT，电压检测装置123将检测DUT中该网上的电压。在正常工作时，该电压比逻辑电源电压低得多。如果所检测的电压接近于或等于逻辑电源电压，则该网很可能是开路，且DUT有缺陷。如果所检测的电压是零或接近于零，则DUT在此网上可能短路，且有缺陷。在框45，所检测的电压被分析，然后在框46，被报告给站控制器。
在框47，可对DUT上的每个电网重复该项开路和短路测试，将其连接到FPGA的相应管脚即可。此外，在测试每个管脚时，也可测量未被测试的其它管脚上的电压。其它管脚之一上的电压可提示在该管脚和被测试管脚之间有短路。
可进行已通电的非功能性测试，如图5所示，在框51，在将电加到DUT之前，将FPGA配置成与用于DUT的I/O标准兼容。该重新配置可由微机站控制器127通过外部接口驱动。特定配置将取决于要运行的特定测试以及FPGA的设计。重新配置之后，在框52，微机就可命令电源给DUT加电。
当DUT处于复位或测试状态时，可进行不同的测试。在一个实例中，在框53，可将差分信号对从FPGA加到DUT的管脚上。可将FPGA的逻辑设置为提供具有已知定时的特定信号。测试信号可配置为单端信号，以执行特定管脚的独立测试。对于单端信号，电压检测装置可用来检测每条迹线上的逻辑低或高，以及定时。电压检测装置可用来测量信号输入以及输出。在复位或测试状态下都起作用的输出例如时钟也可由电压检测装置检测和验证。使用电压检测装置和FPGA，可以测量其它管脚上信号的定时、电平和频率，框54。
完成通电测试后或在进行每项测试时，结果可被报告给站控制器，框55。使用本文所述的测试设备，动态可重新配置逻辑器件可再次重新配置，框56，以执行更多测试。重新配置可以在逻辑级，或在输出管脚的物理特征内，或二者。然后可将新的测试信号加到仍然通电的DUT上，框57，并且这些结果被分析，框58。这些结果也被报告，框59，并且重新配置和更多测试可被反复重复，框60，直到DUT被充分测试为止。FPGA的灵活性质允许站控制器驱动复杂的测试例行程序，而不必改变任何硬件或连接。
虽然对各种实施例的说明主要是指结合集成电路插座来使用FPGA，但各种实施例也可与其它类型的测试控制器、电子器件及电子器件的载体一起使用。各种实施例也可用来执行不同于上述的测试。
本发明的实施例可以作为计算机程序产品提供，它可包括机器可读介质，其上存储有指令，这些指令可用来编程控制站、微控制器或其它电子器件以执行过程。机器可读介质可包括但不限于：软盘、光盘、CD-ROM、磁光盘、ROM、RAM、EPROM、EEPROM、磁卡或光卡、闪存、或适合于存储电子指令的其它类型介质或机器可读介质。而且，本发明的实施例也可作为计算机程序产品下载，其中该程序可通过实施在载波或其它传播介质中的数据信号从远程计算机或控制器经由通信链路(例如调制解调器或网络连接)传送到提出请求的计算机或控制器。
应理解，对于某些实现方案，可优选比上述实例更简单或更复杂的可重新配置逻辑器件、电压检测装置、插座以及印刷布线板。此外，对于特定实现方案，可优选更简单或更复杂的测试过程。所以，各个实现方案的配置和过程可各不相同，这取决于许多因素，例如DUT的性质、测试可用的时间、性能要求、技术改进或其它情况。本发明的实施例也可应用于使用不同于附图中所示器件的其它类型的系统。
在上述说明中，阐述了许多具体细节。但应理解，不用这些具体细节，本发明的实施例也可实现。例如，众所周知的等效材料可以代替本文所述的那些，而且同样，众所周知的等效技术也可代替所公开的特定重新配置和测试技术。在其它实例中，众所周知的结构和技术未详细示出，以免模糊了对本说明书的理解。
虽已就几个实施例对本发明的实施例作了说明，但所属领域的技术人员会认识到，本发明不限于所述实施例，而是在不背离所附权利要求书的精神和范围内，也可实现修改和改变。因此，本说明书应认为是说明性的而不是限制性的。

Claims (25)

1.一种方法，包括：
配置可重新配置逻辑器件以符合被测器件的输入标准；
施加测试信号到所述被测器件；
检测所述被测器件的输出结果；以及
分析所检测的输出结果。
2.如权利要求1所述的方法，还包括在配置之后对所述被测器件加电。
3.如权利要求1所述的方法，还包括报告所述分析。
4.如权利要求1所述的方法，还包括重新配置可配置逻辑器件以施加更多测试信号、施加所述更多测试信号、以及分析所述更多测试信号。
5.如权利要求4所述的方法，还包括重复重新配置和施加更多测试信号以及分析更多结果。
6.如权利要求1所述的方法，其中所述可配置逻辑器件包括现场可编程门阵列。
7.如权利要求1所述的方法，其中配置包括从通用站控制器向所述可重新配置逻辑器件发送命令。
8.如权利要求1所述的方法，其中配置包括设置所述可重新配置逻辑器件的输出管脚的电参数。
9.如权利要求1所述的方法，其中施加包括施加测试信号到所述被测器件的输入管脚，且分析包括检测所述输入管脚上的电压。
10.一种制品，包括机器可读介质，所述机器可读介质包含的数据在由机器存取时使所述机器执行以下操作，包括：
配置可重新配置逻辑器件以符合被测器件的输入标准；
施加测试信号到所述被测器件；
检测所述被测器件的输出结果；以及
分析所检测的输出结果。
11.如权利要求10所述的制品，其中所述数据还包括使所述机器执行更多操作的数据，所述更多操作包括在配置之后对所述被测器件加电。
12.如权利要求11所述的制品，其中所述数据还包括使所述机器执行更多操作的数据，所述更多操作包括重新配置可配置逻辑器件以施加更多测试信号、施加所述更多测试信号、以及分析所述更多测试信号。
13.如权利要求11所述的制品，其中配置包括从通用站控制器向所述可重新配置逻辑器件发送命令。
14.一种设备，包括：
可重新配置逻辑器件，它产生用于被测器件的测试信号，所述逻辑器件连接到所述被测器件和信号检测器，所述信号检测器检测所述逻辑器件和所述被测器件之间的信号。
15.如权利要求14所述的设备，其中所述逻辑器件连接到外部接口，以接收控制信号来运行针对所述被测器件的测试过程。
16.如权利要求14所述的设备，其中所述逻辑器件通过多个I/O管脚连接到所述被测器件，其中所述逻辑器件连接到外部接口，以接收控制信号来重新配置所述I/O管脚。
17.如权利要求14所述的设备，其中所述逻辑器件接收来自所述信号检测器的电压测量。
18.如权利要求14所述的设备，其中所述逻辑器件连接到所述信号检测器以进行双向通信，其中所述逻辑器件向所述信号检测器发送控制信号，并从所述信号检测器接收电压测量。
19.如权利要求14所述的设备，其中所述信号检测器包括电压比较器。
20.一种设备，包括：
可重新配置逻辑器件，它产生用于被测器件的测试信号；
插座，它承载所述被测器件；
信号检测器，它连接到所述可重新配置逻辑器件，以检测来自所述插座的连接器的信号；以及
电路板，它将所述可重新配置逻辑器件的管脚连接到所述插座的连接器。
21.如权利要求20所述的设备，还包括电源，以向由所述插座承载的被测器件供电。
22.如权利要求21所述的设备，还包括在所述电路板上的外部接口，以接收控制信号来控制所述电源。
23.如权利要求20所述的设备，还包括在所述电路板上的外部接口，以接收控制信号来重新配置所述可重新配置逻辑器件。
24.如权利要求20所述的设备，其中所述可重新配置逻辑器件包括现场可编程门阵列。
25.如权利要求20所述的设备，其中所述信号检测器包括电压比较器。
CNA200580035345XA 2004-10-28 2005-10-27 使用标准可重新配置逻辑器件对ic或电模块的低成本测试 Pending CN101416067A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/975,855 US7412342B2 (en) 2004-10-28 2004-10-28 Low cost test for IC's or electrical modules using standard reconfigurable logic devices
US10/975,855 2004-10-28

Publications (1)

Publication Number Publication Date
CN101416067A true CN101416067A (zh) 2009-04-22

Family

ID=35911186

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200580035345XA Pending CN101416067A (zh) 2004-10-28 2005-10-27 使用标准可重新配置逻辑器件对ic或电模块的低成本测试

Country Status (5)

Country Link
US (1) US7412342B2 (zh)
KR (1) KR100908947B1 (zh)
CN (1) CN101416067A (zh)
TW (1) TWI277749B (zh)
WO (1) WO2006050288A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101980036A (zh) * 2010-10-22 2011-02-23 福建鑫诺通讯技术有限公司 基于fpga实现的jtag测试方法
CN104122458A (zh) * 2013-04-27 2014-10-29 深圳市爱德特科技有限公司 一种测试器和基于fpga的测试器
CN104569780A (zh) * 2013-10-12 2015-04-29 深圳市爱德特科技有限公司 一种基于fpga的测试装置
CN104635102A (zh) * 2013-11-14 2015-05-20 富泰华工业（深圳）有限公司 电子元件检测装置及其检测方法
CN109239583A (zh) * 2018-10-22 2019-01-18 上海艾为电子技术股份有限公司 检测引脚悬空状态的电路

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10244583A1 (de) * 2002-09-25 2004-04-08 Dr. Johannes Heidenhain Gmbh Messsystem und Verfahren zu dessen Funktionsüberprüfung
KR100647370B1 (ko) * 2004-04-20 2006-11-23 주식회사 하이닉스반도체 멀티 프로토콜 시리얼 인터페이스 시스템
KR100867985B1 (ko) 2007-05-08 2008-11-10 주식회사 아이티엔티 Ｆｐｇａ를 이용한 반도체 테스트헤드 장치
TWM346801U (en) * 2008-05-09 2008-12-11 Princeton Technology Corp Testing device
US8838406B2 (en) * 2008-11-11 2014-09-16 Advantest (Singapore) Pte Ltd Re-configurable test circuit, method for operating an automated test equipment, apparatus, method and computer program for setting up an automated test equipment
TWI382185B (zh) * 2008-12-08 2013-01-11 Kinpo Elect Inc 電子字典的測試治具及其運行方法
US8176212B1 (en) * 2009-08-18 2012-05-08 Quickflex, Inc. Method and system for hierarchical and joinable behavior containers for reconfigurable computing
EP2982344B1 (en) * 2009-11-16 2019-05-15 New York Society for the Ruptured and Crippled Maintaining the Hospital for Special Surgery Elbow replacement apparatus
IT1398937B1 (it) * 2010-02-17 2013-03-28 St Microelectronics Srl Metodo per eseguire un testing elettrico di dispositivi elettronici
GB2484524A (en) * 2010-10-14 2012-04-18 Powervation Ltd Pin programming a power supply controller
KR101147141B1 (ko) * 2010-12-17 2012-05-25 한국항공우주연구원 Ｆｍｃ를 이용한 ｆｐｇａ 소자 테스트용 보드 어셈블리
US9759772B2 (en) 2011-10-28 2017-09-12 Teradyne, Inc. Programmable test instrument
US10776233B2 (en) 2011-10-28 2020-09-15 Teradyne, Inc. Programmable test instrument
US9470759B2 (en) 2011-10-28 2016-10-18 Teradyne, Inc. Test instrument having a configurable interface
CN103531247B (zh) * 2012-07-04 2016-08-03 纬创资通股份有限公司 测试装置
US20140125371A1 (en) * 2012-11-05 2014-05-08 Hermes Testing Solutions Inc. Stand alone multi-cell probe card for at-speed functional testing
CN104181451A (zh) * 2013-05-22 2014-12-03 英业达科技有限公司 测试装置及测试方法
US9282023B2 (en) * 2014-04-17 2016-03-08 Moxa Inc. Resistance arranging system and method based on RS-485 network
KR102094406B1 (ko) * 2014-07-11 2020-03-27 주식회사 아이에스시 테스트 인터페이스 유닛
JP6387822B2 (ja) * 2014-12-22 2018-09-12 株式会社デンソー 電子制御装置
CN105067988B (zh) * 2015-07-02 2018-03-30 英特尔公司 集成电路、集成电路测试装置以及方法
CN105510803A (zh) * 2015-12-30 2016-04-20 深圳市科美集成电路有限公司 集成电路测试装置和方法
US10181853B2 (en) * 2016-03-11 2019-01-15 Analog Devices Global Configurable hardware platform for measurement or control
US10789550B2 (en) * 2017-04-13 2020-09-29 Battelle Memorial Institute System and method for generating test vectors
TWI734877B (zh) * 2017-12-13 2021-08-01 英業達股份有限公司 使用usb且具電壓可調功能的jtag控制裝置及其方法
US11165434B2 (en) 2019-03-15 2021-11-02 Analog Devices International Unlimited Company Leakage reduction for multi-function configurable circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633813A (en) * 1994-05-04 1997-05-27 Srinivasan; Seshan R. Apparatus and method for automatic test generation and fault simulation of electronic circuits, based on programmable logic circuits
US6484280B1 (en) * 1999-09-30 2002-11-19 Agilent Technologies Inc. Scan path test support
US6940271B2 (en) * 2001-08-17 2005-09-06 Nptest, Inc. Pin electronics interface circuit
DE60306008T2 (de) * 2002-04-12 2007-01-11 Broadcom Corp., Irvine Einrichtungen und Verfahren für die Hochgeschwindigkeitsprüfung von Schaltungen mit hoher Pinzahl und mehreren Gigabit
US6959256B2 (en) * 2003-05-16 2005-10-25 Analog Devices, Inc. Universally accessible fully programmable memory built-in self-test (MBIST) system and method
US7127652B2 (en) * 2003-06-03 2006-10-24 Agilent Technologies, Inc. X-tree test method and apparatus in a multiplexed digital system
US7409617B2 (en) * 2004-09-30 2008-08-05 Credence Systems Corporation System for measuring characteristics of a digital signal
JP2005127765A (ja) * 2003-10-22 2005-05-19 Toshiba Corp 半導体試験モジュールおよび半導体装置の試験方法。
US20050138500A1 (en) * 2003-11-25 2005-06-23 Chimsong Sul Functional test design for testability (DFT) and test architecture for decreased tester channel resources

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101980036A (zh) * 2010-10-22 2011-02-23 福建鑫诺通讯技术有限公司 基于fpga实现的jtag测试方法
CN101980036B (zh) * 2010-10-22 2012-08-29 福建鑫诺通讯技术有限公司 基于fpga实现的jtag测试方法
CN104122458A (zh) * 2013-04-27 2014-10-29 深圳市爱德特科技有限公司 一种测试器和基于fpga的测试器
CN104569780A (zh) * 2013-10-12 2015-04-29 深圳市爱德特科技有限公司 一种基于fpga的测试装置
CN108333500A (zh) * 2013-10-12 2018-07-27 深圳市爱德特科技有限公司 一种基于ddr的测试装置
CN108362995A (zh) * 2013-10-12 2018-08-03 深圳市爱德特科技有限公司 一种创新的fpga的使用方法
CN108362996A (zh) * 2013-10-12 2018-08-03 深圳市爱德特科技有限公司 一种“近距离测试”理论及方法
CN104635102A (zh) * 2013-11-14 2015-05-20 富泰华工业（深圳）有限公司 电子元件检测装置及其检测方法
CN109239583A (zh) * 2018-10-22 2019-01-18 上海艾为电子技术股份有限公司 检测引脚悬空状态的电路

Also Published As

Publication number Publication date
WO2006050288A2 (en) 2006-05-11
WO2006050288A3 (en) 2009-02-26
KR20070074558A (ko) 2007-07-12
US20060100812A1 (en) 2006-05-11
TW200626917A (en) 2006-08-01
TWI277749B (en) 2007-04-01
US7412342B2 (en) 2008-08-12
KR100908947B1 (ko) 2009-07-22

Similar Documents

Publication Publication Date Title
CN101416067A (zh) 使用标准可重新配置逻辑器件对ic或电模块的低成本测试
CN101435841B (zh) 测试系统及方法
CN110268277B (zh) 用于印刷电路板的功能性测试器，以及相关的系统和方法
CN204595599U (zh) 基于CANoe的汽车电子控制器通用测试平台
JP5242400B2 (ja) ピンエレクトロニクスドライバ
CN101084445A (zh) 用于测试半导体器件的方法和系统
CN108761328A (zh) 电动工具开关测试装置及系统
JP4698680B2 (ja) 高電圧機能を備えたピンエレクトロニクス
CN109490763A (zh) 一种继电器单板通用测试装置及测试方法
US20090063085A1 (en) Pmu testing via a pe stage
CN114740339A (zh) 基于独立仪器仪表的集成电路的快速集成测试方法
CN207502674U (zh) 一种新集成电路测试仪测试扩展通道系统
CN112255562A (zh) 一种直流电源板卡性能测试系统及方法
CN206698228U (zh) 甚高频收发机自动测试硬件系统
CN105846263A (zh) 一种usb转接线、移动终端的充电测试方法及系统
CN201774675U (zh) 微型麦克风测试装置
CN101031809B (zh) 电路互联测试装置及其方法
CN106772202A (zh) 一种电能表rs485通信接口综合性能测试模组及方法
CN202916406U (zh) 一种基于边界扫描的焊点检测系统
CN217385736U (zh) 一种mcu的ate设备及其系统
CN108051767A (zh) 一种用于集成电路测试仪的自动诊断系统
CN211669544U (zh) 测试系统
CN112858786A (zh) 一种模块化电阻电压测量装置和方法
CN106153986A (zh) 用于裸芯片的测试接口板和用于裸芯片的测试系统
CN102043879A (zh) 一种改善多器件jtag链信号完整性的装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090422