JP6387822B2 - 電子制御装置 - Google Patents

電子制御装置 Download PDF

Info

Publication number
JP6387822B2
JP6387822B2 JP2014259022A JP2014259022A JP6387822B2 JP 6387822 B2 JP6387822 B2 JP 6387822B2 JP 2014259022 A JP2014259022 A JP 2014259022A JP 2014259022 A JP2014259022 A JP 2014259022A JP 6387822 B2 JP6387822 B2 JP 6387822B2
Authority
JP
Japan
Prior art keywords
input
level
output
buffer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014259022A
Other languages
English (en)
Other versions
JP2016119608A (ja
Inventor
青木 充
充 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014259022A priority Critical patent/JP6387822B2/ja
Publication of JP2016119608A publication Critical patent/JP2016119608A/ja
Application granted granted Critical
Publication of JP6387822B2 publication Critical patent/JP6387822B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Logic Circuits (AREA)

Description

本発明は、制御配線を介して互いに電気的に接続された第1回路と第2回路を有する電子制御装置に関するものである。
特許文献1に示されるように、シングルチップマイコンとLSIとがプルアップ抵抗器によってプルアップされたバスを介して接続されて成るモータ制御システムが知られている。シングルチップマイコンは入出力ポートを有しており、その入出力機能はシングルチップマイコンの内蔵バスコントローラによって制御される。この入出力ポートとLSIとの接続状態は以下に示す方法にて確認される。
先ず入出力ポートを出力ポートに設定し、L電位を出力する。次いで入出力ポートを入力ポートに切り換え、プルアップ抵抗器の時定数の遅れ時間分だけ待った後、入出力ポートの入力をチェックする。この際、プルアップ抵抗器がバスに正常に接続されていれば、入出力ポートの入力がプルアップ抵抗器によってH電位に変化しているので正常と判断できる。それとは反対に断線あるいはL電位との短絡のために入力がL電位の場合、異常と判断できる。
特開2001−327188号公報
上記したように特許文献1に示されるモータ制御システムでは、入力電位の変動に基づいて、プルアップ抵抗器とバスとの接続異常を検出している。しかしながらその異常を検出できたとしても、その異常が断線のためであるのか否かを判定できなかった。
そこで本発明は上記問題点に鑑み、2つの回路を接続する配線の断線を検出可能な電子制御装置を提供することを目的とする。
上記した目的を達成するための第1発明は、制御配線(90)を介して互いに電気的に接続された第1回路(10)と第2回路(50)とを有する電子制御装置であって、
第1回路は、内部回路(11)、制御配線に接続される第1端子(12)、内部回路の出力信号を第1端子に出力する出力バッファ(14)、第1端子に入力された信号を内部回路に入力する入力バッファ(15)、および、入力バッファに入力される電圧レベルをHiレベル若しくはLoレベルに保つ電圧固定部(16)を有し、
第2回路は、制御配線に接続される第2端子(52)、および、第2端子に接続された配線(57)とグランドとの間に設けられるプルダウン抵抗(58)若しくは配線と第2電源との間に設けられるプルアップ抵抗(59)を有し、
出力バッファと第1端子とを接続する出力配線(17)と、第1端子と入力バッファとを接続する入力配線(18)とが電気的に接続されており、
電圧固定部は、第1電源から入力配線へと向かって直列接続された第1抵抗(19)と第1スイッチ(21)、および、入力配線からグランドへと向かって直列接続された第2抵抗(20)と第2スイッチ(22)を有し、
出力バッファは、内部回路の出力信号を第1端子に出力する機能だけではなく、その出力をハイインピーダンスにするスリーステートバッファであり、
周期的に検査タイミングが到来すると、制御配線の状態が検査され、
検査タイミングにおいて、出力バッファの出力信号の電圧レベルがLoレベルであるとき、入力バッファに入力される電圧レベルがHiレベルであるか否かに応じて、制御配線の天絡検査が実施され、
検査タイミングにおいて、出力バッファの出力信号の電圧レベルがHiレベルであるとき、入力バッファに入力される電圧レベルがLoレベルであるか否かに応じて、制御配線の地絡検査が実施され、
検査タイミングにおいて、出力バッファの出力信号の電圧レベルがLoレベルであり、かつ、入力バッファに入力される電圧レベルがLoレベルであるとき、制御配線の断線検査が実施され、
断線検査が実施される際、内部回路は、制御配線が第1電源とグランド、若しくは、第2電源とグランドに接続されるように第1スイッチおよび第2スイッチの内の一方をオン状態として他方をオフ状態としつつ、出力バッファの出力をハイインピーダンスにすることを特徴とする。
例えば第2回路(50)がプルダウン抵抗(58)を有する場合、断線検査が実施される際、内部回路(11)は、制御配線(90)が第1電源とグランドとに接続されるように第1スイッチ(19)をオン状態として第2スイッチ(20)をオフ状態としつつ、出力バッファ(14)の出力をハイインピーダンスにする。したがって制御配線(90)に断線が無い場合、第1電源の電圧をV1、第1抵抗(19)の抵抗値をR1、プルダウン抵抗(58)の抵抗値をRdとすると、Rd×V1/(R1+Rd)に基づく電圧が入力バッファ(15)から内部回路(11)に入力される。これとは異なり制御配線(90)に断線がある場合、第1電源の電圧V1に基づく電圧が入力バッファ(15)から内部回路(11)に入力される。以上示したように制御配線(90)に断線が有る場合と無い場合とで内部回路(11)に入力される電圧が異なる。そのためこの相違に基づいて制御配線(90)の断線の有無を検出することができる。
なお、特許請求の範囲に記載の請求項、および、課題を解決するための手段それぞれに記載の要素に括弧付きで符号をつけている。この括弧付きの符号は実施形態に記載の各構成要素との対応関係を簡易的に示すためのものであり、実施形態に記載の要素そのものを必ずしも示しているわけではない。括弧付きの符号の記載は、いたずらに特許請求の範囲を狭めるものではない。
第1実施形態に係る電子制御装置の概略構成を示すブロック図である。 図1の破線で囲った領域Aの詳細を示すブロック図である。 制御配線の状態判定時におけるスイッチの状態と出力バッファの出力を示す図表である。 制御配線の状態判定を示すフローチャートである。 第2実施形態に係る電子制御装置の一部を拡大して示すブロック図である。 制御配線の状態判定時におけるスイッチの状態と出力バッファの出力を示す図表である。 制御配線の状態判定を示すフローチャートである。
以下、本発明の実施形態を図に基づいて説明する。
(第1実施形態)
図1〜図4に基づいて本実施形態に係る電子制御装置を説明する。図1に示すように電子制御装置100はマイコン10と駆動IC50を有する。マイコン10と駆動IC50とは制御配線90を介して電気的に接続され、駆動IC50は駆動配線91を介してアクチュエータ200と電気的に接続される。マイコン10はデジタルの制御信号を生成し、それを駆動IC50に出力する。駆動ICは制御信号に基づくアナログの駆動信号を生成し、それをアクチュエータ200に出力する。こうすることで電子制御装置100はアクチュエータ200の駆動を制御する。マイコン10が特許請求の範囲に記載の第1回路、駆動ICが特許請求の範囲に記載の第2回路に相当する。
マイコン10は、内部回路11、入出力端子12、および、入出力部13を有する。内部回路11にて上記の制御信号が生成され、その制御信号が入出力部13を介して入出力端子12に出力される。この入出力端子12に上記の制御配線90の一端が接続されている。駆動IC50は、駆動回路51、入力端子52、入力部53、出力端子54、および、出力部55を有する。入力端子52に上記の制御配線90の他端が接続され、上記の制御信号が入力部53を介して駆動回路51に入力される。駆動回路51にて上記の駆動信号が生成され、この駆動信号が出力部55、出力端子54、および、駆動配線91を介してアクチュエータ200に出力される。入出力端子12が特許請求の範囲に記載の第1端子に相当し、入力端子52が特許請求の範囲に記載の第2端子に相当する。
内部回路11は上記したように制御信号を生成するとともに、制御配線90の状態を判定する。内部回路11は制御配線90の状態が正常であるのか、それとも異常であるのか(天絡、地絡、若しくは、断線であるのか)を判定する。この制御配線90の状態判定については後で詳説する。
次に、図2に基づいてマイコン10と駆動IC50との接続構造について説明する。上記の入出力部13は、出力バッファ14、入力バッファ15、および、電圧固定部16を有する。出力バッファ14はいわゆるスリーステートバッファであり、動作モードとして通常モードとハイインピーダンスモード(以下、ハイモードと示す)とを有する。出力バッファ14は通常モードにおいて入力信号をそのまま出力信号として出力する。しかしながら出力バッファ14はハイモードにおいて入力信号に関わらずに出力信号をハイインピーダンスにする。上記のようにアクチュエータ200を駆動制御する場合、および、制御配線90の天絡および地絡を検出する場合、出力バッファ14は通常モードとなる。しかしながら制御配線90の断線を検出する場合、出力バッファ14はハイモードとなる。このような出力バッファ14のモードの切り換えは内部回路11にて行われる。これに対して入力バッファ15は、アクチュエータ200の駆動制御や制御配線90の状態判定に関わらず、入力信号をそのまま出力信号として出力する機能を果たす。
図2に示すように出力バッファ14の出力端子は出力配線17を介して入出力端子12に接続されている。そしてこの出力配線17に入力配線18の一端が接続され、入力配線18の他端が入力バッファ15の入力端子に接続されている。これにより出力バッファ14の出力信号が出力配線17を介して入出力端子12に入力され、出力配線17と入力配線18を介して入力バッファ15に入力される。また出力バッファ14の出力信号は入出力端子12に接続された制御配線90、および、入力端子52を介して入力部53に入力される。
電圧固定部16は、入力バッファ15に入力される電圧レベルをHiレベル若しくはLoレベルに保つものである。電圧固定部16は2つの抵抗19,20と2つのスイッチ21,22を有している。第1電源から入力配線18に向かって第1抵抗19と第1スイッチ21とが順に直列接続され、入力配線18からグランドに向かって第2スイッチ22と第2抵抗20とが順に直列接続されている。これにより出力バッファ14の出力信号がハイインピーダンスで入出力端子12に何も接続されていない状態で第1スイッチ21がオン状態、第2スイッチ22がオフ状態に制御されると、入力バッファ15に第1電源の電源電圧に基づく電圧が入力される。すなわち入力バッファ15にHiレベルの電圧が印加される。同様にして出力バッファ14の出力信号がハイインピーダンスで入出力端子12に何も接続されていない状態で第1スイッチ21がオフ状態、第2スイッチ22がオン状態に制御されると、入力バッファ15にグランド電位が入力される。すなわち入力バッファ15にLoレベルの電圧が印加される。上記のようにアクチュエータ200を駆動制御する場合、および、制御配線90の天絡および地絡を検出する場合、スイッチ21,22はオフ状態となる。しかしながら制御配線90の断線を検出する場合、第1スイッチ21はオン状態、第2スイッチ22はオフ状態となる。このようなスイッチ21,22のオン状態とオフ状態の制御は内部回路11にて行われる。
上記の入力部53は入力バッファ56とプルダウン抵抗58を有する。入力バッファ56と入力端子52とが入力配線57を介して電気的に接続され、入力配線57とグランドとの間にプルダウン抵抗58が設けられている。これにより制御配線90を介してマイコン10側から入力された信号が、入力バッファ56とプルダウン抵抗58に入力される。なお入力端子52に何も接続されていない場合、入力バッファ56にグランド電位が入力される。すなわち入力バッファ56にLoレベルの電圧が印加される。
次に、内部回路11のスイッチ21,22および出力バッファ14の制御と、制御配線90の状態判定を説明する。内部回路11はアクチュエータ200を制御している際に、定期的に制御配線90の状態判定を行う。内部回路11はアクチュエータ200を制御している際、スイッチ21,22それぞれをオフ状態としつつ、出力バッファ14を通常モードにする。このスイッチ21,22の状態と出力バッファ14の動作モードは、図3に示すように制御配線90の天絡と地絡を検査する際においても同じである。しかしながら天絡と地絡を検査する際に内部回路11から出力バッファ14に出力する信号(以下、出力信号と示す)は互いに異なる。すなわち天絡を検出する際の出力信号はLoレベルであり、地絡を検出する際の出力信号はHiレベルである。出力信号がLoレベルの場合、制御配線90が天絡していない限り、入力バッファ15にはLoレベルの電圧が入力されることが期待される。そのため入力バッファ15から入力される電圧(以下、入力電圧と示す)がLoレベルの場合、内部回路11は制御配線90に天絡が生じていないと判定する。これとは異なり入力電圧がHiレベルの場合、内部回路11は制御配線90に天絡が生じていると判定する。また出力信号がHiレベルの場合、制御配線90が地絡していない限り、入力バッファ15にはHiレベルの電圧が入力されることが期待される。そのため入力電圧がHiレベルの場合、内部回路11は制御配線90に地絡が生じていないと判定する。これとは異なり入力電圧がLoレベルの場合、内部回路11は制御配線90に天絡が生じていると判定する。
上記したように天絡と地絡を検出する際、スイッチ21,22の状態と出力バッファ14の動作モードそれぞれは、アクチュエータ200を制御する際と同一であり、内部回路11はスイッチ21,22の状態と出力バッファ14の動作モードを切り換えない。しかしながら断線を検出する場合、図3に示すように内部回路11は第1スイッチ21をオフ状態からオン状態に切り換え、出力バッファ14を通常モードからハイモードに切り換える。こうして第1電源を入力配線18に接続するとともに出力バッファ14の出力をハイインピーダンスにする。この場合、第1電源とグランドとが第1抵抗19、第1スイッチ21、入力配線18、出力配線17、入出力端子12、制御配線90、入力端子52、入力配線57、および、プルダウン抵抗58を介して接続されることになる。したがって制御配線90に断線が生じていない場合、第1電源からグランドへと向かって電流が流れ、第1抵抗19とプルダウン抵抗58との間の中点電位が入力バッファ15に入力される。第1電源の電圧をV1、第1抵抗19の抵抗値をR1、プルダウン抵抗の抵抗値をRdとすると、上記の中点電位はRd×V1/(R1+Rd)となる。この中点電位は内部回路11にてLoレベルと判定されるように設定される。これとは異なり制御配線90に断線が生じている場合、上記の電流が流れることが無くなり、入力バッファ15に電圧V1に基づく電圧が入力される。すなわち入力バッファ15にHiレベルの電圧が印加される。以上により内部回路11は、入力電圧がLoレベルの場合に制御配線90に断線が生じていないと判定し、Hiレベルの場合に制御配線90に断線が生じていると判定する。
次に、内部回路11の制御配線90の状態判定を図4に基づいて説明する。図4に示すように内部回路11はステップS10において検査タイミングであるか否かを判定する。検査タイミングではないと判定した場合、内部回路11はステップS10を繰り返し、検査タイミングであると判定した場合、内部回路11はステップS20へと進む。この検査タイミングはミリセカンドオーダーで周期的に設定され、地絡判定、天絡判定、断線判定のいずれか1つが行われる。この検査タイミングにおいて上記の3つの判定のいずれが行われるのかは、下記に示すように出力信号と入力電圧によって定められる。
ステップS20へ進むと内部回路11は、現在の出力信号の電圧レベルがLoレベルか否かを判定する。出力信号の電圧レベルがLoレベルではなくHiレベルであると判定すると、内部回路11は地絡判定を行うべくステップS30へと進む。これとは異なり出力信号の電圧レベルがLoレベルであると判定すると、内部回路11は天絡判定若しくは断線判定を行うべくステップS40へと進む。
ステップS30へ進むと内部回路11は入力電圧を読み込み、ステップS50へと進む。
ステップS50へ進むと内部回路11は制御配線90に地絡が生じているか否かを判定するべく、入力電圧がHiレベルか否かを判定する。入力電圧がHiレベルではなくLoレベルであると判定すると内部回路11はステップS60へと進み、制御配線90に地絡が生じていると判定する。そして内部回路11は状態判定を終了する。これとは異なり入力電圧がLoレベルであると判定すると内部回路11はステップS70へと進み、制御配線90に地絡が生じておらず正常であると判定する。そして内部回路11は状態判定を終了する。
フローを遡り、ステップS20において出力信号はLoレベルであると判定してステップS40へ進むと、内部回路11は入力電圧を読み込む。そして内部回路11はステップS80へと進む。
ステップS80へ進むと内部回路11は制御配線90に天絡が生じているか否かを判定するべく、入力電圧がLoレベルか否かを判定する。入力電圧がLoレベルではなくHiレベルであると判定すると内部回路11はステップS90へと進み、制御配線90に天絡が生じていると判定する。そして内部回路11は状態判定を終了する。これとは異なり入力電圧がLoレベルであると判定すると、内部回路11は断線判定を行うべくステップS100へと進む。
ステップS100へ進むと内部回路11は出力バッファ14を通常モードからハイモードに切り換え、出力バッファ14の出力信号をハイインピーダンスにする。そして内部回路11はステップS110へと進み、第1スイッチ21をオフ状態からオン状態に切り換える。この後に内部回路11はステップS120へと進む。
ステップS120へ進むと内部回路11は入力電圧を読み込み、ステップS130へと進む。
ステップS130へ進むと内部回路11は制御配線90に断線が生じているか否かを判定するべく、入力電圧がLoレベルか否かを判定する。入力電圧がLoレベルではなくHiレベルであると判定すると内部回路11はステップS140へと進み、制御配線90に断線が生じていると判定する。そして内部回路11はステップS160へと進む。これとは異なり入力電圧がLoレベルであると判定すると内部回路11はステップS150へと進み、制御配線90に断線が生じておらず正常であると判定する。そして内部回路11はステップS160へと進む。
ステップS160へ進むと内部回路11は第1スイッチ21をオン状態からオフ状態に切り換える。そして内部回路11はステップS170へと進み、出力バッファ14をハイモードから通常モードに切り換える。そして内部回路11は状態判定を終了する。
次に、本実施形態に係る電子制御装置100の作用効果を説明する。上記したように内部回路11は断線を検出する際に第1スイッチ21をオン状態、出力バッファ14をハイモードにする。この状態において制御配線90に断線が無い場合、Rd×V1/(R1+Rd)に基づく電圧(Loレベルの電圧)が内部回路11に入力される。これとは異なり制御配線90に断線がある場合、第1電源の電圧V1に基づく電圧(Hiレベルの電圧)が内部回路11に入力される。このように制御配線90に断線が有る場合と無い場合とでは入力電圧が異なるため、この相違に基づいて制御配線90の断線の有無を検出することができる。
また内部回路11は出力信号がHiレベルの時に地絡を検出する。制御配線90が地絡していない場合、入力電圧はHiレベルになる。これとは異なり制御配線90が地絡している場合、入力電圧はLoレベルになる。このように制御配線90が地絡している場合としていない場合とでは入力電圧が異なるため、この相違に基づいて制御配線90の地絡の有無を検出することができる。
最後に内部回路11は出力信号がLoレベルの時に天絡を検出する。制御配線90が天絡していない場合、入力電圧はLoレベルになる。これとは異なり制御配線90が天絡している場合、入力電圧はHiレベルになる。このように制御配線90が天絡している場合としていない場合とでは入力電圧が異なるため、この相違に基づいて制御配線90の天絡の有無を検出することができる。
以上により本実施形態に係る電子制御装置100によれば、制御配線90の異常状態として、断線、天絡、地絡それぞれを区別して判定することができる。
(第2実施形態)
次に、本発明の第2実施形態を図5〜図7に基づいて説明する。第2実施形態に係る電子制御装置は上記した実施形態によるものと共通点が多い。そのため以下においては共通部分の説明を省略し、異なる部分を重点的に説明する。また以下においては上記した実施形態で示した要素と同一の要素には同一の符号を付与する。
第1実施形態では、入力部53がプルダウン抵抗58を有する例を示した。これに対し本実施形態では、入力部53がプルアップ抵抗59を有する点を特徴とする。図5に示すように第2電源と入力配線57との間にプルアップ抵抗59が設けられる。
図3および図6に示すように、本実施形態においても天絡検査と地絡検査は第1実施形態と同様である。しかしながら断線検査では、第1実施形態とは異なり第2スイッチ22をオフ状態からオン状態に切り換える。この場合、第2電源とグランドとがプルアップ抵抗59、入力配線57、入力端子52、制御配線90、入出力端子12、出力配線17、入力配線18、第2スイッチ22、および、第2抵抗20を介して接続されることになる。したがって制御配線90に断線が生じていない場合、第2電源からグランドへと向かって電流が流れ、プルアップ抵抗59と第2抵抗20との間の中点電位が入力バッファ15に入力される。第2電源の電圧をV2、プルアップ抵抗59の抵抗値をRu、第2抵抗20の抵抗値をR2とすると、上記の中点電位はR2×V2/(Ru+R2)となる。この中点電位は内部回路11にてHiレベルと判定されるように設定される。これとは異なり制御配線90に断線が生じている場合、上記の電流が流れることが無くなり、入力バッファ15にグランド電位が入力される。すなわち入力バッファ15にLoレベルの電圧が印加される。以上により内部回路11は入力電圧がHiレベルの場合に制御配線90に断線が生じていないと判定し、Loレベルの場合に制御配線90に断線が生じていると判定する。
次に、内部回路11の制御配線90の状態判定を図7に基づいて説明する。図7に示すようにステップS210において内部回路11は検査タイミングであるか否かを判定する。検査タイミングではないと判定した場合、内部回路11はステップS210を繰り返し、検査タイミングであると判定した場合、内部回路11はステップS220へと進む。
ステップS220へ進むと内部回路11は、現在の出力信号の電圧レベルがHiレベルか否かを判定する。出力信号の電圧レベルがLoレベルであると判定すると、内部回路11は天絡判定を行うべくステップS230へと進む。これとは異なり出力信号の電圧レベルがHiレベルであると判定すると、内部回路11は地絡判定若しくは断線判定を行うべくステップS240へと進む。
ステップS230へ進むと内部回路11は入力電圧を読み込み、ステップS250へと進む。
ステップS250へ進むと内部回路11は入力電圧がLoレベルか否かを判定する。入力電圧がHiレベルであると判定すると内部回路11はステップS260へと進み、制御配線90に天絡が生じていると判定する。そして内部回路11は状態判定を終了する。これとは異なり入力電圧がLoレベルであると判定すると内部回路11はステップS270へと進み、制御配線90に天絡が生じていないと判定する。そして内部回路11は状態判定を終了する。
フローを遡り、ステップS220において出力信号はHiレベルであると判定してステップS240へ進むと、内部回路11は入力電圧を読み込む。そして内部回路11はステップS280へと進む。
ステップS280へ進むと内部回路11は制御配線90に地絡が生じているか否かを判定するべく、入力電圧がHiレベルか否かを判定する。入力電圧がLoレベルであると判定すると内部回路11はステップS290へと進み、制御配線90に地絡が生じていると判定する。そして内部回路11は状態判定を終了する。これとは異なり入力電圧がHiレベルであると判定すると、内部回路11は断線判定を行うべくステップS300へと進む。
ステップS300へ進むと内部回路11は出力バッファ14を通常モードからハイモードに切り換える。そして内部回路11はステップS310へと進み、第2スイッチ22をオフ状態からオン状態に切り換える。その後に内部回路11はステップS320へと進む。
ステップS320へ進むと内部回路11は入力電圧を読み込み、ステップS330へと進む。
ステップS330へ進むと内部回路11は制御配線90に断線が生じているか否かを判定するべく、入力電圧がHiレベルか否かを判定する。入力電圧がLoレベルであると判定すると内部回路11はステップS340へと進み、制御配線90に断線が生じていると判定する。そして内部回路11はステップS360へと進む。これとは異なり入力電圧がHiレベルであると判定すると内部回路11はステップS350へと進み、制御配線90に断線が生じていないと判定する。そして内部回路11はステップS360へと進む。
ステップS360へ進むと内部回路11は第2スイッチ22をオン状態からオフ状態に切り換える。そして内部回路11はステップS370へと進み、出力バッファ14をハイモードから通常モードに切り換える。そして内部回路11は状態判定を終了する。
以上により本実施形態に係る電子制御装置100は第1実施形態に記載の電子制御装置100と同様にして、制御配線90の異常状態として、断線、天絡、地絡それぞれを区別して判定することができる。
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
各実施形態では制御対象であるアクチュエータ200が何であるのかを具体的に述べていなかった。しかしながらアクチュエータ200としては特に限定されず、例えばコイルを有するモータやリレー回路などを採用することができる。
図1では入出力部13、入出力端子12、制御配線90、入力端子52、入力部53、出力部55、出力端子54、および、駆動配線91それぞれの数が3つである例を示した。しかしながらこれらの個数としては上記例に限定されず、単数でも2つでも4つ以上でもよい。
10…マイコン、11…内部回路、12…入出力端子、14…出力バッファ、15…入力バッファ、16…電圧固定部、17…出力配線、18…入力配線、19…第1抵抗、20…第2抵抗、21…第1スイッチ、22…第2スイッチ、50…駆動IC、52…入力端子、57…入力配線、58…プルダウン抵抗、59…プルアップ抵抗、90…制御配線、100…電子制御装置

Claims (7)

  1. 制御配線(90)を介して互いに電気的に接続された第1回路(10)と第2回路(50)とを有する電子制御装置であって、
    前記第1回路は、内部回路(11)、前記制御配線に接続される第1端子(12)、前記内部回路の出力信号を前記第1端子に出力する出力バッファ(14)、前記第1端子に入力された信号を前記内部回路に入力する入力バッファ(15)、および、前記入力バッファに入力される電圧レベルをHiレベル若しくはLoレベルに保つ電圧固定部(16)を有し、
    前記第2回路は、前記制御配線に接続される第2端子(52)、および、前記第2端子に接続された配線(57)とグランドとの間に設けられるプルダウン抵抗(58)若しくは前記配線と第2電源との間に設けられるプルアップ抵抗(59)を有し、
    前記出力バッファと前記第1端子とを接続する出力配線(17)と、前記第1端子と前記入力バッファとを接続する入力配線(18)とが電気的に接続されており、
    前記電圧固定部は、第1電源から前記入力配線へと向かって直列接続された第1抵抗(19)と第1スイッチ(21)、および、前記入力配線から前記グランドへと向かって直列接続された第2抵抗(20)と第2スイッチ(22)を有し、
    前記出力バッファは、前記内部回路の出力信号を前記第1端子に出力する機能だけではなく、その出力をハイインピーダンスにするスリーステートバッファであり、
    周期的に検査タイミングが到来し、その検査タイミングで前記制御配線の状態が検査され、
    前記検査タイミングにおいて、前記出力バッファの出力信号の電圧レベルがLoレベルであるとき、前記入力バッファに入力される電圧レベルがHiレベルであるか否かに応じて、前記制御配線の天絡検査が実施され、
    前記検査タイミングにおいて、前記出力バッファの出力信号の電圧レベルがHiレベルであるとき、前記入力バッファに入力される電圧レベルがLoレベルであるか否かに応じて、前記制御配線の地絡検査が実施され、
    前記検査タイミングにおいて、前記出力バッファの出力信号の電圧レベルがLoレベルであり、かつ、前記入力バッファに入力される電圧レベルがLoレベルであるとき、前記制御配線の断線検査が実施され、
    前記断線検査が実施される際、前記内部回路は、前記制御配線が前記第1電源と前記グランド、若しくは、前記第2電源と前記グランドに接続されるように前記第1スイッチおよび前記第2スイッチの内の一方をオン状態として他方をオフ状態としつつ、前記出力バッファの出力をハイインピーダンスにすることを特徴とする電子制御装置。
  2. 前記第2回路は前記プルダウン抵抗(58)を有し、
    前記断線検査が実施される際、前記内部回路は、前記制御配線が前記第1電源と前記グランドとに接続されるように前記第1スイッチをオン状態として前記第2スイッチをオフ状態としつつ、前記出力バッファの出力をハイインピーダンスにすることを特徴とする請求項1に記載の電子制御装置。
  3. 前記第1電源の電圧をV1、前記第1抵抗の抵抗値をR1、前記プルダウン抵抗の抵抗値をRdとすると、
    前記断線検査が実施される際、前記内部回路は、Rd×V1/(R1+Rd)に基づく電圧が前記入力バッファから入力された場合に前記制御配線は正常であると判定し、前記第1電源の電圧V1に基づく電圧が前記入力バッファから入力された場合に前記制御配線に断線が生じていると判定することを特徴とする請求項2に記載の電子制御装置。
  4. 前記第2回路は前記プルアップ抵抗(59)を有し、
    前記断線検査が実施される際、前記内部回路は、前記制御配線が前記第2電源と前記グランドとに接続されるように前記第1スイッチをオフ状態として前記第2スイッチをオン状態としつつ、前記出力バッファの出力をハイインピーダンスにすることを特徴とする請求項1に記載の電子制御装置。
  5. 前記第2電源の電圧をV2、前記プルアップ抵抗の抵抗値をRu、前記第2抵抗の抵抗値をR2とすると、
    前記断線検査が実施される際、前記内部回路は、R2×V2/(Ru+R2)に基づく電圧が前記入力バッファから入力された場合に前記制御配線は正常であると判定し、前記グランドの電位が前記入力バッファから入力された場合に前記制御配線に断線が生じていると判定することを特徴とする請求項4に記載の電子制御装置。
  6. 制御配線(90)を介して互いに電気的に接続された第1回路(10)と第2回路(50)とを有する電子制御装置であって、
    前記第1回路は、内部回路(11)、前記制御配線に接続される第1端子(12)、前記内部回路の出力信号を前記第1端子に出力する出力バッファ(14)、前記第1端子に入力された信号を前記内部回路に入力する入力バッファ(15)、および、前記入力バッファに入力される電圧レベルをHiレベルに保つ電圧固定部(16)を有し、
    前記第2回路は、前記制御配線に接続される第2端子(52)、および、前記第2端子に接続された配線(57)とグランドとの間に設けられるプルダウン抵抗(58)を有し、
    前記出力バッファと前記第1端子とを接続する出力配線(17)と、前記第1端子と前記入力バッファとを接続する入力配線(18)とが電気的に接続されており、
    前記電圧固定部は、第1電源から前記入力配線へと向かって直列接続された第1抵抗(19)と第1スイッチ(21)を有し、
    前記出力バッファは、前記内部回路の出力信号を前記第1端子に出力する機能だけではなく、その出力をハイインピーダンスにするスリーステートバッファであり、
    周期的に検査タイミングが到来し、その検査タイミングで前記制御配線の状態が検査され、
    前記検査タイミングにおいて、前記出力バッファの出力信号の電圧レベルがLoレベルであるとき、前記入力バッファに入力される電圧レベルがHiレベルであるか否かに応じて、前記制御配線の天絡検査が実施され、
    前記検査タイミングにおいて、前記出力バッファの出力信号の電圧レベルがHiレベルであるとき、前記入力バッファに入力される電圧レベルがLoレベルであるか否かに応じて、前記制御配線の地絡検査が実施され、
    前記検査タイミングにおいて、前記出力バッファの出力信号の電圧レベルがLoレベルであり、かつ、前記入力バッファに入力される電圧レベルがLoレベルであるとき、前記制御配線の断線検査が実施され、
    前記断線検査が実施される際、前記内部回路は、前記制御配線が前記第1電源と前記グランドに接続されるように前記第1スイッチをオン状態としつつ、前記出力バッファの出力をハイインピーダンスにすることを特徴とする電子制御装置。
  7. 制御配線(90)を介して互いに電気的に接続された第1回路(10)と第2回路(50)とを有する電子制御装置であって、
    前記第1回路は、内部回路(11)、前記制御配線に接続される第1端子(12)、前記内部回路の出力信号を前記第1端子に出力する出力バッファ(14)、前記第1端子に入力された信号を前記内部回路に入力する入力バッファ(15)、および、前記入力バッファに入力される電圧レベルをLoレベルに保つ電圧固定部(16)を有し、
    前記第2回路は、前記制御配線に接続される第2端子(52)、および、前記第2端子に接続された配線(57)と第2電源との間に設けられるプルアップ抵抗(59)を有し、
    前記出力バッファと前記第1端子とを接続する出力配線(17)と、前記第1端子と前記入力バッファとを接続する入力配線(18)とが電気的に接続されており、
    前記電圧固定部は、前記入力配線から前記グランドへと向かって直列接続された第2抵抗(20)と第2スイッチ(22)を有し、
    前記出力バッファは、前記内部回路の出力信号を前記第1端子に出力する機能だけではなく、その出力をハイインピーダンスにするスリーステートバッファであり、
    周期的に検査タイミングが到来し、その検査タイミングで前記制御配線の状態が検査され、
    前記検査タイミングにおいて、前記出力バッファの出力信号の電圧レベルがLoレベルであるとき、前記入力バッファに入力される電圧レベルがHiレベルであるか否かに応じて、前記制御配線の天絡検査が実施され、
    前記検査タイミングにおいて、前記出力バッファの出力信号の電圧レベルがHiレベルであるとき、前記入力バッファに入力される電圧レベルがLoレベルであるか否かに応じて、前記制御配線の地絡検査が実施され、
    前記検査タイミングにおいて、前記出力バッファの出力信号の電圧レベルがLoレベルであり、かつ、前記入力バッファに入力される電圧レベルがLoレベルであるとき、前記制御配線の断線検査が実施され、
    前記断線検査が実施される際、前記内部回路は、前記制御配線が前記第2電源と前記グランドに接続されるように前記第2スイッチをオン状態としつつ、前記出力バッファの出力をハイインピーダンスにすることを特徴とする電子制御装置。
JP2014259022A 2014-12-22 2014-12-22 電子制御装置 Active JP6387822B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014259022A JP6387822B2 (ja) 2014-12-22 2014-12-22 電子制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014259022A JP6387822B2 (ja) 2014-12-22 2014-12-22 電子制御装置

Publications (2)

Publication Number Publication Date
JP2016119608A JP2016119608A (ja) 2016-06-30
JP6387822B2 true JP6387822B2 (ja) 2018-09-12

Family

ID=56242483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014259022A Active JP6387822B2 (ja) 2014-12-22 2014-12-22 電子制御装置

Country Status (1)

Country Link
JP (1) JP6387822B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823074A (ja) * 1994-07-05 1996-01-23 Mitsubishi Denki Semiconductor Software Kk 半導体集積装置
JPH11118864A (ja) * 1997-10-17 1999-04-30 Canon Inc 回路網接続状態の自己診断方式
JP4294159B2 (ja) * 1999-05-06 2009-07-08 株式会社ルネサステクノロジ 半導体集積回路装置
JP3645748B2 (ja) * 1999-06-25 2005-05-11 日本電気エンジニアリング株式会社 半田不良検査装置
JP3698015B2 (ja) * 2000-05-18 2005-09-21 松下電器産業株式会社 モータ制御システムの自己診断方法
US7412342B2 (en) * 2004-10-28 2008-08-12 Intel Corporation Low cost test for IC's or electrical modules using standard reconfigurable logic devices

Also Published As

Publication number Publication date
JP2016119608A (ja) 2016-06-30

Similar Documents

Publication Publication Date Title
US8699193B2 (en) Protection circuit for a power conversion apparatus
US8908748B2 (en) Interface circuit and method for enabling an output driver of the interface circuit
JP2007285969A (ja) スイッチ故障検出回路
JP2018196285A (ja) 電源制御装置、溶着検出方法およびリレー溶着検出装置
JP6387822B2 (ja) 電子制御装置
JP2010230477A (ja) 制御装置
JP4684917B2 (ja) 電子制御装置
JP2010230563A (ja) アナログ信号入力回路の異常検出方法および制御装置
JP2012088181A (ja) 過電流検出遮断回路の検査装置
JP6182329B2 (ja) 半導体装置
US20080012625A1 (en) Trimmer device and related trimming method
JP2011178237A (ja) 信号入力装置及び車載処理システム
TWI603306B (zh) 面板驅動電路
KR101224523B1 (ko) 멀티 드롭 통신 회로의 데이터 라인 이상 감지회로
JP2006042081A (ja) 端末制御システム
JP4495124B2 (ja) 信号処理装置、信号処理装置を備える車両用制御ユニットおよび車両用制御ユニットを備える車両
JP2010008178A (ja) コネクタ接続制御装置、コネクタ接続制御方法およびコネクタ接続制御プログラム
JP2019041198A (ja) 負荷制御装置及び負荷制御方法
JP2006209470A (ja) 入力モジュール
US10845429B2 (en) Electronic control device
JP2020180809A (ja) 半導体装置
JP4304964B2 (ja) 半導体回路装置及び半導体回路装置の検査装置
JP5068394B1 (ja) 制御システム、制御装置、接続線および駆動装置
JP2015175676A (ja) 電子制御装置
JP5637978B2 (ja) A/d変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180730

R151 Written notification of patent or utility model registration

Ref document number: 6387822

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250