JP6182329B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6182329B2 JP6182329B2 JP2013038227A JP2013038227A JP6182329B2 JP 6182329 B2 JP6182329 B2 JP 6182329B2 JP 2013038227 A JP2013038227 A JP 2013038227A JP 2013038227 A JP2013038227 A JP 2013038227A JP 6182329 B2 JP6182329 B2 JP 6182329B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- semiconductor device
- voltage
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 129
- 238000007689 inspection Methods 0.000 claims description 186
- 238000012360 testing method Methods 0.000 claims description 53
- 230000005856 abnormality Effects 0.000 claims description 17
- 230000002159 abnormal effect Effects 0.000 claims description 12
- 238000012544 monitoring process Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 17
- 230000000630 rising effect Effects 0.000 description 17
- 238000012545 processing Methods 0.000 description 10
- 101100493731 Arabidopsis thaliana BBX21 gene Proteins 0.000 description 9
- 101100493735 Arabidopsis thaliana BBX25 gene Proteins 0.000 description 9
- 101100096895 Mus musculus Sult2a2 gene Proteins 0.000 description 9
- 101100311254 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) STH1 gene Proteins 0.000 description 9
- 101100277996 Symbiobacterium thermophilum (strain T / IAM 14863) dnaA gene Proteins 0.000 description 9
- 102100029136 Collagen alpha-1(II) chain Human genes 0.000 description 8
- 102100033825 Collagen alpha-1(XI) chain Human genes 0.000 description 8
- 101000771163 Homo sapiens Collagen alpha-1(II) chain Proteins 0.000 description 8
- 101000710623 Homo sapiens Collagen alpha-1(XI) chain Proteins 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000009499 grossing Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 101100493728 Arabidopsis thaliana BBX18 gene Proteins 0.000 description 5
- 101100493732 Arabidopsis thaliana BBX22 gene Proteins 0.000 description 5
- 101100247799 Symbiobacterium thermophilum (strain T / IAM 14863) recF gene Proteins 0.000 description 5
- 208000036351 autosomal dominant otospondylomegaepiphyseal dysplasia Diseases 0.000 description 5
- 238000004092 self-diagnosis Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
ここで、電源品質検査回路22aの動作について説明する。図6に実施の形態1にかかる半導体装置1において異常が発生していない(例えば、パッドPD2aにおいて断線が生じていない)場合の電源品質検査回路22aの動作を示すタイミングチャートを示す。
そのため、テストクロック信号S3aの立ち上がりエッジが入力されるタイミングt0、t2、t4の後のノイズ発生期間において、比較器40の出力信号STH1及び比較器45の出力信号STH2にパルスが生成される。そして、出力信号STH1、STL1のパルスの立ち上がりエッジに応じてSRラッチ回路41、46の出力信号STH2、STL2がハイレベルとなる。そして、テストクロック信号S3aの立ち下がりエッジが入力されるタイミングt1、t3において、フリップフロップ回路42、47が出力信号STH2、STL2の論理レベルに応じて出力信号STH3、STL3の論理レベルを切り替える。その後、フリップフロップ回路44、45及びフリップフロップ回路48、49は、テストクロック信号S3aの立ち上がりエッジが入力される毎に、前段の回路の出力信号の論理レベルに応じて出力信号の論理レベルを切り替える。
実施の形態2では、実施の形態1にかかる半導体装置1の別の形態である半導体装置2について説明する。実施の形態2にかかる半導体装置2のブロック図を図9に示す。図9に示すように、実施の形態2にかかる半導体装置2では、故障判別回路12に代えて故障判別回路14を有する。なお、実施の形態2にかかる半導体装置2の説明において、実施の形態1において説明した構成要素と同じ構成要素については、実施の形態1と同じ符号を付して説明を省略する。
実施の形態3では、実施の形態1にかかる半導体装置1の別の形態である半導体装置2について説明する。実施の形態3にかかる半導体装置3のブロック図を図11に示す。図11に示すように、実施の形態3にかかる半導体装置3では、定電圧生成回路10a、10bを外付け部品として実装するものである。そのため、図11に示す半導体装置3では、外部に設けられた定電圧生成回路10により生成された電源電圧が外部電源供給配線網PWReに供給される。また、外部電源供給配線網PWReに供給された電源電圧は、パッドPD1a及びパッドPD1bを介して内部電源供給配線網PWRiに内部電源電圧として供給される。
実施の形態4では、実施の形態1にかかる半導体装置1よりも多くのパッドを有する半導体装置4について説明する。そこで、実施の形態4にかかる半導体装置4のブロック図を図12に示す。なお、実施の形態4の説明において、上記実施の形態で説明した構成要素と同じ構成要素については、他の実施の形態と同じ符号を付して説明を省略する。
実施の形態5では、実施の形態4にかかる半導体装置4において、供給する外部電源電圧として接地電圧を供給する例を説明する。そこで、実施の形態5にかかる半導体装置5のブロック図を図17に示す。なお、実施の形態4の説明において、上記実施の形態で説明した構成要素と同じ構成要素については、他の実施の形態と同じ符号を付して説明を省略する。
10 定電圧生成回路
11、14、111〜118、511〜518 電源検査回路
12 故障判別回路
13、18 エラーレジスタ
14、16、17 故障判別回路
21 電源配線検査回路
22 電源品質検査回路
30、50 バッファ
31、51 インバータ
32、52 反転論理和回路
40、45 比較器
41、46 SRラッチ回路
42〜44、47〜49 フリップフロップ回路
PWRe 外部電源供給配線網
PWRi 内部電源供給配線網
GNDe 外部電源供給配線網
GNDi 内部電源供給配線網
Rp、Rp1、Rp2 配線寄生抵抗
PD1a、PD1b、PD2a、PD2b、PD11〜PD18 パッド
Ce 平滑コンデンサ
S1a、S1b、S11〜S18 テストパルス信号
S2a、S2b、S21〜S28 配線検査結果信号
S3a、S3b テストクロック信号
S4a、S4b 品質検査結果信号
Claims (9)
- 複数の機能回路と、
前記複数の機能回路に電源電圧を供給する電源供給配線網と、
外部に接続される他の部品と前記電源供給配線網とを接続する第1と第2のパッドと、
前記第1と第2のパッド毎に設けられたモニタポイントの電圧をモニタして、前記電源供給配線網の異常を検査する第1と第2の電源検査回路と、
前記第1と第2の電源検査回路による検査結果を格納する結果格納レジスタと、
を有し、
前記第1と第2の電源検査回路の両方が異常を示す場合は、前記複数の機能回路を停止させ、
前記第1と第2の電源検査回路の一方が異常を示す場合は、前記複数の機能回路の動作を継続させ、
前記複数の機能回路は、通常モードと低速モードとを有する第1と第2の機能回路を含み、
前記第1の機能回路は前記第1のパッドの近傍に配置され、前記第2の機能回路は前記第2のパッドの近傍に配置され、
前記第1の電源検査回路が異常を示し、かつ前記第2の電源検査回路が正常を示す場合は、前記第1の機能回路を前記低速モードで動作させ、前記第2の機能回路を前記通常モードで動作させる半導体装置。 - 前記モニタポイントは、前記複数の機能回路が配置される領域と前記第1と第2のパッドとの間に配置される請求項1に記載の半導体装置。
- 前記複数の機能回路は、内部電源電圧を生成する定電圧生成回路と、所定の機能を発揮する内部回路と、を含み、
電源供給配線網は、外部に設けられる外部電源で生成される外部電源電圧が供給される第1の電源供給配線網と前記内部電源電圧が供給される第2の電源供給配線網と、を含み、
前記第1と第2のパッドは、前記外部電源電圧を前記第1の電源供給配線網に伝達するパッドであり、
外部に設けられる容量素子と前記第2の電源供給配線網とを接続する第3のパッドと、
前記第3のパッドに設けられたモニタポイントの電圧をモニタして、前記第2の電源供給配線網の異常を検査する第3の電源検査回路と、
を含む請求項1に記載の半導体装置。 - 前記第1と第2の電源検査回路は、前記第1と第2のパッドに供給される前記外部電源電圧の電圧が予め定められた電圧閾値よりも低下したことを第1の異常状態として検出し、
前記第3の電源検査回路は、前記内部電源電圧のノイズが予め定められたノイズ閾値よりも大きくなったことを第2の異常状態として検出する請求項3に記載の半導体装置。 - 前記結果格納レジスタを含み、前記結果格納レジスタに格納された前記検査結果を参照して前記第1の異常状態と前記第2の異常状態のいずれが検出されているかに応じて前記内部回路の動作状態を切り替える故障判別回路を有する請求項4に記載の半導体装置。
- 前記故障判別回路は、前記第1と第2の電源検査回路を個別に制御する複数の故障判別回路を含む請求項5に記載の半導体装置。
- 前記電源供給配線網は、外部に設けられる外部電源で生成される外部電源電圧が供給され、
前記第1と第2の電源検査回路は、それぞれ、前記パッドの近傍の電圧が予め定められた電圧閾値よりも低下したことを異常状態として検出する電源配線検査回路を有する請求項6に記載の半導体装置。 - 前記第3の電源検査回路が異常を示す場合は、前記内部回路の動作を停止させる請求項3に記載の半導体装置。
- 前記結果格納レジスタに格納された前記検査結果は、外部に設けられる他の装置により参照される請求項1に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013038227A JP6182329B2 (ja) | 2013-02-28 | 2013-02-28 | 半導体装置 |
US14/190,335 US9797945B2 (en) | 2013-02-28 | 2014-02-26 | Semiconductor device having circuitry for detecting abnormalities in a power supply wiring network |
US15/616,371 US10067182B2 (en) | 2013-02-28 | 2017-06-07 | Semiconductor device having circuitry for detecting abnormalities in a power supply wiring network |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013038227A JP6182329B2 (ja) | 2013-02-28 | 2013-02-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014163917A JP2014163917A (ja) | 2014-09-08 |
JP6182329B2 true JP6182329B2 (ja) | 2017-08-16 |
Family
ID=51614631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013038227A Active JP6182329B2 (ja) | 2013-02-28 | 2013-02-28 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US9797945B2 (ja) |
JP (1) | JP6182329B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020180809A (ja) | 2019-04-23 | 2020-11-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP7304826B2 (ja) * | 2020-01-14 | 2023-07-07 | ローム株式会社 | 半導体装置 |
CN115173371A (zh) * | 2022-07-19 | 2022-10-11 | 惠州华星光电显示有限公司 | 电源异常侦测电路及显示终端 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3326546B2 (ja) | 1995-11-15 | 2002-09-24 | 東京都 | コンピュータシステムの故障検知方法 |
JP2005322768A (ja) * | 2004-05-10 | 2005-11-17 | Nec Electronics Corp | 半導体集積回路 |
JP4209377B2 (ja) | 2004-10-20 | 2009-01-14 | 株式会社ルネサステクノロジ | 半導体装置 |
JP5228332B2 (ja) * | 2007-02-14 | 2013-07-03 | 富士通株式会社 | 半導体集積回路 |
JP2008283122A (ja) | 2007-05-14 | 2008-11-20 | Nec Electronics Corp | ノイズ検出回路 |
JP4924223B2 (ja) | 2007-06-12 | 2012-04-25 | 富士通セミコンダクター株式会社 | 半導体装置 |
JP2009069947A (ja) * | 2007-09-11 | 2009-04-02 | Renesas Technology Corp | 半導体装置 |
KR20090028193A (ko) * | 2007-09-14 | 2009-03-18 | 삼성전자주식회사 | 전압강하 측정회로, 이를 포함하는 반도체 장치, 시스템 및반도체 장치의 전압강하 측정방법 |
ITMI20080365A1 (it) * | 2008-03-05 | 2009-09-06 | St Microelectronics Srl | Collaudo di circuiti integrati mediante poche sonde di collaudo |
JP5428299B2 (ja) * | 2008-03-18 | 2014-02-26 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP4670972B2 (ja) * | 2009-02-03 | 2011-04-13 | セイコーエプソン株式会社 | 集積回路装置、及び電子機器 |
US8093921B2 (en) * | 2009-02-13 | 2012-01-10 | Cisco Technology, Inc. | Monitoring of interconnect reliability using a programmable device |
JP5206571B2 (ja) * | 2009-04-22 | 2013-06-12 | 富士通セミコンダクター株式会社 | グランドオープン検出回路を有する集積回路装置 |
JP5434695B2 (ja) * | 2010-03-08 | 2014-03-05 | 富士通セミコンダクター株式会社 | バンドギャップ回路、低電圧検出回路及びレギュレータ回路 |
JP5739729B2 (ja) * | 2011-05-31 | 2015-06-24 | ルネサスエレクトロニクス株式会社 | 半導体装置、電子機器、および半導体装置の検査方法 |
KR101851931B1 (ko) * | 2011-12-12 | 2018-04-26 | 삼성전자주식회사 | 전력 소비 제어 장치 및 방법 |
-
2013
- 2013-02-28 JP JP2013038227A patent/JP6182329B2/ja active Active
-
2014
- 2014-02-26 US US14/190,335 patent/US9797945B2/en active Active
-
2017
- 2017-06-07 US US15/616,371 patent/US10067182B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9797945B2 (en) | 2017-10-24 |
JP2014163917A (ja) | 2014-09-08 |
US20170299652A9 (en) | 2017-10-19 |
US10067182B2 (en) | 2018-09-04 |
US20140239989A1 (en) | 2014-08-28 |
US20170269153A1 (en) | 2017-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5739290B2 (ja) | 電子制御装置 | |
JP2008250594A (ja) | 装置診断方法および装置診断用モジュールならびに装置診断用モジュールを実装した装置 | |
JP6182329B2 (ja) | 半導体装置 | |
TW201918880A (zh) | 開機前檢測裝置及檢測後開機的方法 | |
JP2014046730A (ja) | 車載用電子制御装置 | |
JP2018194336A (ja) | 異常検知装置および異常検知方法 | |
US10606703B2 (en) | Monitoring circuit | |
JP2011093389A (ja) | 制御システム、電子装置、制御装置及び装置起動方法 | |
US7847574B2 (en) | Semiconductor device | |
JP5451273B2 (ja) | 電源監視回路、該電源監視回路に用いられる電源監視方法及び電源監視制御プログラム、並びに電子機器 | |
US10845429B2 (en) | Electronic control device | |
JP2012068907A (ja) | バス接続回路及びバス接続方法 | |
JP2016075626A (ja) | 半導体装置 | |
US11579207B2 (en) | Circuit for checking an electrical wire connected to a digital input of an actuator | |
JP2008003652A (ja) | 回路基板の診断方法、回路基板およびcpuユニット | |
US8633684B2 (en) | Detection system, semiconductor device, and data processing device | |
JP6618427B2 (ja) | 二重化対応電流出力システム | |
JP2012133675A (ja) | 画像処理装置 | |
JP2019121033A (ja) | 航空機用制御装置、および相互診断方法 | |
JP6387822B2 (ja) | 電子制御装置 | |
JP2015176349A (ja) | 情報処理装置、故障検出方法及びプログラム | |
US10528417B2 (en) | Clock signal inspection device, plant monitoring controller, and method for diagnosing clock signal inspection device | |
JP2019506746A (ja) | 耐短絡出力ピン回路要素 | |
JP2015108969A (ja) | 情報処理装置 | |
KR101482941B1 (ko) | 안전한 자체 진단 기능을 갖는 반도체 소자 및 이를 이용한 자체 진단 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170724 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6182329 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |