JP2008283122A - ノイズ検出回路 - Google Patents
ノイズ検出回路 Download PDFInfo
- Publication number
- JP2008283122A JP2008283122A JP2007128041A JP2007128041A JP2008283122A JP 2008283122 A JP2008283122 A JP 2008283122A JP 2007128041 A JP2007128041 A JP 2007128041A JP 2007128041 A JP2007128041 A JP 2007128041A JP 2008283122 A JP2008283122 A JP 2008283122A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- pass filter
- circuit
- power supply
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【課題】回路に加わっているノイズをより正確に把握する。
【解決手段】ローパスフィルタ11は、電源端子VDDに係る電源配線に接続され、電源配線におけるノイズを除去して基準電圧V0を発生して出力する。ハイパスフィルタ12は、電源配線に接続され、基準電圧V0を基準として電源配線におけるノイズ信号を通過させる。ハイパスフィルタ13は、接地端子GNDに係る接地配線に接続され、基準電圧V0を基準として接地配線におけるノイズ信号を通過させる。参照電圧発生回路14は、基準電圧V0を基準として参照電圧Vrefを発生して出力する。比較回路CMP1、CMP2は、それぞれハイパスフィルタ12、13の出力電圧と参照電圧Vrefとを比較する。ノイズ判定回路15は、参照電圧Vrefを変化させて比較回路CMP1、CMP2における同一時刻の比較結果を得る。
【選択図】図1
【解決手段】ローパスフィルタ11は、電源端子VDDに係る電源配線に接続され、電源配線におけるノイズを除去して基準電圧V0を発生して出力する。ハイパスフィルタ12は、電源配線に接続され、基準電圧V0を基準として電源配線におけるノイズ信号を通過させる。ハイパスフィルタ13は、接地端子GNDに係る接地配線に接続され、基準電圧V0を基準として接地配線におけるノイズ信号を通過させる。参照電圧発生回路14は、基準電圧V0を基準として参照電圧Vrefを発生して出力する。比較回路CMP1、CMP2は、それぞれハイパスフィルタ12、13の出力電圧と参照電圧Vrefとを比較する。ノイズ判定回路15は、参照電圧Vrefを変化させて比較回路CMP1、CMP2における同一時刻の比較結果を得る。
【選択図】図1
Description
本発明は、ノイズ検出回路に関し、特に半導体チップ内の電源に生じるノイズを検出するためのノイズ検出回路に関する。
近年、LSIの高速化、高精度化、高密度化により、LSI内部の電源ノイズ環境が悪化し、電源ノイズによるトラブルが増加している。このため、LSI内部で実際に生じている電源ノイズを観測することが重要になってきている。このような電源ノイズを観測する電源ノイズ測定装置が、例えば特許文献1に記載されている。
図6は、特許文献1に記載されている電源ノイズ測定装置の主要部を示すブロック図である。図6において、ノイズが重畳されている電源ラインから低域通過フィルタ(LPF)101を用いてノイズ成分を除去し、ノイズ成分が除去された信号を基準電圧源V0として分圧回路102に出力する。また、電源ラインからの信号を高域通過フィルタ(HPF)103に通し、それに分圧回路102が出力する分圧電圧を加算器104で加算した第1の信号を生成する。一方、参照電圧指示データをDA変換器105でDA変換して第2の信号を生成する。比較器106は、第1の信号の電圧と第2の信号の電圧との比較結果を出力し、カウンタ107は、第1の信号の電圧が第2の信号の電圧以上である場合にカウントアップする。サンプルホールド回路108は、カウンタ107のリセット直前のカウント値をサンプルホールドする。このように構成される電源ノイズ測定装置は、高域通過フィルタ103を備えているので、電源信号の直流変動により測定されるノイズの電圧に誤差が加わることがなくなり、ノイズの電圧を正確に評価することが可能となる。
なお、関連する技術として、特許文献2には、電子機器のノイズによる誤動作を未然に防ぐノイズ検出装置が開示されている。
ところで、特許文献1の回路では、電源ラインから高域通過フィルタ103を通して電源ノイズを観測する経路は設けられているが、グランドラインのノイズを検出する経路が存在しない。半導体チップ内部では、シリコン基板を通してブロック間のグランドノイズが伝播されうる。グランドノイズが存在する場合に、低域通過フィルタ101を通して作成した基準電圧が揺らいでしまう虞がある。このため、電源側のノイズを観測するだけでは、チップ内部の回路に加わっているノイズを正確に観測することが出来ない。このように、特許文献1の回路では、グランドノイズを観測することが出来ないため、回路に加わっているノイズをより正確に把握しようとすると必ずしも充分とはいえない。
本発明のノイズ検出回路は、少なくとも第1および第2の電源端子を備え、第1および第2の電源端子にそれぞれ接続される第1および第2の電源配線を含む半導体装置中に備えられるノイズ検出回路であって、第1の電源配線に接続され、第1の電源配線におけるノイズを除去して基準電圧を発生して出力するローパスフィルタと、第1の電源配線に接続され、基準電圧を基準として第1の電源配線におけるノイズ信号を通過させる第1のハイパスフィルタと、第2の電源配線に接続され、基準電圧を基準として第2の電源配線におけるノイズ信号を通過させる第2のハイパスフィルタと、基準電圧を基準として参照電圧を発生して出力する参照電圧発生回路と、第1のハイパスフィルタの出力電圧と参照電圧とを比較する第1の比較回路と、第2のハイパスフィルタの出力電圧と参照電圧とを比較する第2の比較回路と、を備える。
本発明によれば、第1の電源配線のノイズ検出のみでなく、第2の電源配線のノイズ検出も可能であって、回路に加わっているノイズをより正確に把握することが出来る。その理由は、第2の電源配線に接続される第2のハイパスフィルタを設けることにより、第2の電源配線に重畳されるノイズを抽出することが可能であるからである。
本発明の実施形態に係るノイズ検出回路は、第1の電源端子(図1のVDD)および第2の電源端子(図1のGND)を備え、第1および第2の電源端子にそれぞれ接続される第1および第2の電源配線を含む半導体装置中に備えられる。ノイズ検出回路は、第1の電源配線に接続され、第1の電源配線におけるノイズを除去して基準電圧(図1のV0)を発生して出力するローパスフィルタ(図1の11)と、第1の電源配線に接続され、基準電圧(図1のV0)を基準として第1の電源配線におけるノイズ信号を通過させる第1のハイパスフィルタ(図1の12)と、第2の電源配線に接続され、基準電圧を基準として第2の電源配線におけるノイズ信号を通過させる第2のハイパスフィルタ(図1の13)と、基準電圧を基準として参照電圧を発生して出力する参照電圧発生回路(図1の14)と、第1のハイパスフィルタの出力電圧と参照電圧とを比較する第1の比較回路(図1のCMP1)と、第2のハイパスフィルタの出力電圧と参照電圧とを比較する第2の比較回路(図1のCMP2)と、を備える。
さらに、参照電圧を変化させて第1および第2の比較回路における同一時刻の比較結果を得るノイズ判定回路(図1の15)を備えることが好ましい。
ここで、第1のハイパスフィルタは、一端を第1の電源配線に接続し、他端を第1の比較回路の第1の比較入力端子に接続する第1の容量素子(図3のCvdd)と、一端をローパスフィルタの出力に接続し、他端を第1の容量素子の他端に接続する第1の抵抗素子(図3のRvdd)と、第1の抵抗素子の他端に電流を供給する第1の電流源回路(図3のIs1)と、を備えて、第1の容量素子の他端から第1のハイパスフィルタの出力電圧を出力し、第2のハイパスフィルタは、一端を第2の電源配線に接続し、他端を第2の比較回路の第1の比較入力端子に接続する第2の容量素子(図3のCvss)と、一端をローパスフィルタの出力に接続し、他端を第2の容量素子の他端に接続する第2の抵抗素子(図3のRvss)と、第2の抵抗素子の他端に電流を供給する第2の電流源回路(図3のIs2)と、を備えて、第2の容量素子の他端から第2のハイパスフィルタの出力電圧を出力し、参照電圧発生回路は、一端をローパスフィルタの出力に接続し、他端を第1および第2の比較回路の第2の比較入力端子に接続する可変抵抗回路(図3のRref)と、可変抵抗回路の他端に電流を供給する第3の電流源回路(図3のIs3)と、を備えて、可変抵抗回路の他端から参照電圧(図3のVref)を出力するようにしてもよい。
また、可変抵抗回路は、参照電圧を変化させための参照電圧制御信号によって接続形態が変化する複数の抵抗素子(図4のR)から構成されるようにしてもよい。
さらに、第1、第2および第3の電流源回路のそれぞれは、基準電圧と第2の電源配線の電圧間で発生された基準電流を基にするゲート電圧が与えられるMOSトランジスタ(図5のN11、N12、N13)で構成されるようにしてもよい。
また、ローパスフィルタは、抵抗素子(図3のRlpf)と容量素子(図3のClpf)で構成されるようにしてもよい。
半導体装置は、以上のようなノイズ検出回路を含むことが好ましい。
以下、より具体的にノイズ検出回路について図面を参照して説明する。図1は、本発明の実施形態に係るノイズ検出回路の構成を示すブロック図である。図1において、ノイズ検出回路は、ローパスフィルタ(LPF)11、ハイパスフィルタ(HPF)12、13、参照電圧発生回路14、比較器CMP1、CMP2、ノイズ判定回路15、電源端子VDD、接地端子GND、参照電圧設定端子RVを備える。
ローパスフィルタ11は、入力端を、ノイズ測定対象の電源端子VDDに係る電源配線に接続し、電源配線におけるノイズが除去された基準電圧V0をハイパスフィルタ12、13、および参照電圧発生回路14に出力する。ハイパスフィルタ12、13、および参照電圧発生回路14では、ローパスフィルタ11の出力を基準電圧として用いる。
ハイパスフィルタ12は、入力端をノイズ測定対象の電源端子VDDに係る電源配線に接続する。ハイパスフィルタ12は、電源配線の電圧のDC成分を除去し、ノイズ成分のみを出力する。また、ハイパスフィルタ12は、ローパスフィルタ11で作成した基準電圧V0と接地端子GNDの電位とで、ハイパスフィルタ12の出力中心電圧を作成する。すなわち、ハイパスフィルタ12の出力電圧Vvddは、出力中心電圧に電源端子VDDに係る電源配線のノイズ成分の電圧が重畳された電圧となる。なお、図1では、ハイパスフィルタ12の機能を説明するための接続を表し、接地端子GNDとの接続をあえて図示していない。
ハイパスフィルタ13は、入力端をノイズ測定対象の接地端子GNDに係る接地配線に接続する。ハイパスフィルタ13は、接地配線におけるDC成分を除去し、ノイズ成分のみを出力する。また、ハイパスフィルタ12と同様に、基準電圧V0と接地端子GNDの電位とで、出力中心電圧を作成する。すなわち、ハイパスフィルタ13の出力電圧Vvssは、出力中心電圧に接地端子GNDに係る接地配線のノイズ成分の電圧が重畳された電圧となる。なお、ハイパスフィルタ13の出力中心電圧は、ハイパスフィルタ12の出力中心電圧と等しくなるようにする。
参照電圧発生回路14は、基準電圧V0と接地端子GNDの電位とで、ノイズの振幅を測定するのに必要な参照電圧Vrefを出力する。参照電圧Vrefがハイパスフィルタ12、13の出力中心電圧を中心にノイズ振幅測定に十分な電圧可変範囲を持つように、参照電圧設定端子RVによって参照電圧発生回路14の出力が可変されるようにする。
比較器CMP1は、出力電圧Vvddと参照電圧VrefとをサンプリングクロックCKのタイミングで比較し、比較結果をノイズ判定回路15に出力する。また、比較器CMP2は、出力電圧Vvssと参照電圧VrefとをサンプリングクロックCKのタイミングで比較し、比較結果をノイズ判定回路15に出力する。
ノイズ判定回路15は、比較器CMP1、CMP2の比較結果を入力し、サンプリングクロックCKのタイミングに対応させて出力電圧Vvddと出力電圧Vvssとの同一時刻における比較結果を得る。ノイズ判定回路15の構成は特に限定されないが、例えば、従来と同様なカウンタおよびサンプルホールド回路を2組内蔵してもよい。それぞれのカウンタは、出力電圧Vvddおよび出力電圧Vvssがそれぞれ参照電圧Vref以上である場合にそれぞれカウントアップし、それぞれのサンプルホールド回路が、カウンタのリセット直前のカウント値をそれぞれサンプルホールドするように構成してもよい。この場合、それぞれホールドされたサンプル値がサンプリング時点での出力電圧Vvddおよび出力電圧Vvssを表す。
次に、図2を用いて、ノイズ検出回路の動作について説明する。ノイズ検出回路は、ノイズが重畳されている電源配線の信号(図2でVDDと表す)および接地配線の信号(図2でGNDと表す)を入力する。まず、ローパスフィルタ11は、電源配線の信号からノイズが除去された基準電圧V0を発生する。その基準電圧V0を基に、ハイパスフィルタ12は、出力中心電圧を中心にして電源配線のノイズ成分(図2でVvddと表す)を出力する。また、ハイパスフィルタ13は、出力中心電圧を中心にして接地配線のノイズ成分(図2でVvssと表す)を出力する。さらに、参照電圧発生回路14は、ノイズが極めて少ない(静かな)参照電圧Vrefを出力する。参照電圧設定端子RVに与える信号を変化させることで、参照電圧Vrefの値が変化する。ノイズ観測時には、参照電圧Vrefの値を変化させ、コンパレータの出力が変化したところでノイズの振幅を測定することが出来る。
以上のようなノイズ検出回路によれば、電源側のノイズ検出のみでなく、接地側のノイズ検出も可能で、回路が感じる真のノイズを検出することが出来る。その理由は、接地側の端子にハイパスフィルタ13を設けることにより、接地側に重畳されているノイズを抽出することが可能であるからである。さらに、回路自体は接地側のノイズによって接地の電位が揺れていても、測定ノードに対し影響をなるべく抑えるように、接地からハイインピーダンスになるように構成しているからである。
また、以上のようなノイズ検出回路によれば、ノイズ検出回路の電源自体を被ノイズ測定回路から供給することにより、ノイズ検出回路専用の電源が不要となる。その理由は、被ノイズ測定回路の電源からローパスフィルタを通して、測定に必要な静的な電源を自ら作り出すからである。この構成により、ノイズ検出回路専用の電源プレーンを作る必要がないため、パッケージや測定ボードの作成が容易になる。
次に、ノイズ検出回路の具体的な回路例について説明する。図3は、本発明の実施例に係るノイズ検出回路の主要部の回路図である。
ローパスフィルタ11は、抵抗素子Rlpf及び容量素子Clpfから構成される。ローパスフィルタ11のカットオフ周波数は、ノイズが含まれる周波数より低いところに設定され、ノイズ成分が十分除去されるように抵抗素子Rlpf及び容量素子Clpfの値を定める。また、容量素子Clpfが接続されるグランド(接地)は、ノイズがない静止したグランドが望ましい。そのため、容量素子Clpfのローパスフィルタ出力端子側に接続されていない側の端子は、静止したグランドに近いボード等のグランドGexに接続することが好ましい。ここで容量素子Clpfは、ノイズ検出回路が半導体装置に内蔵される場合、半導体装置に対し外付けするようにしてもよい。
ハイパスフィルタ12は、一端を電源端子VDDに接続し、他端を比較回路CMP1の第1の比較入力端子(+)に接続する容量素子Cvddと、一端をローパスフィルタ11の出力に接続し、他端を容量素子Cvddの他端に接続する抵抗素子Rvddと、抵抗素子Rvddの他端に電流を供給する電流源回路Is1と、を備える。容量素子Cvdd及び抵抗素子Rvddは、ハイパスフィルタを構成する。容量素子Cvdd及び抵抗素子Rvddによるカットオフ周波数は、観測したい電源側のノイズの周波数成分より低いところに設定される。電流源回路Is1は、接地端子GNDに対し十分高インピーダンスを持つ。ハイパスフィルタ12出力の中心電圧は、電流源回路Is1の電流値に抵抗素子Rvddの値をかけた電圧を元に決まる。
ハイパスフィルタ13は、一端を接地端子GNDに接続し、他端を比較回路CMP2の第1の比較入力端子(+)に接続する容量素子Cvssと、一端をローパスフィルタ11の出力に接続し、他端を容量素子Cvssの他端に接続する抵抗素子Rvssと、抵抗素子Rvssの他端に電流を供給する電流源回路Is2と、を備える。容量素子Cvss及び抵抗素子Rvssは、ハイパスフィルタを構成する。容量素子Cvss及び抵抗素子Rvssによるカットオフ周波数は、観測したい接地側のノイズの周波数成分より低いところに設定される。電流源回路Is2は、接地端子GNDに対し十分高インピーダンスを持つ。ハイパスフィルタ13出力の中心電圧は、電流源回路Is2の電流値に抵抗素子Rvssの値をかけた電圧を元に決まる。
ハイパスフィルタ12、13において、電流源回路Is1、Is2の電流値、抵抗素子Rvdd、Rvssの抵抗値を適切に設定すれば、電源配線および接地配線に含まれるノイズ成分が、どちらも等しい中心電圧を持って出力されることになる。
参照電圧発生回路14は、一端をローパスフィルタ11の出力に接続し、他端を比較回路CMP1、CMP2の第2の比較入力端子(−)に接続する可変抵抗回路Rrefと、可変抵抗回路Rrefの他端に電流を供給する電流源回路Is3と、を備えて、可変抵抗回路Rrefの他端から参照電圧Vrefを出力する。電流源回路Is3は、接地端子GNDに対し十分高インピーダンスを持つ。可変抵抗回路Rrefの値は、限定されないが、電流源回路Is3の電流値をハイパスフィルタ12、13内の電流源回路Is1、Is2と同じ値にし、且つ、可変抵抗回路Rrefの抵抗値の中心値を、ハイパスフィルタ12、13内の抵抗素子Rvdd、Rvssの抵抗値と等しくすると、設定中心が、ハイパスフィルタ12、13の中心電圧と等しくなるために好ましい。
図4は、可変抵抗器Rrefの例を示す回路図である。可変抵抗器Rrefは、例えばノードA−A0間に8個の抵抗素子Rを直列に接続し、それぞれの2つの抵抗素子間のノードおよびノードA0と、ノードBとの間にそれぞれスイッチ素子SW1〜SW8を備える。また、参照電圧設定端子RVから入力される3ビットの信号を8ビットにデコードし、それぞれのデコード出力をスイッチ素子SW1〜SW8の制御端に接続するデコーダ回路16を備える。このような構成の可変抵抗器Rrefは、参照電圧設定端子RVから入力される3ビットの信号に従って、ノードA−B間の抵抗値をR、2R、3R、・・8R(ここでは抵抗素子Rの抵抗値をRと表記した)となるように可変することができる。
図5は、電流源回路Is1、Is2、Is3の例を示す回路図である。図5において、基準電圧V0を出力するローパスフィルタ11の出力と接地配線とを電源とする基準電流発生回路17、およびNchトランジスタN11、N12、N13、N14を備える。
基準電流発生回路17は、NchトランジスタN15、N16、PchトランジスタP11、P12、P13、抵抗素子R1を備える。ソースが抵抗素子R1を介して接地配線に接続されるNchトランジスタN16は、ダイオード接続されるNchトランジスタN15とカレントミラー回路を構成する。ダイオード接続されるPchトランジスタP13と、PchトランジスタP13とカレントミラー回路を構成するPchトランジスタP12とは、それぞれドレインをNchトランジスタN16、N15のドレインに接続する。また、PchトランジスタP13とカレントミラー回路を構成するPchトランジスタP11は、ドレインを、ダイオード接続されるNchトランジスタN14のドレインに接続する。
NchトランジスタN14とNchトランジスタN11とは、カレントミラー回路を構成し、NchトランジスタN14とNchトランジスタN12とは、カレントミラー回路を構成し、NchトランジスタN14とNchトランジスタN13とは、カレントミラー回路を構成する。
以上のような回路において、基準電流発生回路17は、PchトランジスタP11のドレインから電流源回路Is1、Is2、Is3をそれぞれ構成するNchトランジスタN11、N12、N13に対して基準となる電流を供給する。この場合、接地配線側にノイズが重畳されていても出力電流が変動しないように、基準電流発生回路17を構成している各トランジスタは、十分な飽和領域で動作させることが重要である。また、NchトランジスタN11、N12、N13は、接地配線側のノイズをドレイン側に伝播しないように、ドレイン−ソース間のインピーダンスが十分高くするようなサイズを選択するものとする。
以上本発明を上記実施例に即して説明したが、本発明は、上記実施例にのみ限定されるものではなく、本願特許請求の範囲の各請求項の発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
11 ローパスフィルタ
12、13 ハイパスフィルタ
14 参照電圧発生回路
15 ノイズ判定回路
16 デコーダ
17 基準電流発生回路
A、A0、B ノード
CK サンプリングクロック
Clpf、Cvdd、Cvss 容量素子
CMP1、CMP2 比較器
Gex グランド
GND 接地端子
Is1、Is2、Is3 電流源回路
N11、N12、N13、N14、N15、N16 Nchトランジスタ
P11、P12、P13 Pchトランジスタ
R、R1、Rlpf、Rvdd、Rvss 抵抗素子
Rref 可変抵抗回路
RV 参照電圧設定端子
SW1〜SW8 スイッチ素子
V0 基準電圧
VDD 電源端子
Vref 参照電圧
Vvdd、Vvss 出力電圧
12、13 ハイパスフィルタ
14 参照電圧発生回路
15 ノイズ判定回路
16 デコーダ
17 基準電流発生回路
A、A0、B ノード
CK サンプリングクロック
Clpf、Cvdd、Cvss 容量素子
CMP1、CMP2 比較器
Gex グランド
GND 接地端子
Is1、Is2、Is3 電流源回路
N11、N12、N13、N14、N15、N16 Nchトランジスタ
P11、P12、P13 Pchトランジスタ
R、R1、Rlpf、Rvdd、Rvss 抵抗素子
Rref 可変抵抗回路
RV 参照電圧設定端子
SW1〜SW8 スイッチ素子
V0 基準電圧
VDD 電源端子
Vref 参照電圧
Vvdd、Vvss 出力電圧
Claims (7)
- 少なくとも第1および第2の電源端子を備え、前記第1および第2の電源端子にそれぞれ接続される第1および第2の電源配線を含む半導体装置中に備えられるノイズ検出回路であって、
前記第1の電源配線に接続され、前記第1の電源配線におけるノイズを除去して基準電圧を発生して出力するローパスフィルタと、
前記第1の電源配線に接続され、前記基準電圧を基準として前記第1の電源配線におけるノイズ信号を通過させる第1のハイパスフィルタと、
前記第2の電源配線に接続され、前記基準電圧を基準として前記第2の電源配線におけるノイズ信号を通過させる第2のハイパスフィルタと、
前記基準電圧を基準として参照電圧を発生して出力する参照電圧発生回路と、
前記第1のハイパスフィルタの出力電圧と前記参照電圧とを比較する第1の比較回路と、
前記第2のハイパスフィルタの出力電圧と前記参照電圧とを比較する第2の比較回路と、
を備えることを特徴とするノイズ検出回路。 - 前記参照電圧を変化させて前記第1および第2の比較回路における同一時刻の比較結果を得るノイズ判定回路をさらに備えることを特徴とする請求項1記載のノイズ検出回路。
- 前記第1のハイパスフィルタは、
一端を前記第1の電源配線に接続し、他端を前記第1の比較回路の第1の比較入力端子に接続する第1の容量素子と、
一端を前記ローパスフィルタの出力に接続し、他端を前記第1の容量素子の他端に接続する第1の抵抗素子と、
前記第1の抵抗素子の他端に電流を供給する第1の電流源回路と、
を備えて、前記第1の容量素子の他端から前記第1のハイパスフィルタの出力電圧を出力し、
前記第2のハイパスフィルタは、
一端を前記第2の電源配線に接続し、他端を前記第2の比較回路の第1の比較入力端子に接続する第2の容量素子と、
一端を前記ローパスフィルタの出力に接続し、他端を前記第2の容量素子の他端に接続する第2の抵抗素子と、
前記第2の抵抗素子の他端に電流を供給する第2の電流源回路と、
を備えて、前記第2の容量素子の他端から前記第2のハイパスフィルタの出力電圧を出力し、
前記参照電圧発生回路は、
一端を前記ローパスフィルタの出力に接続し、他端を前記第1および第2の比較回路の第2の比較入力端子に接続する可変抵抗回路と、
前記可変抵抗回路の他端に電流を供給する第3の電流源回路と、
を備えて、前記可変抵抗回路の他端から前記参照電圧を出力することを特徴とする請求項1または2記載のノイズ検出回路。 - 前記可変抵抗回路は、前記参照電圧を変化させための参照電圧制御信号によって接続形態が変化する複数の抵抗素子から構成されることを特徴とする請求項3記載のノイズ検出回路。
- 前記第1、第2および第3の電流源回路のそれぞれは、前記基準電圧と前記第2の電源配線の電圧間で発生された基準電流を基にするゲート電圧が与えられるMOSトランジスタで構成されることを特徴とする請求項3記載のノイズ検出回路。
- 前記ローパスフィルタは、抵抗素子と容量素子で構成されることを特徴とする請求項1記載のノイズ検出回路。
- 請求項1乃至6のいずれか一に記載のノイズ検出回路を含む半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007128041A JP2008283122A (ja) | 2007-05-14 | 2007-05-14 | ノイズ検出回路 |
US12/149,501 US20080283876A1 (en) | 2007-05-14 | 2008-05-02 | Noise detection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007128041A JP2008283122A (ja) | 2007-05-14 | 2007-05-14 | ノイズ検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008283122A true JP2008283122A (ja) | 2008-11-20 |
Family
ID=40026613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007128041A Pending JP2008283122A (ja) | 2007-05-14 | 2007-05-14 | ノイズ検出回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080283876A1 (ja) |
JP (1) | JP2008283122A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4464454B1 (ja) * | 2008-11-27 | 2010-05-19 | Necエレクトロニクス株式会社 | 半導体装置及び半導体装置におけるベリファイ方法 |
JP2014163917A (ja) * | 2013-02-28 | 2014-09-08 | Renesas Electronics Corp | 半導体装置 |
JP2015001435A (ja) * | 2013-06-14 | 2015-01-05 | ローム株式会社 | 電気回路の評価方法および電気回路 |
JP2016018804A (ja) * | 2014-07-04 | 2016-02-01 | 株式会社ソシオネクスト | 半導体装置及び半導体装置の制御方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7948283B2 (en) * | 2008-01-23 | 2011-05-24 | Tritan Technology Inc. | Apparatus for awaking an electronic device from a standby mode |
US8063622B2 (en) | 2009-10-02 | 2011-11-22 | Power Integrations, Inc. | Method and apparatus for implementing slew rate control using bypass capacitor |
US8013669B2 (en) * | 2009-10-27 | 2011-09-06 | Apple Inc. | Dynamic power noise event counter |
US8456784B2 (en) * | 2010-05-03 | 2013-06-04 | Freescale Semiconductor, Inc. | Overvoltage protection circuit for an integrated circuit |
EP2786160B1 (en) | 2011-11-09 | 2016-05-25 | Danfoss A/S | Earthed connection detection |
WO2017030007A1 (ja) * | 2015-08-20 | 2017-02-23 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 |
CN107748301B (zh) * | 2017-11-24 | 2024-05-07 | 南方电网科学研究院有限责任公司 | 一种高压直流滤波电容器噪声测试加载电路 |
US10866628B2 (en) | 2018-04-10 | 2020-12-15 | Texas Instruments Incorporated | Low-power mode for a USB type-C power delivery controller |
CN113391141B (zh) * | 2020-03-12 | 2024-01-23 | 圣邦微电子(北京)股份有限公司 | 噪声测试装置及测试方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004212387A (ja) * | 2002-12-31 | 2004-07-29 | Internatl Business Mach Corp <Ibm> | 階層電源ノイズ監視システムおよびノイズ・アナライザ・ユニット |
JP2005249408A (ja) * | 2004-03-01 | 2005-09-15 | Nec Corp | 電源ノイズ測定装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3821648A (en) * | 1973-05-29 | 1974-06-28 | Us Navy | Automatic noise figure indicator |
US7157947B2 (en) * | 2003-12-09 | 2007-01-02 | Intel Corporation | Power supplies noise detector for integrated circuits |
JP2006121377A (ja) * | 2004-10-21 | 2006-05-11 | Nec Electronics Corp | 入力回路及び半導体装置 |
KR101118217B1 (ko) * | 2005-04-19 | 2012-03-16 | 삼성전자주식회사 | 오디오 데이터 처리 장치 및 방법 |
-
2007
- 2007-05-14 JP JP2007128041A patent/JP2008283122A/ja active Pending
-
2008
- 2008-05-02 US US12/149,501 patent/US20080283876A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004212387A (ja) * | 2002-12-31 | 2004-07-29 | Internatl Business Mach Corp <Ibm> | 階層電源ノイズ監視システムおよびノイズ・アナライザ・ユニット |
JP2005249408A (ja) * | 2004-03-01 | 2005-09-15 | Nec Corp | 電源ノイズ測定装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4464454B1 (ja) * | 2008-11-27 | 2010-05-19 | Necエレクトロニクス株式会社 | 半導体装置及び半導体装置におけるベリファイ方法 |
JP2010129124A (ja) * | 2008-11-27 | 2010-06-10 | Renesas Electronics Corp | 半導体装置及び半導体装置におけるベリファイ方法 |
US8042013B2 (en) | 2008-11-27 | 2011-10-18 | Renesas Electronics Corporation | Semiconductor device and verify method for semiconductor device |
JP2014163917A (ja) * | 2013-02-28 | 2014-09-08 | Renesas Electronics Corp | 半導体装置 |
JP2015001435A (ja) * | 2013-06-14 | 2015-01-05 | ローム株式会社 | 電気回路の評価方法および電気回路 |
JP2016018804A (ja) * | 2014-07-04 | 2016-02-01 | 株式会社ソシオネクスト | 半導体装置及び半導体装置の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080283876A1 (en) | 2008-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008283122A (ja) | ノイズ検出回路 | |
TW201840992A (zh) | 免於變動之晶粒上電壓降檢測器 | |
KR101398194B1 (ko) | 넓은 주파수 범위에서 동작하는 버퍼 및 상기 버퍼를포함하는 반도체 장치 | |
US9267818B2 (en) | Magnetic sensor device | |
KR100776751B1 (ko) | 전압 공급 장치 및 방법 | |
KR100862993B1 (ko) | 반도체 집적 회로의 전원 공급 장치 | |
JP2007040771A (ja) | ノイズ測定用半導体装置 | |
JP2010139241A (ja) | 温度測定回路、及び、方法 | |
JP2014142303A (ja) | 半導体装置および半導体試験システム | |
JP2009222602A (ja) | 差動出力回路の試験方法および試験回路 | |
KR101121090B1 (ko) | 전원 안정화 회로, 전자 디바이스 및 시험 장치 | |
JP4887640B2 (ja) | アナログ差動回路試験装置 | |
JP2005064701A (ja) | クロック入出力装置 | |
JP2008102094A (ja) | 電圧監視方法及びその装置 | |
JP2007516416A (ja) | 電子部品における基準電圧の自己診断方法及び装置 | |
CN107786189B (zh) | 半导体装置 | |
JP2006041951A (ja) | プロセスばらつき検知装置およびプロセスばらつき検知方法 | |
JP2008008664A (ja) | 集積回路 | |
JP4233579B2 (ja) | クロック入出力装置 | |
JP4122518B2 (ja) | 測定入力回路 | |
JPH08181584A (ja) | 可変遅延回路および遅延時間検査方法 | |
JP2010048649A (ja) | 半導体集積回路装置及び半導体集積回路装置の試験方法 | |
Laknaur | Online and built-in self-testing techniques for field programmable analog array | |
KR100415536B1 (ko) | 저전압 감지 회로 | |
JP3169931B2 (ja) | 半導体装置とそのノイズ検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130108 |