KR100862993B1 - 반도체 집적 회로의 전원 공급 장치 - Google Patents
반도체 집적 회로의 전원 공급 장치 Download PDFInfo
- Publication number
- KR100862993B1 KR100862993B1 KR1020060099547A KR20060099547A KR100862993B1 KR 100862993 B1 KR100862993 B1 KR 100862993B1 KR 1020060099547 A KR1020060099547 A KR 1020060099547A KR 20060099547 A KR20060099547 A KR 20060099547A KR 100862993 B1 KR100862993 B1 KR 100862993B1
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- supply
- power
- external
- semiconductor integrated
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
Abstract
본 발명의 반도체 집적 회로의 전원 공급 장치는, 외부로부터 공급되는 전원의 레벨을 감지하여 그 레벨 정보를 제어 신호로서 출력하는 전원 제어 수단 및 상기 외부로부터 공급되는 전원의 공급 라인들과, 상기 공급 라인들 사이에 용량성 소자들 및 저항성 소자들을 구비하고, 상기 제어 신호의 입력에 대응하여 상기 저항성 소자들의 저항값을 제어하고, 그에 따라 상기 외부로부터 공급되는 전원의 레벨을 제어하여 각 회로 블록에 공급하는 전원 공급 수단을 포함하는 것을 특징으로 한다.
반도체 집적 회로, 전원 공급, 기생 성분
Description
도 1은 본 발명에 따른 반도체 집적 회로의 전원 공급 장치의 구성을 나타낸 블록도,
도 2는 도 1에 도시한 전원 제어 수단의 구성도,
도 3은 도 1에 도시한 전원 공급 수단의 구성도이다.
<도면의 주요 부분에 대한 부호 설명>
10 : 전원 제어 수단 20 : 전원 공급 수단
110 : 클럭 생성부 120 : 기준 전원 생성부
130 : 디지털 변환부 140 : 제어 신호 생성부
230 : 캐패시터부 240 : 가변 저항부
본 발명은 반도체 집적 회로의 전원 공급 장치에 관한 것으로, 보다 상세하게는 기생 성분을 제어하여 보다 안정적인 전원을 공급하는 반도체 집적 회로의 전원 공급 장치에 관한 것이다.
일반적으로 반도체 집적 회로는 외부 공급전원(VDD) 및 그라운드 전원(VSS) 등의 전원을 외부로부터 공급 받아 기준 전압(Vref), 코어 전압(Vcore), 주변 전압(Vperi), 고전위 전압(VPP) 및 벌크 전압(VBB) 등의 전압을 자체적으로 생성하여 사용한다. 이 때 반도체 집적 회로에는 상기 외부 공급전원 및 상기 그라운드 전원을 입력 받아 이를 내부의 각 회로 블록에 공급하는 기능을 하는 전원 공급 장치가 구비된다.
반도체 집적 회로가 점점 고집적화, 고속화 됨에 따라 상기 외부 공급전원의 전위 레벨 또한 낮아지는 추세에 있다. 따라서 상기 전원 공급 장치에 입력된 외부 공급전원과 그라운드 전원은 기생 성분에 의해 점점 더 많은 영향을 받아 그 안정성이 낮아지고 있는 상황이다. 이 때 상기 전원 공급 장치 내에 존재하는 기생 성분은 저항성과 용량성으로 구분되는데, 이와 같은 기생 성분의 부작용을 막기 위해 상기 전원 공급 장치 내에 복수 개의 저항과 복수 개의 캐패시터가 구비되었다. 현재까지의 상기 전원 공급 장치는 상기 저항성의 기생 성분을 무시하거나, 상기 복수 개의 저항의 저항값을 최소화 하는 형태로 설계되어 왔다.
상기 저항의 저항값이 최소화 되면, 상기 전원 공급 회로의 동작 효율의 향상을 어느 정도 기대할 수 있게 된다. 그러나 반도체 집적 회로가 실장 단계를 거쳐 다양한 외부 환경에 놓이면, 상기 저항값의 최소화가 반드시 상기 전원 공급 회로의 동작 효율을 향상시키리라는 것을 담보하지 못한다. 이는 다양한 환경 속에서 상기 전원 공급 장치 내의 기생 성분이 다양하게 변화하기 때문이다. 이와 같이 종래의 기술에 의한 반도체 집적 회로의 전원 공급 장치는 고정적인 저항값을 갖는 저항을 구비하여, 다양한 외부 환경에 대한 적응력이 부족하였다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서 외부로부터 공급되는 전원의 레벨을 감지하여 그 레벨에 따라 전원 공급 라인의 저항값을 제어함으로써 기생 성분의 발생으로 인한 부작용을 감소시켜 전원 공급의 안정성을 향상시키는 반도체 집적 회로의 전원 공급 장치를 제공하는 데에 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 집적 회로의 전원 공급 장치는, 외부로부터 공급되는 전원의 레벨을 감지하여 그 레벨 정보를 제어 신호로서 출력하는 전원 제어 수단; 및 상기 외부로부터 공급되는 전원의 공급 라인들과, 상기 공급 라인들 사이에 용량성 소자들 및 저항성 소자들을 구비하고, 상기 제어 신호의 입력에 대응하여 상기 저항성 소자들의 저항값을 제어하고, 그에 따라 상기 외부로부터 공급되는 전원의 레벨을 제어하여 각 회로 블록에 공급하는 전원 공급 수단;을 포함하는 것을 특징으로 한다.
또한 본 발명의 다른 실시예에 따른 반도체 집적 회로의 전원 공급 장치는, 샘플링 클럭을 생성하여 외부 공급전원 및 그라운드 전원을 샘플링하고, 그 결과를 복수 비트의 제어 신호로서 출력하는 전원 제어 수단; 및 상기 외부 공급전원과 상기 그라운드 전원의 공급 라인들과, 상기 공급 라인들 사이에 용량성 소자들 및 저항성 소자들을 구비하고, 상기 복수 비트의 제어 신호의 입력에 대응하여 상기 저항성 소자들의 저항값을 제어하고, 그에 따라 상기 외부 공급전원과 상기 그라운드 전원의 레벨을 제어하여 각 회로 블록에 공급하는 전원 공급 수단;을 포함하는 것을 특징으로 한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 1은 본 발명에 따른 반도체 집적 회로의 전원 공급 장치의 구성을 나타낸 블록도이다.
도시한 바와 같이, 상기 전원 공급 장치는 외부 클럭(clk_ext), 외부 공급전원(VDD) 및 그라운드 전원(VSS)을 입력 받아 상기 외부 공급전원(VDD)과 상기 그라운드 전원(VSS)의 레벨을 감지하여 그 레벨 정보를 n 비트의 제어 신호(ctrl<1:n>)로서 출력하는 전원 제어 수단(10) 및 상기 n 비트의 제어 신호(ctrl<1:n>)의 입력에 대응하여 상기 외부 공급전원(VDD)과 상기 그라운드 전원(VSS)의 레벨을 제어하여 각각 내부 전원(VDDi)과 내부 그라운드 전원(VSSi)으로서 각 회로 블록에 공급하는 전원 공급 수단(20)을 포함한다.
상기 전원 제어 수단(10)은 상기 외부 클럭(clk_ext)으로부터 샘플링 클럭을 생성하여 상기 외부 공급전원(VDD)과 상기 그라운드 전원(VSS)을 샘플링하는 동작을 수행한다. 이는 기준 전원에 대한 상기 외부 공급전원(VDD)과 상기 그라운드 전원(VSS)의 레벨을 감지하여 그 감지 결과를 디지털 신호로 변환하기 위해 선행되는 동작이다. 이후, 디지털 신호로 변환된 상기 외부 공급전원(VDD)과 상기 그라운드 전원(VSS)의 레벨 정보는 다시 상기 n 비트의 제어 신호(ctrl<1:n>)로 변환된다.
상기 전원 공급 수단(20)은 상기 n 비트의 제어 신호(ctrl<1:n>)의 입력에 대응하여 상기 외부 공급전원(VDD)과 상기 그라운드 전원(VSS)의 레벨을 제어한다. 이는 내부에 구비되는 상기 외부 공급전원(VDD)의 공급 라인과 상기 그라운드 전 원(VSS)의 공급 라인 간의 저항의 저항값을 상기 n 비트의 제어 신호(ctrl<1:n>)에 따라 제어함으로써 이루어지는 동작이다. 따라서 상기 외부 공급전원(VDD)의 공급 라인과 상기 그라운드 전원(VSS)의 공급 라인 간에 발생하는 저항성의 기생 성분을 상쇄시켜 기생 성분의 영향을 최소화할 수 있게 된다. 게다가, 저항값을 제어하는 동작이 설계 단계에서만 가능한 것이 아니라, 실장 이후의 단계에서도 가능하므로 외부 환경의 변화에 의한 기생 성분의 발생에 보다 효율적인 대처가 가능하게 된다.
도 2는 도 1에 도시한 전원 제어 수단의 구성도이다.
도시한 바와 같이, 상기 전원 제어 수단(10)은 상기 외부 클럭(clk_ext)을 입력 받아 샘플링 클럭(clk_smp)과 트리거 클럭(clk_trg)을 생성하는 클럭 생성부(110), 기준 전원(V_ref)을 생성하는 기준 전원 생성부(120), 상기 샘플링 클럭(clk_smp)을 입력 받아 상기 기준 전원(V_ref)에 대한 상기 외부 공급전원(VDD)과 상기 그라운드 전원(VSS)의 레벨 변화에 대한 정보를 m 비트의 감지 신호(det<1:m>)로 변환시키는 디지털 변환부(130) 및 상기 샘플링 클럭(clk_smp)과 상기 트리거 클럭(clk_trg)을 입력 받아 상기 m 비트의 감지 신호(det<1:m>)로부터 상기 n 비트의 제어 신호(ctrl<1:n>)를 생성하는 제어 신호 생성부(140)를 포함한다.
이 때 상기 샘플링 클럭(clk_smp)은 상기 트리거 클럭(clk_trg)보다 더 큰 주파수를 갖는 클럭이다. 상기 샘플링 클럭(clk_smp)은 상기 디지털 변환부(130)에서 상기 외부 공급전원(VDD)과 상기 그라운드 전원(VSS)을 소정 주기로 분할하여 샘플링하는 데에 사용된다. 상기 디지털 변환부(130)는 상기 샘플링 클럭(clk_smp)을 이용하여 상기 외부 공급전원(VDD)과 상기 그라운드 전원(VSS)을 샘플링하여 상기 m 비트의 감지 신호(det<1:m>)를 생성하며, 이 때 상기 m 비트의 감지 신호(det<1:m>)는 상기 외부 공급전원(VDD)과 상기 그라운드 전원(VSS)의 레벨에 대한 정보를 담는다. 이후 상기 m 비트의 감지 신호(det<1:m>)는 상기 제어 신호 생성부(140)에서 상기 n 비트의 제어 신호(ctrl<1:n>)로 변환된다. 결과적으로 상기 n 비트의 제어 신호(ctrl<1:n>)는 상기 외부 공급전원(VDD)과 상기 그라운드 전원(VSS)의 레벨에 대한 정보를 갖게 된다.
도 3은 도 1에 도시한 전원 공급 수단의 구성도이다.
도시한 바와 같이, 상기 전원 공급 수단(20)은 상기 외부 공급전원(VDD)의 공급 라인(210), 상기 그라운드 전원(VSS)의 공급 라인(220), 상기 외부 공급전원(VDD)의 공급 라인(210)과 상기 그라운드 전원(VSS)의 공급 라인(220) 간에 발생하는 기생 성분 중 용량성을 제어하기 위해 상기 공급 라인들(210, 220) 사이에 구비되는 캐패시터부(230) 및 상기 외부 공급전원(VDD)의 공급 라인(210)과 상기 그라운드 전원(VSS)의 공급 라인(220) 간에 발생하는 기생 성분 중 저항성을 제어하기 위해 상기 공급 라인들(210, 220) 사이에 상기 캐패시터부(230)와 직렬로 연결되어 구비되는 가변 저항부(240)를 포함한다.
상기 외부 공급전원(VDD)의 공급 라인(210)과 상기 그라운드 전원(VSS)의 공급 라인(220)에는 각각 상기 외부 공급전원(VDD)과 상기 그라운드 전원(VSS)의 레벨을 제어하는 복수 개의 저항(R)이 구비된다.
그리고 상기 캐패시터부(230)는 병렬 연결된 복수 개의 캐패시터(C)를 포함한다.
상기 가변 저항부(240)에는 병렬 연결된 n개의 트랜지스터(TR)가 구비되며, 각각의 트랜지스터(TR)의 게이트 단에는 상기 n 비트의 제어 신호(ctrl<1:n>)가 한 비트씩 전달된다.
이와 같은 구성에 의해, 상기 n 비트의 제어 신호(ctrl<1:n>)의 논리값이 변화하면 상기 가변 저항부(240)의 저항값이 변화하게 된다. 상기 가변 저항부(240)의 저항값의 변화는 상기 외부 공급전원(VDD)의 공급 라인(210)과 상기 그라운드 전원(VSS)의 공급 라인(220) 사이에 발생하는 기생 성분 중 저항성을 상쇄시켜 이를 극소화시킨다.
즉, 본 발명의 반도체 집적 회로의 전원 공급 회로에서는, 외부 환경에 의해 상기 외부 공급전원(VDD) 또는 상기 그라운드 전원(VSS)의 레벨이 변화하면 상기 n 비트의 제어 신호(ctrl<1:n>)의 논리값이 변화하게 되며, 그에 따라 상기 전원 공급 수단(20)의 상기 가변 저항부(240)의 저항값이 변화하므로, 전원 공급 라인에 발생하는 기생 성분 중 저항성이 감소 가능하게 된다. 특히, 다양한 환경 속에 구비되는 반도체 집적 회로의 실장 단계 이후의 환경을 고려하면, 상술한 것과 같은 기생 성분에 대한 유동적 대처로 인해 반도체 집적 회로의 각 회로 블록은 외부 환경에 구애 받지 않고 안정적으로 전원을 공급 받을 수 있다. 이처럼, 본 발명의 반도체 집적 회로의 전원 공급 장치는 다양한 환경에서 외부로부터 공급되는 전원의 기생 성분에 대한 적응력을 갖춤으로써 부작용을 감소시키고 전원 공급의 안정성을 더하여 그 동작 효율을 향상시킨다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 설명한 본 발명의 반도체 집적 회로의 전원 공급 장치는 것으로서 외부로부터 공급되는 전원의 레벨을 감지하여 그 레벨에 따라 전원 공급 라인의 저항값을 제어함으로써 기생 성분의 발생으로 인한 부작용을 감소시켜 전원 공급의 안정성을 향상시키는 효과가 있다.
Claims (12)
- 외부로부터 공급되는 전원의 레벨을 감지하여 그 레벨 정보를 제어 신호로서 출력하는 전원 제어 수단; 및상기 외부로부터 공급되는 전원의 공급 라인들과, 상기 공급 라인들 사이에 용량성 소자들 및 저항성 소자들을 구비하고, 상기 제어 신호의 입력에 대응하여 상기 저항성 소자들의 저항값을 제어하고, 그에 따라 상기 외부로부터 공급되는 전원의 레벨을 제어하여 각 회로 블록에 공급하는 전원 공급 수단;을 포함하는 것을 특징으로 하는 반도체 집적 회로의 전원 공급 장치.
- 제 1 항에 있어서,상기 제어 신호는 상기 외부로부터 공급되는 전원을 샘플링 클럭을 이용하여 샘플링하는 동작에 의해 생성되며, 복수 개의 비트로서 구현되는 것을 특징으로 하는 반도체 집적 회로의 전원 공급 장치.
- 제 2 항에 있어서,상기 외부로부터 공급되는 전원은 외부 공급전원 또는 그라운드 전원인 것을 특징으로 하는 반도체 집적 회로의 전원 공급 장치.
- 제 2 항에 있어서,상기 전원 제어 수단은,외부 클럭을 입력 받아 샘플링 클럭과 트리거 클럭을 생성하는 클럭 생성부;기준 전원을 생성하는 기준 전원 생성부;상기 샘플링 클럭을 입력 받아 상기 기준 전원에 대한 상기 외부로부터 공급되는 전원의 레벨 변화에 대한 정보를 복수 비트의 감지 신호로 변환시키는 디지털 변환부; 및상기 샘플링 클럭과 상기 트리거 클럭을 입력 받아 상기 복수 비트의 감지 신호로부터 상기 복수 비트의 제어 신호를 생성하는 제어 신호 생성부;를 포함하는 것을 특징으로 하는 반도체 집적 회로의 전원 공급 장치.
- 제 3 항에 있어서,상기 전원 공급 수단은,상기 외부 공급전원의 공급 라인;상기 그라운드 전원의 공급 라인;상기 외부 공급전원의 공급 라인과 상기 그라운드 전원의 공급 라인 간에 발생하는 기생 성분 중 용량성을 제어하기 위해 상기 공급 라인들 사이에 구비되는 캐패시터부; 및상기 복수 비트의 제어 신호의 제어에 따라 상기 외부 공급전원의 공급 라인과 상기 그라운드 전원의 공급 라인 간에 발생하는 기생 성분 중 저항성을 제어하기 위해 상기 공급 라인들 사이에 상기 캐패시터부와 직렬로 연결되어 구비되는 가변 저항부;를 포함하는 것을 특징으로 하는 반도체 집적 회로의 전원 공급 장치.
- 제 5 항에 있어서,상기 캐패시터부는 병렬 연결된 복수 개의 캐패시터를 포함하는 것을 특징으로 하는 반도체 집적 회로의 전원 공급 장치.
- 제 5 항에 있어서,상기 가변 저항부는 병렬 연결된 복수 개의 트랜지스터를 포함하며, 상기 복수 개의 트랜지스터의 각각의 게이트 단에 상기 복수 비트의 제어 신호가 각각 한 비트씩 입력되는 것을 특징으로 하는 반도체 집적 회로의 전원 공급 장치.
- 샘플링 클럭을 생성하여 외부 공급전원 및 그라운드 전원을 샘플링하고, 그 결과를 복수 비트의 제어 신호로서 출력하는 전원 제어 수단; 및상기 외부 공급전원과 상기 그라운드 전원의 공급 라인들과, 상기 공급 라인들 사이에 용량성 소자들 및 저항성 소자들을 구비하고, 상기 복수 비트의 제어 신호의 입력에 대응하여 상기 저항성 소자들의 저항값을 제어하고, 그에 따라 상기 외부 공급전원과 상기 그라운드 전원의 레벨을 제어하여 각 회로 블록에 공급하는 전원 공급 수단;을 포함하는 것을 특징으로 하는 반도체 집적 회로의 전원 공급 장치.
- 제 8 항에 있어서,상기 전원 제어 수단은,외부 클럭을 입력 받아 샘플링 클럭과 트리거 클럭을 생성하는 클럭 생성부;기준 전원을 생성하는 기준 전원 생성부;상기 샘플링 클럭을 입력 받아 상기 기준 전원에 대한 상기 외부로부터 공급되는 전원의 레벨 변화에 대한 정보를 복수 비트의 감지 신호로 변환시키는 디지털 변환부; 및상기 샘플링 클럭과 상기 트리거 클럭을 입력 받아 상기 복수 비트의 감지 신호로부터 상기 복수 비트의 제어 신호를 생성하는 제어 신호 생성부;를 포함하는 것을 특징으로 하는 반도체 집적 회로의 전원 공급 장치.
- 제 8 항에 있어서,상기 전원 공급 수단은,상기 외부 공급전원의 공급 라인;상기 그라운드 전원의 공급 라인;상기 외부 공급전원의 공급 라인과 상기 그라운드 전원의 공급 라인 간에 발생하는 기생 성분 중 용량성을 제어하기 위해 상기 공급 라인들 사이에 구비되는 캐패시터부; 및상기 복수 비트의 제어 신호의 제어에 따라 상기 외부 공급전원의 공급 라인과 상기 그라운드 전원의 공급 라인 간에 발생하는 기생 성분 중 저항성을 제어하기 위해 상기 공급 라인들 사이에 상기 캐패시터부와 직렬로 연결되어 구비되는 가변 저항부;를 포함하는 것을 특징으로 하는 반도체 집적 회로의 전원 공급 장치.
- 제 10 항에 있어서,상기 캐패시터부는 병렬 연결된 복수 개의 캐패시터를 포함하는 것을 특징으로 하는 반도체 집적 회로의 전원 공급 장치.
- 제 10 항에 있어서,상기 가변 저항부는 병렬 연결된 복수 개의 트랜지스터를 포함하며, 상기 복수 개의 트랜지스터의 각각의 게이트 단에 상기 복수 비트의 제어 신호가 각각 한 비트씩 입력되는 것을 특징으로 하는 반도체 집적 회로의 전원 공급 장치.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060099547A KR100862993B1 (ko) | 2006-10-12 | 2006-10-12 | 반도체 집적 회로의 전원 공급 장치 |
US11/822,269 US7629833B2 (en) | 2006-10-12 | 2007-07-03 | Power supply apparatus of semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060099547A KR100862993B1 (ko) | 2006-10-12 | 2006-10-12 | 반도체 집적 회로의 전원 공급 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080033015A KR20080033015A (ko) | 2008-04-16 |
KR100862993B1 true KR100862993B1 (ko) | 2008-10-13 |
Family
ID=39302544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060099547A KR100862993B1 (ko) | 2006-10-12 | 2006-10-12 | 반도체 집적 회로의 전원 공급 장치 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7629833B2 (ko) |
KR (1) | KR100862993B1 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090089500A (ko) * | 2008-02-19 | 2009-08-24 | 주식회사 하이닉스반도체 | 듀티 싸이클 보정 회로 |
KR101046731B1 (ko) * | 2008-12-26 | 2011-07-05 | 주식회사 하이닉스반도체 | 파워 분배 장치와 그를 갖는 메모리 장치 |
JP2011035209A (ja) * | 2009-08-03 | 2011-02-17 | Renesas Electronics Corp | 半導体装置 |
US9430346B2 (en) | 2013-03-26 | 2016-08-30 | Texas Instruments Incorporated | Processor power measurement |
KR20180065073A (ko) * | 2016-12-06 | 2018-06-18 | 삼성전자주식회사 | 균일한 쓰기 특성을 갖는 에스램 장치 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100212348B1 (ko) | 1995-11-28 | 1999-08-02 | 다니구찌 이찌로오, 기타오카 다카시 | 전위검출회로 및 반도체 집적회로 |
KR19990081305A (ko) * | 1998-04-28 | 1999-11-15 | 윤종용 | 기준 전압 발생회로 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5452896A (en) | 1994-12-15 | 1995-09-26 | Beginners Pro Swing, Throw, And Kick, Inc. | Sports practice cage |
US5784120A (en) * | 1996-05-31 | 1998-07-21 | Analog Devices, Inc. | Video decoder adapted to compensate for time variations between successive horizontal/vertical synchronization pulses |
JP2004062638A (ja) * | 2002-07-30 | 2004-02-26 | Renesas Technology Corp | 基準電圧発生回路 |
KR100587072B1 (ko) | 2004-04-19 | 2006-06-08 | 주식회사 하이닉스반도체 | 내부 전압 발생기의 동작을 제어하는 장치 |
JP2006041175A (ja) * | 2004-07-27 | 2006-02-09 | Toshiba Corp | 半導体集積回路装置 |
KR100623614B1 (ko) | 2004-10-29 | 2006-09-19 | 주식회사 하이닉스반도체 | 반도체 기억 소자에서의 내부전원 발생기 |
KR100703885B1 (ko) * | 2005-07-18 | 2007-04-06 | 삼성전자주식회사 | 외부 공급 전압으로부터 적응적으로 내부 전압을 발생하는장치 및 그 방법 |
US7368902B2 (en) * | 2005-10-28 | 2008-05-06 | International Business Machines Corporation | Impedance calibration for source series terminated serial link transmitter |
-
2006
- 2006-10-12 KR KR1020060099547A patent/KR100862993B1/ko not_active IP Right Cessation
-
2007
- 2007-07-03 US US11/822,269 patent/US7629833B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100212348B1 (ko) | 1995-11-28 | 1999-08-02 | 다니구찌 이찌로오, 기타오카 다카시 | 전위검출회로 및 반도체 집적회로 |
KR19990081305A (ko) * | 1998-04-28 | 1999-11-15 | 윤종용 | 기준 전압 발생회로 |
Also Published As
Publication number | Publication date |
---|---|
US20080088360A1 (en) | 2008-04-17 |
US7629833B2 (en) | 2009-12-08 |
KR20080033015A (ko) | 2008-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7750703B2 (en) | Duty cycle correcting circuit | |
KR100862993B1 (ko) | 반도체 집적 회로의 전원 공급 장치 | |
US8046622B2 (en) | Dynamically scaling apparatus for a system on chip power voltage | |
JP5255248B2 (ja) | 電源安定化回路、電子デバイス、および、試験装置 | |
US20090072810A1 (en) | Voltage-drop measuring circuit, semiconductor device and system having the same, and associated methods | |
JP2019029991A (ja) | リップル補償器とそれを含むデータ駆動回路及び半導体装置 | |
KR100803363B1 (ko) | 반도체 메모리 장치의 전압 생성 회로 | |
US8421523B2 (en) | Voltage supply circuit and integrated circuit including the same | |
KR20040022557A (ko) | 고전압 제어 장치 | |
KR20150019000A (ko) | 기준 전류 생성 회로 및 이의 구동 방법 | |
KR100795026B1 (ko) | 반도체 집적 회로의 내부 전압 생성 장치 및 방법 | |
KR20120103001A (ko) | 파워 온 리셋 회로 및 그것을 포함하는 전자 장치 | |
US9294078B1 (en) | Voltage-driver circuit with dynamic slew rate control | |
US9335777B2 (en) | Voltage generation circuits and semiconductor devices including the same | |
JP6835573B2 (ja) | 電圧調整回路、及び電圧調整方法 | |
KR100607164B1 (ko) | 기준 전압 발생 회로 | |
US20130214846A1 (en) | Semiconductor device | |
KR100813548B1 (ko) | 반도체 메모리 장치의 내부 전압 생성 회로 | |
US7898350B2 (en) | Frequency stabilizing device of an oscillator | |
KR20080060322A (ko) | 반도체 소자의 내부전압 발생기 | |
KR20050046070A (ko) | 파워 업 신호 발생 회로 | |
JP2010118802A (ja) | パワーオンリセット回路 | |
KR20090049696A (ko) | 기준 전압 생성 회로 및 이를 이용한 반도체 메모리 장치의내부 전압 생성 회로 | |
KR20060040903A (ko) | 메모리 장치용 고전압 발생장치 | |
KR20100115116A (ko) | 반도체 소자의 듀티 사이클 보정 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110923 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20120921 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |