JP2004062638A - 基準電圧発生回路 - Google Patents
基準電圧発生回路 Download PDFInfo
- Publication number
- JP2004062638A JP2004062638A JP2002221694A JP2002221694A JP2004062638A JP 2004062638 A JP2004062638 A JP 2004062638A JP 2002221694 A JP2002221694 A JP 2002221694A JP 2002221694 A JP2002221694 A JP 2002221694A JP 2004062638 A JP2004062638 A JP 2004062638A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- voltage
- current
- transistor
- generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Abstract
【課題】動作周波数が低下すれば、電源電圧を下げて低電力化を図ることができるが、スタンバイ時のリーク電流が多いトランジスタが半導体集積回路に搭載されても、そのリーク電流を低減することができないなどの課題があった。
【解決手段】リークモニタ用ＴＲ１のスタンバイ時のリーク電流に応じた基準電圧Ｖｒｅｆを生成する基準電圧生成部２を設け、ドライバトランジスタ１０の出力電圧Ｖｄｄが基準電圧生成部２により生成された基準電圧Ｖｒｅｆと一致するようにドライバトランジスタ１０を制御する。
【選択図】 図１
【解決手段】リークモニタ用ＴＲ１のスタンバイ時のリーク電流に応じた基準電圧Ｖｒｅｆを生成する基準電圧生成部２を設け、ドライバトランジスタ１０の出力電圧Ｖｄｄが基準電圧生成部２により生成された基準電圧Ｖｒｅｆと一致するようにドライバトランジスタ１０を制御する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、トランジスタのスタンバイ時の消費電流を低減させる基準電圧発生回路に関するものである。
【０００２】
【従来の技術】
半導体集積回路には多数のトランジスタが搭載されるが、トランジスタは製造時のプロセスの変動により、ＯＮ／ＯＦＦに係る閾値Ｖｔｈやチャネル長にバラツキが生じることがある。
例えば、トランジスタの閾値Ｖｔｈが低く、チャネル長が短く仕上がると、スタンバイ時のリーク電流が増加する。この場合、半導体集積回路のスタンバイ時の待機電流が増加して、バックアップ時間が短くなり、トランジスタに保持されていたデータを失うなどの不具合が発生するため、従来は、スタンバイ時のリーク電流が多いトランジスタは、通常、不良品として廃棄するなどの処置が施されていた。
【０００３】
なお、動作周波数に応じて電源電圧を制御する基準電圧発生回路が特開平１１−３１３２号公報に開示されているが、トランジスタの特性のバラツキを考慮して、スタンバイ時のリーク電流を低減させるものではない。
【０００４】
【発明が解決しようとする課題】
従来の基準電圧発生回路は以上のように構成されているので、動作周波数が低下すれば、電源電圧を下げて低電力化を図ることができるが、スタンバイ時のリーク電流が多いトランジスタが半導体集積回路に搭載されても、そのリーク電流を低減することができないなどの課題があった。
【０００５】
この発明は上記のような課題を解決するためになされたもので、トランジスタのスタンバイ時のリーク電流を低減することができる基準電圧発生回路を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る基準電圧発生回路は、トランジスタのスタンバイ時のリーク電流に応じた基準電圧を生成する基準電圧生成手段を設け、電流供給手段の出力電圧が基準電圧生成手段により生成された基準電圧と一致するように電流供給手段を制御するものである。
【０００７】
この発明に係る基準電圧発生回路は、スタンバイ時の温度が高くなる程、低い基準電圧を生成するようにしたものである。
【０００８】
この発明に係る基準電圧発生回路は、電源電圧を分圧し、その分圧電圧をトランジスタのゲート端子に印加する温度依存性抵抗を用いて基準電圧生成手段を構成するようにしたものである。
【０００９】
この発明に係る基準電圧発生回路は、トランジスタのスタンバイ時のリーク電流が所定の閾値を上回ると、そのリーク電流が所定の閾値より小さいときの基準電圧より低い基準電圧を生成するようにしたものである。
【００１０】
この発明に係る基準電圧発生回路は、トランジスタのスタンバイ時のリーク電流に対応する基準電圧の生成情報を記憶し、そのトランジスタがスタンバイ状態に遷移すると、その生成情報を参照して基準電圧を生成する基準電圧生成手段を設け、電流供給手段の出力電圧が基準電圧生成手段により生成された基準電圧と一致するように電流供給手段を制御するものである。
【００１１】
この発明に係る基準電圧発生回路は、スタンバイ時の温度毎に複数の生成情報を記憶し、現在の温度に対応する生成情報を参照して基準電圧を生成するようにしたものである。
【００１２】
この発明に係る基準電圧発生回路は、トランジスタのスタンバイ時のリーク電流に応じた電圧情報を受けると、その電圧情報を参照して基準電圧を生成する基準電圧生成手段を設け、電流供給手段の出力電圧が基準電圧生成手段により生成された基準電圧と一致するように電流供給手段を制御するものである。
【００１３】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による基準電圧発生回路を示す構成図であり、図において、１は半導体集積回路に搭載される複数のトランジスタの中から、スタンバイ時の適切な基準電圧Ｖｒｅｆを生成するために選ばれた任意のトランジスタ（以下、リークモニタ用ＴＲという）、２はリークモニタ用ＴＲ１のスタンバイ時のリーク電流に応じた基準電圧Ｖｒｅｆを生成する基準電圧生成部（基準電圧生成手段）、３はＰチャネルトランジスタ、４，５は温度依存性を有する抵抗（温度依存性抵抗）、６，７，８は電源、９はドライバトランジスタ１０の出力電圧Ｖｄｄが基準電圧生成部２により生成された基準電圧Ｖｒｅｆと一致するようにドライバトランジスタ１０を制御するオペアンプ（電圧制御手段）、１０は半導体集積回路のトランジスタ等に電流を供給するドライバトランジスタ（電流供給手段）である。
【００１４】
次に動作について説明する。
半導体集積回路がスタンバイ状態になると、半導体集積回路に搭載されているトランジスタ（リークモニタ用ＴＲ１を含む）もスタンバイ状態になる。
この際、リークモニタ用ＴＲ１のリーク電流が、電源６からグランドに向かって流れるが、リークモニタ用ＴＲ１の抵抗値が小さい程、大きなリーク電流が流れる。
【００１５】
したがって、基準電圧生成部２からオペアンプ９に出力される基準電圧Ｖｒｅｆは、半導体集積回路のチップ温度が一定であれば、リークモニタ用ＴＲ１の抵抗値が小さくて、そのリーク電流が大きい程、小さな値になる。
オペアンプ９は、ドライバトランジスタ１０の出力電圧Ｖｄｄが基準電圧生成部２から出力された基準電圧Ｖｒｅｆと一致するようにドライバトランジスタ１０を制御する。
これにより、リークモニタ用ＴＲ１のスタンバイ時のリーク電流が増加すると、半導体集積回路のトランジスタ等に供給される電圧（ドライバトランジスタ１０の出力電圧Ｖｄｄ）が低下して、その半導体集積回路のスタンバイ時の待機電流が減少する。
【００１６】
以上で明らかなように、この実施の形態１によれば、リークモニタ用ＴＲ１のスタンバイ時のリーク電流に応じた基準電圧Ｖｒｅｆを生成する基準電圧生成部２を設け、ドライバトランジスタ１０の出力電圧Ｖｄｄが基準電圧生成部２により生成された基準電圧Ｖｒｅｆと一致するようにドライバトランジスタ１０を制御する構成にしたので、半導体集積回路に搭載されるトランジスタのスタンバイ時のリーク電流を低減することができる効果を奏する。
【００１７】
実施の形態２．
上記実施の形態１では、半導体集積回路のチップ温度が一定であるものについて示したが、半導体集積回路のチップ温度が上昇すると、電源７の電源電圧を分圧する抵抗４，５の分圧電圧が低下して、リークモニタ用ＴＲ１のゲート電位が低下する。
これにより、リークモニタ用ＴＲ１の抵抗値が増加するため、スタンバイ時のリーク電流が抑制される。したがって、チップ温度の上昇に伴うリーク電流の増加を防止することができる。
【００１８】
実施の形態３．
図２はこの発明の実施の形態３による基準電圧発生回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。１１は電源、１２はリークモニタ用ＴＲ１のスタンバイ時のリーク電流が所定の閾値を上回ると、そのリーク電流が所定の閾値より小さいときの基準電圧Ｖｒｅｆより低い基準電圧Ｖｒｅｆを生成する基準電圧生成部（基準電圧生成手段）、１３はリークモニタ用ＴＲ１のリーク電流が増加する程、Ｎチャネルトランジスタ１５のゲート電位を高めるオペアンプ、１４は抵抗、１５はゲート電位が閾値電圧より高くなると、オン状態になるＮチャネルトランジスタである。
【００１９】
次に動作について説明する。
半導体集積回路がスタンバイ状態になると、半導体集積回路に搭載されているトランジスタ（リークモニタ用ＴＲ１を含む）もスタンバイ状態になる。
この際、リークモニタ用ＴＲ１のリーク電流が、電源１１から基準電圧生成部１２に向かって流れるが、基準電圧生成部１２のオペアンプ１３は、リークモニタ用ＴＲ１のリーク電流が増加する程、大きなゲート電位をＮチャネルトランジスタ１５のゲート端子に印加する。
【００２０】
基準電圧生成部１２のＮチャネルトランジスタ１５は、リークモニタ用ＴＲ１のリーク電流が少ないときは、オペアンプ１３から印加されるゲート電位が小さいためオフ状態を維持するが、リークモニタ用ＴＲ１のリーク電流が増加して、オペアンプ１３から印加されるゲート電位が閾値電圧より高くなるとオン状態に遷移する。
【００２１】
このように、リークモニタ用ＴＲ１のリーク電流が増加することによって、Ｎチャネルトランジスタ１５がオン状態になると、Ｎチャネルトランジスタ１５の抵抗値がほぼ零値になるため、基準電圧生成部１２からオペアンプ９に出力される基準電圧Ｖｒｅｆは、Ｎチャネルトランジスタ１５がオフ状態のときよりも低下する。
これにより、上記実施の形態１と同様に、リークモニタ用ＴＲ１のスタンバイ時のリーク電流が増加すると、半導体集積回路のトランジスタ等に供給される電圧（ドライバトランジスタ１０の出力電圧Ｖｄｄ）が低下して、その半導体集積回路のスタンバイ時の待機電流が減少する。
【００２２】
実施の形態４．
図３はこの発明の実施の形態４による基準電圧発生回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。１６は半導体集積回路に搭載されるトランジスタのスタンバイ時のリーク電流に対応する基準電圧Ｖｒｅｆの生成情報を記憶し、そのトランジスタがスタンバイ状態に遷移すると、その生成情報を参照して基準電圧Ｖｒｅｆを生成する基準電圧生成部（基準電圧生成手段）、１７はスタンバイ時のリーク電流に対応する基準電圧Ｖｒｅｆの生成情報として分圧抵抗回路１８の抵抗値を記憶し、トランジスタのスタンバイ状態を示す状態通知信号を受けると当該抵抗値を示す抵抗指示信号を出力するデコーダ（以下、ＤＥＣという）、１８はＤＥＣ１７により抵抗値が設定される分圧抵抗回路、１９は分圧抵抗回路１８の抵抗値に応じた基準電圧Ｖｒｅｆを出力するオペアンプである。なお、オペアンプ１９に入力されるＢＧＲ（Ｂａｎｄ Ｇａｐ Ｒｅｆｅｒｅｎｃｅ ）はオペアンプ１９に対する基準の設定電圧である。
【００２３】
次に動作について説明する。
この実施の形態４では、予め、基準電圧Ｖｒｅｆを適宜変更しながら半導体集積回路のスタンバイ時の消費電流を測定することにより、トランジスタのスタンバイ時のリーク電流に対応する最適な基準電圧Ｖｒｅｆをテストする。
そして、最適な基準電圧Ｖｒｅｆが判明すると、その基準電圧Ｖｒｅｆの生成情報として、その基準電圧Ｖｒｅｆに対応する分圧抵抗回路１８の抵抗値Ｒ２をＤＥＣ１７に格納する。
【００２４】
ＤＥＣ１７は、トランジスタのスタンバイ状態を示す状態通知信号を受けていないときは（トランジスタが動作状態であるとき）、初期化信号を分圧抵抗回路１８に出力して、分圧抵抗回路１８の抵抗値を初期値Ｒ１（トランジスタの動作状態に適する基準電圧Ｖｒｅｆを出力させる抵抗値）に設定する。これにより、分圧抵抗回路１８の抵抗値が初期値Ｒ１に設定されるため、オペアンプ１９はトランジスタの動作状態に適する基準電圧Ｖｒｅｆを出力する。
【００２５】
一方、ＤＥＣ１７は、トランジスタのスタンバイ状態を示す状態通知信号を受けると、テストによって格納された抵抗値Ｒ２を示す抵抗指示信号を分圧抵抗回路１８に出力する。これにより、分圧抵抗回路１８の抵抗値がＲ２に設定されるため、オペアンプ１９はトランジスタの動作状態に適する基準電圧Ｖｒｅｆより低い基準電圧Ｖｒｅｆを出力する。即ち、トランジスタのスタンバイ時のリーク電流に対応する基準電圧Ｖｒｅｆを出力する。
したがって、トランジスタがスタンバイ状態になると、半導体集積回路のトランジスタ等に供給される電圧（ドライバトランジスタ１０の出力電圧Ｖｄｄ）が低下して、その半導体集積回路のスタンバイ時の待機電流が減少する。
【００２６】
実施の形態５．
図４はこの発明の実施の形態５による基準電圧発生回路を示す構成図であり、図において、図３と同一符号は同一または相当部分を示すので説明を省略する。２０は半導体集積回路のチップ温度を測定する温度センサ、２１は温度センサ２０の測定結果をアナログ／デジタル変換するＡＤ変換器である。
【００２７】
上記実施の形態４では、トランジスタのスタンバイ時のリーク電流に対応する最適な基準電圧Ｖｒｅｆをテストし、その基準電圧Ｖｒｅｆの生成情報として、その基準電圧Ｖｒｅｆに対応する分圧抵抗回路１８の抵抗値Ｒ２をＤＥＣ１７に格納するものについて示したが、この実施の形態５では、半導体集積回路のチップ温度を変更しながらリーク電流に対応する最適な基準電圧Ｖｒｅｆをテストして、スタンバイ時のチップ温度毎に複数の生成情報（チップ温度毎の最適な基準電圧Ｖｒｅｆに対応する抵抗値Ｒ２）をＤＥＣ１７に格納するようにする。
【００２８】
そして、ＤＥＣ１７は、温度センサ２０の測定結果を受けると、現在のチップ温度を把握し、そのチップ温度に対応する抵抗値Ｒ２を示す抵抗指示信号を分圧抵抗回路１８に出力する。
これにより、分圧抵抗回路１８の抵抗値がチップ温度に対応する抵抗値Ｒ２に設定されるため、チップ温度の上昇に伴うリーク電流の増加を防止することができる。なお、温度センサ２０及びＡＤ変換器２１による消費電流の増加を防止するため、温度センサ２０及びＡＤ変換器２１を間欠動作させる。
【００２９】
実施の形態６．
図５はこの発明の実施の形態６による基準電圧発生回路を示す構成図であり、図において、図４と同一符号は同一または相当部分を示すので説明を省略する。２２はリークモニタ用ＴＲ１のスタンバイ時のリーク電流に応じた電圧情報を生成する電圧情報生成部（電圧情報生成手段）であり、電圧情報生成部２２は図１の基準電圧生成部２に相当する。
【００３０】
上記実施の形態５では、半導体集積回路のチップ温度を変更しながらリーク電流に対応する最適な基準電圧Ｖｒｅｆをテストして、スタンバイ時のチップ温度毎に複数の生成情報（チップ温度毎の最適な基準電圧Ｖｒｅｆに対応する抵抗値Ｒ２）をＤＥＣ１７に格納するものについて示したが、リークモニタ用ＴＲ１のリーク電流に対応する最適な基準電圧Ｖｒｅｆをテストし、リーク電流毎に複数の生成情報（各リーク電流に最適な基準電圧Ｖｒｅｆに対応する抵抗値Ｒ２）をＤＥＣ１７に格納するようにする。
【００３１】
そして、ＤＥＣ１７は、電圧情報生成部２２からリーク電流に対応する電圧情報を受けると、その電圧情報に対応する生成情報を選択し、その生成情報に係る抵抗値Ｒ２を示す抵抗指示信号を分圧抵抗回路１８に出力する。
これにより、分圧抵抗回路１８の抵抗値がリーク電流に対応する抵抗値Ｒ２に設定されるため、リーク電流の増加を防止することができる。
【００３２】
実施の形態７．
上記実施の形態６では、図１の基準電圧生成部２に相当する電圧情報生成部２２を搭載するものについて示したが、図６に示すように、図２の基準電圧生成部１２に相当する電圧情報生成部２３を搭載するようにしてもよく、上記実施の形態６と同様の効果を奏することができる。
【００３３】
【発明の効果】
以上のように、この発明によれば、トランジスタのスタンバイ時のリーク電流に応じた基準電圧を生成する基準電圧生成手段を設け、電流供給手段の出力電圧が基準電圧生成手段により生成された基準電圧と一致するように電流供給手段を制御する構成にしたので、半導体集積回路に搭載されるトランジスタのスタンバイ時のリーク電流を低減することができる効果がある。
【００３４】
この発明によれば、スタンバイ時の温度が高くなる程、低い基準電圧を生成するように構成したので、チップ温度の上昇に伴うリーク電流の増加を防止することができる効果がある。
【００３５】
この発明によれば、電源電圧を分圧し、その分圧電圧をトランジスタのゲート端子に印加する温度依存性抵抗を用いて基準電圧生成手段を構成したので、構成の複雑化を招くことなく、リーク電流に応じた基準電圧を生成することができる効果がある。
【００３６】
この発明によれば、トランジスタのスタンバイ時のリーク電流が所定の閾値を上回ると、そのリーク電流が所定の閾値より小さいときの基準電圧より低い基準電圧を生成するように構成したので、構成の複雑化を招くことなく、リーク電流に応じた基準電圧を生成することができる効果がある。
【００３７】
この発明によれば、トランジスタのスタンバイ時のリーク電流に対応する基準電圧の生成情報を記憶し、そのトランジスタがスタンバイ状態に遷移すると、その生成情報を参照して基準電圧を生成する基準電圧生成手段を設け、電流供給手段の出力電圧が基準電圧生成手段により生成された基準電圧と一致するように電流供給手段を制御する構成にしたので、半導体集積回路に搭載されるトランジスタのスタンバイ時のリーク電流を低減することができる効果がある。
【００３８】
この発明によれば、スタンバイ時の温度毎に複数の生成情報を記憶し、現在の温度に対応する生成情報を参照して基準電圧を生成するように構成したので、チップ温度の上昇に伴うリーク電流の増加を防止することができる効果がある。
【００３９】
この発明によれば、トランジスタのスタンバイ時のリーク電流に応じた電圧情報を受けると、その電圧情報を参照して基準電圧を生成する基準電圧生成手段を設け、電流供給手段の出力電圧が基準電圧生成手段により生成された基準電圧と一致するように電流供給手段を制御する構成にしたので、半導体集積回路に搭載されるトランジスタのスタンバイ時のリーク電流を低減することができる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１による基準電圧発生回路を示す構成図である。
【図２】この発明の実施の形態３による基準電圧発生回路を示す構成図である。
【図３】この発明の実施の形態４による基準電圧発生回路を示す構成図である。
【図４】この発明の実施の形態５による基準電圧発生回路を示す構成図である。
【図５】この発明の実施の形態６による基準電圧発生回路を示す構成図である。
【図６】この発明の実施の形態７による基準電圧発生回路を示す構成図である。
【符号の説明】
１ リークモニタ用ＴＲ（トランジスタ）、２ 基準電圧生成部（基準電圧生成手段）、３ Ｐチャネルトランジスタ、４，５ 抵抗（温度依存性抵抗）、６，７，８ 電源、９ オペアンプ（電圧制御手段）、１０ ドライバトランジスタ（電流供給手段）、１１ 電源、１２ 基準電圧生成部（基準電圧生成手段）、１３ オペアンプ、１４ 抵抗、１５ Ｎチャネルトランジスタ、１６ 基準電圧生成部（基準電圧生成手段）、１７ ＤＥＣ、１８ 分圧抵抗回路、１９ オペアンプ、２０ 温度センサ、２１ ＡＤ変換器、２２，２３ 電圧情報生成部（電圧情報生成手段）。
【発明の属する技術分野】
この発明は、トランジスタのスタンバイ時の消費電流を低減させる基準電圧発生回路に関するものである。
【０００２】
【従来の技術】
半導体集積回路には多数のトランジスタが搭載されるが、トランジスタは製造時のプロセスの変動により、ＯＮ／ＯＦＦに係る閾値Ｖｔｈやチャネル長にバラツキが生じることがある。
例えば、トランジスタの閾値Ｖｔｈが低く、チャネル長が短く仕上がると、スタンバイ時のリーク電流が増加する。この場合、半導体集積回路のスタンバイ時の待機電流が増加して、バックアップ時間が短くなり、トランジスタに保持されていたデータを失うなどの不具合が発生するため、従来は、スタンバイ時のリーク電流が多いトランジスタは、通常、不良品として廃棄するなどの処置が施されていた。
【０００３】
なお、動作周波数に応じて電源電圧を制御する基準電圧発生回路が特開平１１−３１３２号公報に開示されているが、トランジスタの特性のバラツキを考慮して、スタンバイ時のリーク電流を低減させるものではない。
【０００４】
【発明が解決しようとする課題】
従来の基準電圧発生回路は以上のように構成されているので、動作周波数が低下すれば、電源電圧を下げて低電力化を図ることができるが、スタンバイ時のリーク電流が多いトランジスタが半導体集積回路に搭載されても、そのリーク電流を低減することができないなどの課題があった。
【０００５】
この発明は上記のような課題を解決するためになされたもので、トランジスタのスタンバイ時のリーク電流を低減することができる基準電圧発生回路を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る基準電圧発生回路は、トランジスタのスタンバイ時のリーク電流に応じた基準電圧を生成する基準電圧生成手段を設け、電流供給手段の出力電圧が基準電圧生成手段により生成された基準電圧と一致するように電流供給手段を制御するものである。
【０００７】
この発明に係る基準電圧発生回路は、スタンバイ時の温度が高くなる程、低い基準電圧を生成するようにしたものである。
【０００８】
この発明に係る基準電圧発生回路は、電源電圧を分圧し、その分圧電圧をトランジスタのゲート端子に印加する温度依存性抵抗を用いて基準電圧生成手段を構成するようにしたものである。
【０００９】
この発明に係る基準電圧発生回路は、トランジスタのスタンバイ時のリーク電流が所定の閾値を上回ると、そのリーク電流が所定の閾値より小さいときの基準電圧より低い基準電圧を生成するようにしたものである。
【００１０】
この発明に係る基準電圧発生回路は、トランジスタのスタンバイ時のリーク電流に対応する基準電圧の生成情報を記憶し、そのトランジスタがスタンバイ状態に遷移すると、その生成情報を参照して基準電圧を生成する基準電圧生成手段を設け、電流供給手段の出力電圧が基準電圧生成手段により生成された基準電圧と一致するように電流供給手段を制御するものである。
【００１１】
この発明に係る基準電圧発生回路は、スタンバイ時の温度毎に複数の生成情報を記憶し、現在の温度に対応する生成情報を参照して基準電圧を生成するようにしたものである。
【００１２】
この発明に係る基準電圧発生回路は、トランジスタのスタンバイ時のリーク電流に応じた電圧情報を受けると、その電圧情報を参照して基準電圧を生成する基準電圧生成手段を設け、電流供給手段の出力電圧が基準電圧生成手段により生成された基準電圧と一致するように電流供給手段を制御するものである。
【００１３】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による基準電圧発生回路を示す構成図であり、図において、１は半導体集積回路に搭載される複数のトランジスタの中から、スタンバイ時の適切な基準電圧Ｖｒｅｆを生成するために選ばれた任意のトランジスタ（以下、リークモニタ用ＴＲという）、２はリークモニタ用ＴＲ１のスタンバイ時のリーク電流に応じた基準電圧Ｖｒｅｆを生成する基準電圧生成部（基準電圧生成手段）、３はＰチャネルトランジスタ、４，５は温度依存性を有する抵抗（温度依存性抵抗）、６，７，８は電源、９はドライバトランジスタ１０の出力電圧Ｖｄｄが基準電圧生成部２により生成された基準電圧Ｖｒｅｆと一致するようにドライバトランジスタ１０を制御するオペアンプ（電圧制御手段）、１０は半導体集積回路のトランジスタ等に電流を供給するドライバトランジスタ（電流供給手段）である。
【００１４】
次に動作について説明する。
半導体集積回路がスタンバイ状態になると、半導体集積回路に搭載されているトランジスタ（リークモニタ用ＴＲ１を含む）もスタンバイ状態になる。
この際、リークモニタ用ＴＲ１のリーク電流が、電源６からグランドに向かって流れるが、リークモニタ用ＴＲ１の抵抗値が小さい程、大きなリーク電流が流れる。
【００１５】
したがって、基準電圧生成部２からオペアンプ９に出力される基準電圧Ｖｒｅｆは、半導体集積回路のチップ温度が一定であれば、リークモニタ用ＴＲ１の抵抗値が小さくて、そのリーク電流が大きい程、小さな値になる。
オペアンプ９は、ドライバトランジスタ１０の出力電圧Ｖｄｄが基準電圧生成部２から出力された基準電圧Ｖｒｅｆと一致するようにドライバトランジスタ１０を制御する。
これにより、リークモニタ用ＴＲ１のスタンバイ時のリーク電流が増加すると、半導体集積回路のトランジスタ等に供給される電圧（ドライバトランジスタ１０の出力電圧Ｖｄｄ）が低下して、その半導体集積回路のスタンバイ時の待機電流が減少する。
【００１６】
以上で明らかなように、この実施の形態１によれば、リークモニタ用ＴＲ１のスタンバイ時のリーク電流に応じた基準電圧Ｖｒｅｆを生成する基準電圧生成部２を設け、ドライバトランジスタ１０の出力電圧Ｖｄｄが基準電圧生成部２により生成された基準電圧Ｖｒｅｆと一致するようにドライバトランジスタ１０を制御する構成にしたので、半導体集積回路に搭載されるトランジスタのスタンバイ時のリーク電流を低減することができる効果を奏する。
【００１７】
実施の形態２．
上記実施の形態１では、半導体集積回路のチップ温度が一定であるものについて示したが、半導体集積回路のチップ温度が上昇すると、電源７の電源電圧を分圧する抵抗４，５の分圧電圧が低下して、リークモニタ用ＴＲ１のゲート電位が低下する。
これにより、リークモニタ用ＴＲ１の抵抗値が増加するため、スタンバイ時のリーク電流が抑制される。したがって、チップ温度の上昇に伴うリーク電流の増加を防止することができる。
【００１８】
実施の形態３．
図２はこの発明の実施の形態３による基準電圧発生回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。１１は電源、１２はリークモニタ用ＴＲ１のスタンバイ時のリーク電流が所定の閾値を上回ると、そのリーク電流が所定の閾値より小さいときの基準電圧Ｖｒｅｆより低い基準電圧Ｖｒｅｆを生成する基準電圧生成部（基準電圧生成手段）、１３はリークモニタ用ＴＲ１のリーク電流が増加する程、Ｎチャネルトランジスタ１５のゲート電位を高めるオペアンプ、１４は抵抗、１５はゲート電位が閾値電圧より高くなると、オン状態になるＮチャネルトランジスタである。
【００１９】
次に動作について説明する。
半導体集積回路がスタンバイ状態になると、半導体集積回路に搭載されているトランジスタ（リークモニタ用ＴＲ１を含む）もスタンバイ状態になる。
この際、リークモニタ用ＴＲ１のリーク電流が、電源１１から基準電圧生成部１２に向かって流れるが、基準電圧生成部１２のオペアンプ１３は、リークモニタ用ＴＲ１のリーク電流が増加する程、大きなゲート電位をＮチャネルトランジスタ１５のゲート端子に印加する。
【００２０】
基準電圧生成部１２のＮチャネルトランジスタ１５は、リークモニタ用ＴＲ１のリーク電流が少ないときは、オペアンプ１３から印加されるゲート電位が小さいためオフ状態を維持するが、リークモニタ用ＴＲ１のリーク電流が増加して、オペアンプ１３から印加されるゲート電位が閾値電圧より高くなるとオン状態に遷移する。
【００２１】
このように、リークモニタ用ＴＲ１のリーク電流が増加することによって、Ｎチャネルトランジスタ１５がオン状態になると、Ｎチャネルトランジスタ１５の抵抗値がほぼ零値になるため、基準電圧生成部１２からオペアンプ９に出力される基準電圧Ｖｒｅｆは、Ｎチャネルトランジスタ１５がオフ状態のときよりも低下する。
これにより、上記実施の形態１と同様に、リークモニタ用ＴＲ１のスタンバイ時のリーク電流が増加すると、半導体集積回路のトランジスタ等に供給される電圧（ドライバトランジスタ１０の出力電圧Ｖｄｄ）が低下して、その半導体集積回路のスタンバイ時の待機電流が減少する。
【００２２】
実施の形態４．
図３はこの発明の実施の形態４による基準電圧発生回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。１６は半導体集積回路に搭載されるトランジスタのスタンバイ時のリーク電流に対応する基準電圧Ｖｒｅｆの生成情報を記憶し、そのトランジスタがスタンバイ状態に遷移すると、その生成情報を参照して基準電圧Ｖｒｅｆを生成する基準電圧生成部（基準電圧生成手段）、１７はスタンバイ時のリーク電流に対応する基準電圧Ｖｒｅｆの生成情報として分圧抵抗回路１８の抵抗値を記憶し、トランジスタのスタンバイ状態を示す状態通知信号を受けると当該抵抗値を示す抵抗指示信号を出力するデコーダ（以下、ＤＥＣという）、１８はＤＥＣ１７により抵抗値が設定される分圧抵抗回路、１９は分圧抵抗回路１８の抵抗値に応じた基準電圧Ｖｒｅｆを出力するオペアンプである。なお、オペアンプ１９に入力されるＢＧＲ（Ｂａｎｄ Ｇａｐ Ｒｅｆｅｒｅｎｃｅ ）はオペアンプ１９に対する基準の設定電圧である。
【００２３】
次に動作について説明する。
この実施の形態４では、予め、基準電圧Ｖｒｅｆを適宜変更しながら半導体集積回路のスタンバイ時の消費電流を測定することにより、トランジスタのスタンバイ時のリーク電流に対応する最適な基準電圧Ｖｒｅｆをテストする。
そして、最適な基準電圧Ｖｒｅｆが判明すると、その基準電圧Ｖｒｅｆの生成情報として、その基準電圧Ｖｒｅｆに対応する分圧抵抗回路１８の抵抗値Ｒ２をＤＥＣ１７に格納する。
【００２４】
ＤＥＣ１７は、トランジスタのスタンバイ状態を示す状態通知信号を受けていないときは（トランジスタが動作状態であるとき）、初期化信号を分圧抵抗回路１８に出力して、分圧抵抗回路１８の抵抗値を初期値Ｒ１（トランジスタの動作状態に適する基準電圧Ｖｒｅｆを出力させる抵抗値）に設定する。これにより、分圧抵抗回路１８の抵抗値が初期値Ｒ１に設定されるため、オペアンプ１９はトランジスタの動作状態に適する基準電圧Ｖｒｅｆを出力する。
【００２５】
一方、ＤＥＣ１７は、トランジスタのスタンバイ状態を示す状態通知信号を受けると、テストによって格納された抵抗値Ｒ２を示す抵抗指示信号を分圧抵抗回路１８に出力する。これにより、分圧抵抗回路１８の抵抗値がＲ２に設定されるため、オペアンプ１９はトランジスタの動作状態に適する基準電圧Ｖｒｅｆより低い基準電圧Ｖｒｅｆを出力する。即ち、トランジスタのスタンバイ時のリーク電流に対応する基準電圧Ｖｒｅｆを出力する。
したがって、トランジスタがスタンバイ状態になると、半導体集積回路のトランジスタ等に供給される電圧（ドライバトランジスタ１０の出力電圧Ｖｄｄ）が低下して、その半導体集積回路のスタンバイ時の待機電流が減少する。
【００２６】
実施の形態５．
図４はこの発明の実施の形態５による基準電圧発生回路を示す構成図であり、図において、図３と同一符号は同一または相当部分を示すので説明を省略する。２０は半導体集積回路のチップ温度を測定する温度センサ、２１は温度センサ２０の測定結果をアナログ／デジタル変換するＡＤ変換器である。
【００２７】
上記実施の形態４では、トランジスタのスタンバイ時のリーク電流に対応する最適な基準電圧Ｖｒｅｆをテストし、その基準電圧Ｖｒｅｆの生成情報として、その基準電圧Ｖｒｅｆに対応する分圧抵抗回路１８の抵抗値Ｒ２をＤＥＣ１７に格納するものについて示したが、この実施の形態５では、半導体集積回路のチップ温度を変更しながらリーク電流に対応する最適な基準電圧Ｖｒｅｆをテストして、スタンバイ時のチップ温度毎に複数の生成情報（チップ温度毎の最適な基準電圧Ｖｒｅｆに対応する抵抗値Ｒ２）をＤＥＣ１７に格納するようにする。
【００２８】
そして、ＤＥＣ１７は、温度センサ２０の測定結果を受けると、現在のチップ温度を把握し、そのチップ温度に対応する抵抗値Ｒ２を示す抵抗指示信号を分圧抵抗回路１８に出力する。
これにより、分圧抵抗回路１８の抵抗値がチップ温度に対応する抵抗値Ｒ２に設定されるため、チップ温度の上昇に伴うリーク電流の増加を防止することができる。なお、温度センサ２０及びＡＤ変換器２１による消費電流の増加を防止するため、温度センサ２０及びＡＤ変換器２１を間欠動作させる。
【００２９】
実施の形態６．
図５はこの発明の実施の形態６による基準電圧発生回路を示す構成図であり、図において、図４と同一符号は同一または相当部分を示すので説明を省略する。２２はリークモニタ用ＴＲ１のスタンバイ時のリーク電流に応じた電圧情報を生成する電圧情報生成部（電圧情報生成手段）であり、電圧情報生成部２２は図１の基準電圧生成部２に相当する。
【００３０】
上記実施の形態５では、半導体集積回路のチップ温度を変更しながらリーク電流に対応する最適な基準電圧Ｖｒｅｆをテストして、スタンバイ時のチップ温度毎に複数の生成情報（チップ温度毎の最適な基準電圧Ｖｒｅｆに対応する抵抗値Ｒ２）をＤＥＣ１７に格納するものについて示したが、リークモニタ用ＴＲ１のリーク電流に対応する最適な基準電圧Ｖｒｅｆをテストし、リーク電流毎に複数の生成情報（各リーク電流に最適な基準電圧Ｖｒｅｆに対応する抵抗値Ｒ２）をＤＥＣ１７に格納するようにする。
【００３１】
そして、ＤＥＣ１７は、電圧情報生成部２２からリーク電流に対応する電圧情報を受けると、その電圧情報に対応する生成情報を選択し、その生成情報に係る抵抗値Ｒ２を示す抵抗指示信号を分圧抵抗回路１８に出力する。
これにより、分圧抵抗回路１８の抵抗値がリーク電流に対応する抵抗値Ｒ２に設定されるため、リーク電流の増加を防止することができる。
【００３２】
実施の形態７．
上記実施の形態６では、図１の基準電圧生成部２に相当する電圧情報生成部２２を搭載するものについて示したが、図６に示すように、図２の基準電圧生成部１２に相当する電圧情報生成部２３を搭載するようにしてもよく、上記実施の形態６と同様の効果を奏することができる。
【００３３】
【発明の効果】
以上のように、この発明によれば、トランジスタのスタンバイ時のリーク電流に応じた基準電圧を生成する基準電圧生成手段を設け、電流供給手段の出力電圧が基準電圧生成手段により生成された基準電圧と一致するように電流供給手段を制御する構成にしたので、半導体集積回路に搭載されるトランジスタのスタンバイ時のリーク電流を低減することができる効果がある。
【００３４】
この発明によれば、スタンバイ時の温度が高くなる程、低い基準電圧を生成するように構成したので、チップ温度の上昇に伴うリーク電流の増加を防止することができる効果がある。
【００３５】
この発明によれば、電源電圧を分圧し、その分圧電圧をトランジスタのゲート端子に印加する温度依存性抵抗を用いて基準電圧生成手段を構成したので、構成の複雑化を招くことなく、リーク電流に応じた基準電圧を生成することができる効果がある。
【００３６】
この発明によれば、トランジスタのスタンバイ時のリーク電流が所定の閾値を上回ると、そのリーク電流が所定の閾値より小さいときの基準電圧より低い基準電圧を生成するように構成したので、構成の複雑化を招くことなく、リーク電流に応じた基準電圧を生成することができる効果がある。
【００３７】
この発明によれば、トランジスタのスタンバイ時のリーク電流に対応する基準電圧の生成情報を記憶し、そのトランジスタがスタンバイ状態に遷移すると、その生成情報を参照して基準電圧を生成する基準電圧生成手段を設け、電流供給手段の出力電圧が基準電圧生成手段により生成された基準電圧と一致するように電流供給手段を制御する構成にしたので、半導体集積回路に搭載されるトランジスタのスタンバイ時のリーク電流を低減することができる効果がある。
【００３８】
この発明によれば、スタンバイ時の温度毎に複数の生成情報を記憶し、現在の温度に対応する生成情報を参照して基準電圧を生成するように構成したので、チップ温度の上昇に伴うリーク電流の増加を防止することができる効果がある。
【００３９】
この発明によれば、トランジスタのスタンバイ時のリーク電流に応じた電圧情報を受けると、その電圧情報を参照して基準電圧を生成する基準電圧生成手段を設け、電流供給手段の出力電圧が基準電圧生成手段により生成された基準電圧と一致するように電流供給手段を制御する構成にしたので、半導体集積回路に搭載されるトランジスタのスタンバイ時のリーク電流を低減することができる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１による基準電圧発生回路を示す構成図である。
【図２】この発明の実施の形態３による基準電圧発生回路を示す構成図である。
【図３】この発明の実施の形態４による基準電圧発生回路を示す構成図である。
【図４】この発明の実施の形態５による基準電圧発生回路を示す構成図である。
【図５】この発明の実施の形態６による基準電圧発生回路を示す構成図である。
【図６】この発明の実施の形態７による基準電圧発生回路を示す構成図である。
【符号の説明】
１ リークモニタ用ＴＲ（トランジスタ）、２ 基準電圧生成部（基準電圧生成手段）、３ Ｐチャネルトランジスタ、４，５ 抵抗（温度依存性抵抗）、６，７，８ 電源、９ オペアンプ（電圧制御手段）、１０ ドライバトランジスタ（電流供給手段）、１１ 電源、１２ 基準電圧生成部（基準電圧生成手段）、１３ オペアンプ、１４ 抵抗、１５ Ｎチャネルトランジスタ、１６ 基準電圧生成部（基準電圧生成手段）、１７ ＤＥＣ、１８ 分圧抵抗回路、１９ オペアンプ、２０ 温度センサ、２１ ＡＤ変換器、２２，２３ 電圧情報生成部（電圧情報生成手段）。
Claims (7)
- トランジスタのスタンバイ時のリーク電流に応じた基準電圧を生成する基準電圧生成手段と、半導体集積回路に電流を供給する電流供給手段と、上記電流供給手段の出力電圧が上記基準電圧生成手段により生成された基準電圧と一致するように上記電流供給手段を制御する電圧制御手段とを備えた基準電圧発生回路。
- 基準電圧生成手段は、スタンバイ時の温度が高くなる程、低い基準電圧を生成することを特徴とする請求項１記載の基準電圧発生回路。
- 電源電圧を分圧し、その分圧電圧をトランジスタのゲート端子に印加する温度依存性抵抗を用いて基準電圧生成手段を構成することを特徴とする請求項２記載の基準電圧発生回路。
- 基準電圧生成手段は、トランジスタのスタンバイ時のリーク電流が所定の閾値を上回ると、そのリーク電流が所定の閾値より小さいときの基準電圧より低い基準電圧を生成することを特徴とする請求項１記載の基準電圧発生回路。
- トランジスタのスタンバイ時のリーク電流に対応する基準電圧の生成情報を記憶し、上記トランジスタがスタンバイ状態に遷移すると、その生成情報を参照して基準電圧を生成する基準電圧生成手段と、半導体集積回路に電流を供給する電流供給手段と、上記電流供給手段の出力電圧が上記基準電圧生成手段により生成された基準電圧と一致するように上記電流供給手段を制御する電圧制御手段とを備えた基準電圧発生回路。
- 基準電圧生成手段は、スタンバイ時の温度毎に複数の生成情報を記憶し、現在の温度に対応する生成情報を参照して基準電圧を生成することを特徴とする請求項５記載の基準電圧発生回路。
- トランジスタのスタンバイ時のリーク電流に応じた電圧情報を生成する電圧情報生成手段と、上記電圧情報生成手段により生成された電圧情報を参照して基準電圧を生成する基準電圧生成手段と、半導体集積回路に電流を供給する電流供給手段と、上記電流供給手段の出力電圧が上記基準電圧生成手段により生成された基準電圧と一致するように上記電流供給手段を制御する電圧制御手段とを備えた基準電圧発生回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002221694A JP2004062638A (ja) | 2002-07-30 | 2002-07-30 | 基準電圧発生回路 |
| TW092101217A TW200402139A (en) | 2002-07-30 | 2003-01-21 | Circuit for producing a reference voltage |
| US10/352,172 US6774713B2 (en) | 2002-07-30 | 2003-01-28 | Circuit for producing a reference voltage for transistors set to a standby state |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002221694A JP2004062638A (ja) | 2002-07-30 | 2002-07-30 | 基準電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004062638A true JP2004062638A (ja) | 2004-02-26 |
Family
ID=31184872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002221694A Pending JP2004062638A (ja) | 2002-07-30 | 2002-07-30 | 基準電圧発生回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6774713B2 (ja) |
| JP (1) | JP2004062638A (ja) |
| TW (1) | TW200402139A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014232491A (ja) * | 2013-05-30 | 2014-12-11 | 京セラドキュメントソリューションズ株式会社 | 半導体装置及び電子機器 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10361724A1 (de) * | 2003-12-30 | 2005-08-04 | Infineon Technologies Ag | Spannungsregelsystem |
| DE102004004775B4 (de) * | 2004-01-30 | 2006-11-23 | Infineon Technologies Ag | Spannungsregelsystem |
| JP4703133B2 (ja) * | 2004-05-25 | 2011-06-15 | ルネサスエレクトロニクス株式会社 | 内部電圧発生回路および半導体集積回路装置 |
| US7176508B2 (en) * | 2004-07-27 | 2007-02-13 | International Business Machines Corporation | Temperature sensor for high power very large scale integration circuits |
| KR100703885B1 (ko) * | 2005-07-18 | 2007-04-06 | 삼성전자주식회사 | 외부 공급 전압으로부터 적응적으로 내부 전압을 발생하는장치 및 그 방법 |
| KR100862993B1 (ko) * | 2006-10-12 | 2008-10-13 | 주식회사 하이닉스반도체 | 반도체 집적 회로의 전원 공급 장치 |
| US20080106326A1 (en) * | 2006-11-06 | 2008-05-08 | Richard Gaggl | Reference voltage circuit and method for providing a reference voltage |
| US7821330B2 (en) * | 2008-03-11 | 2010-10-26 | International Business Machines Corporation | Method and apparatus for extending the lifetime of a semiconductor chip |
| WO2009124554A1 (en) * | 2008-04-07 | 2009-10-15 | Coloplast A/S | Implantable fluid devices |
| JP5320607B2 (ja) * | 2008-10-15 | 2013-10-23 | ルネサスエレクトロニクス株式会社 | 内部電圧発生回路 |
| JP5742593B2 (ja) * | 2011-08-30 | 2015-07-01 | ミツミ電機株式会社 | 半導体集積回路、保護回路及び電池パック |
| KR20150096197A (ko) * | 2014-02-14 | 2015-08-24 | 삼성전자주식회사 | 반도체 집적회로의 누설전류 측정 회로 |
| US10534388B1 (en) * | 2019-03-22 | 2020-01-14 | Stmicroelectronics S.R.L. | Temperature limited current driver |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2787639B2 (ja) * | 1992-08-07 | 1998-08-20 | 三菱電機株式会社 | パルス信号発生回路および半導体記憶装置 |
| JP2950093B2 (ja) | 1993-05-13 | 1999-09-20 | 日本電気株式会社 | 半導体集積回路装置 |
| JPH113132A (ja) | 1997-06-11 | 1999-01-06 | Hitachi Ltd | パワーマネージメント装置 |
| JP3324646B2 (ja) * | 1999-07-01 | 2002-09-17 | 日本電気株式会社 | 回路装置、その動作方法 |
| US6529563B1 (en) * | 1999-08-23 | 2003-03-04 | Level One Communications, Inc. | Method and apparatus for providing a self-sustaining precision voltage and current feedback biasing loop |
| US6466081B1 (en) * | 2000-11-08 | 2002-10-15 | Applied Micro Circuits Corporation | Temperature stable CMOS device |
| US6661279B2 (en) * | 2001-04-11 | 2003-12-09 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit which outputs first internal power supply voltage and second internal power supply voltage lower than first internal supply power voltage |
-
2002
- 2002-07-30 JP JP2002221694A patent/JP2004062638A/ja active Pending
-
2003
- 2003-01-21 TW TW092101217A patent/TW200402139A/zh unknown
- 2003-01-28 US US10/352,172 patent/US6774713B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014232491A (ja) * | 2013-05-30 | 2014-12-11 | 京セラドキュメントソリューションズ株式会社 | 半導体装置及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200402139A (en) | 2004-02-01 |
| US6774713B2 (en) | 2004-08-10 |
| US20040021505A1 (en) | 2004-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9804615B2 (en) | Low power bias scheme for mobile storage SOC | |
| JP2004062638A (ja) | 基準電圧発生回路 | |
| JP4287678B2 (ja) | 内部電源回路 | |
| US20030123522A1 (en) | Low-power band-gap reference and temperature sensor circuit | |
| JP2008071335A (ja) | バンドギャップレファレンス回路とこれを利用した温度情報出力装置 | |
| JP2001035177A5 (ja) | ||
| JP2009193211A (ja) | 定電流回路 | |
| JP2007095282A (ja) | 電圧発生装置 | |
| US7068547B2 (en) | Internal voltage generating circuit in semiconductor memory device | |
| JP4397562B2 (ja) | バンドギャップリファレンス回路 | |
| US20080061749A1 (en) | Power supply step-down circuit and semiconductor device | |
| US6633187B1 (en) | Method and apparatus for enabling a stand alone integrated circuit | |
| JP2000163141A (ja) | 降圧電源回路 | |
| US10969815B2 (en) | Constant current circuit | |
| US7301374B2 (en) | Chip for operating in multi power conditions and system having the same | |
| KR101053526B1 (ko) | 벌크 바이어스 전압 생성장치 및 이를 포함하는 반도체 메모리 장치 | |
| KR100760145B1 (ko) | 기준 전압 발생 회로, 및 기준 전류 발생 회로 | |
| JP2006285953A (ja) | 基準電圧発生回路、及び基準電流発生回路 | |
| JP4941045B2 (ja) | カレントミラー回路 | |
| JP2005234890A (ja) | 定電流回路 | |
| KR20120050247A (ko) | 전원 공급 장치 | |
| KR100451992B1 (ko) | 반도체 메모리 소자의 전압 발생 회로 | |
| US6337598B1 (en) | Reference voltage generating device and generating method of the same | |
| JP3766948B2 (ja) | 電源降下回路 | |
| JP2006313438A (ja) | 基準電圧生成回路 |