JP2006285953A - 基準電圧発生回路、及び基準電流発生回路 - Google Patents

Abstract

【課題】半導体集積回路として構成される基準電流発生回路において微小な出力電流を得ようとした場合、出力電流を決定する基準抵抗の面積が大きくなる。
【解決手段】レギュレータ１４の出力電圧をＲ１，Ｒ２からなる抵抗分割回路で分割することにより、微小な基準電圧を生成する。抵抗分割回路はトランジスタＱ３からなるスイッチで断続可能に構成する。Ｒ１，Ｒ２の接続点Ｐと基準電圧出力端子との間にはトランジスタＱ４からなるスイッチを設け、また、当該出力端にはコンデンサＣを接続する。Ｑ３，Ｑ４を制御回路１６が出力するクロックパルスで周期的にオン・オフ制御する。Ｃはオン時に基準電圧に充電され、オフ時に出力端子を基準電圧に保つ。
【選択図】図１

Description

本発明は、他の回路等の動作において基準とされる電圧又は電流を発生する基準電圧発生回路及び基準電流発生回路に関し、特に、微小な基準電圧又は微小な基準電流を低消費電力で発生する回路に関する。

図４は、電子回路の動作において基準とされる所定の電流（基準電流）を発生する従来の回路の構成を示す回路図である。この回路は半導体基板上に集積形成される。当該回路は、基準電圧Ｖref基づいて基準電流を生成するカレントミラー回路２と、Ｖrefの供給源とカレントミラー回路２との間のインピーダンス変換のために設けられたオペアンプＡとを含んで構成される。カレントミラー回路２及びオペアンプＡの動作電源として、アースＧＮＤと、所定の正電圧を供給する電源Ｖccとが用いられる。また、Ｖrefは、例えば１．２Ｖに設定される。ちなみに、Ｖrefはレギュレータ等の供給源にて生成され供給される。

カレントミラー回路２は、ＭＯＳトランジスタＱ１，Ｑ２及び抵抗Ｒrefを含んで構成される。トランジスタＱ１，Ｑ２は共にゲートをオペアンプＡの出力端子に接続され、またドレインをＶccに接続される。トランジスタＱ１のソースはオペアンプＡの非反転入力端子に接続される。すなわち、Ｑ１のゲート及びソースは、オペアンプＡを介在して互いに接続される。また、Ｑ１のソースとＧＮＤとの間には基準抵抗Ｒrefが接続される。

オペアンプＡの反転入力端子にはＶrefが入力される。また出力端子と非反転入力端子とにはそれぞれ、上述のように、Ｑ１のゲートと、ソース及びＲrefとが接続される。このオペアンプＡの両入力端子間にはバーチャルショートが成り立ち、非反転入力端子の電圧は反転入力端子に入力されるＶrefに基本的に等しくなる。

基準抵抗Ｒrefは非反転入力端子の電圧Ｖrefを印加され、その電圧に応じた基準電流Ｉrefを生じる。この基準電流Ｉrefがカレントミラー回路２の入力電流となり、カレントミラー回路２の出力側のトランジスタＱ２のソースから基準電流Ｉrefに応じた出力電流が取り出される。

このように、基準電流Ｉrefの大きさは基準電圧Ｖref及び基準抵抗Ｒrefの大きさによって決定される。そこで、所与の基準電圧Ｖrefに対して、微小な基準電流Ｉrefを生成する必要がある場合にはＲrefの値を大きく設定する。

ここで、基準電流Ｉrefの温度特性は、基準抵抗Ｒrefの温度特性の影響を受ける。よって、基準抵抗Ｒrefを設計する際には、その温度依存性が低くなるように配慮される。ちなみに、集積回路を形成する場合に、抵抗は通常、拡散層又はポリシリコンを用いて形成される。これらのうち、ポリシリコンは比較的、温度特性が良好であり、基準抵抗Ｒrefの形成に用いられている。

また、オペアンプＡに入力される基準電圧Ｖrefを微小にすることができれば、それによっても、微小な基準電流Ｉrefを生成することが可能である。通常のボルテージレギュレータ回路が生成可能な１Ｖ程度から数Ｖ程度の電圧出力に基づいて、例えば、数百ｍＶ程度又はそれ以下の新たな基準電圧を生成する簡単な方法として抵抗分割がある。

ポリシリコンは、比較的、温度特性が良好である反面、シート抵抗が低い。そのため、微小な基準電流Ｉrefを生成するために基準抵抗Ｒrefを大きくしようとした場合、ポリシリコンで形成される抵抗素子は、半導体基板上にて大きな面積を占め、チップサイズの増大やコスト増を招来するという問題があった。

また、抵抗分割回路により微小電圧の新たな基準電圧を生成する場合、抵抗分割回路に流れる電流の分、消費電力が大きくなるという問題が生じる。

本発明は、上述の問題点を解決するためになされたものであり、消費電力を抑制しつつ微小な基準電圧を生成可能な基準電圧発生回路及び、基準抵抗の大きさを抑制しつつ微小な基準電流を生成可能な基準電流発生回路を提供することを目的とする。

本発明に係る基準電圧発生回路は、それぞれ所定電圧を発生する２つの電圧源と、前記２つの電圧源間に接続され、当該両電圧源間に生じる電圧を周期的に分圧し、分割電圧を分割電圧出力端子から出力する分圧回路と、前記分割電圧出力端子と基準電圧出力端子とに一方端子を接続される出力コンデンサと、前記出力コンデンサと前記分割電圧出力端子との間に挿入された充電スイッチと、前記分圧回路の前記分割電圧の出力に連動して前記充電スイッチをオンし、前記出力コンデンサを充電する充電制御回路と、を有し、前記基準電圧出力端子から前記分割電圧に応じた基準電圧を出力するものである。

上記本発明に係る基準電圧発生回路は、それぞれ所定電圧を発生する２つの電圧源と、前記２つの電圧源間に互いに直列に接続される第１抵抗及び第２抵抗を含む電流路と、前記電流路を流れるバイアス電流を周期的にオン・オフ制御するバイアス電流制御回路と、前記第１抵抗及び前記第２抵抗の接続点と基準電圧出力端子とに一方端子を接続される出力コンデンサと、前記出力コンデンサと前記接続点との間に挿入された充電スイッチと、前記バイアス電流のオン制御に連動して前記充電スイッチをオンし、前記出力コンデンサの充電を制御する充電制御回路と、を有する構成とすることができる。

また上記本発明に係る基準電圧発生回路は、それぞれ所定電圧を発生する２つの電圧源と、前記２つの電圧源間に互いに直列に接続される第１抵抗及び第２抵抗を含む電流路と、前記電流路に直列に挿入された電流路スイッチと、前記電流路スイッチを周期的にオン・オフ制御する電流路制御回路と、前記第１抵抗及び前記第２抵抗の接続点と基準電圧出力端子とに一方端子を接続される出力コンデンサと、前記出力コンデンサと前記接続点との間に挿入された充電スイッチと、前記電流路スイッチのオン動作に連動して、前記充電スイッチをオンし、前記出力コンデンサの充電を制御する充電制御回路と、を有する構成とすることができる。

前記電流路スイッチ及び前記充電スイッチは、それぞれトランジスタで構成することができる。さらに前記電流路制御回路及び前記充電制御回路は、前記各トランジスタのゲート端子に共通のクロック信号を供給し、当該各トランジスタの導通をオン・オフ制御するように構成することができる。

また、前記充電制御回路は、前記電流路スイッチがオン状態の期間に包含して設定される充電期間だけ前記充電スイッチをオン状態とするように構成することができる。

本発明に係る基準電圧発生回路は、それぞれ所定電圧を発生する２つの電圧源と、複数の要素コンデンサと、前記複数の要素コンデンサが前記２つの電圧源間に互いに直列に接続される直列構成と、前記複数の要素コンデンサが一方の前記電圧源と分岐合流点との間に互いに並列に接続される並列構成とを選択的に構成可能な一群の組織化スイッチと、前記一群の組織化スイッチを制御して、前記直列構成と前記並列構成とを周期的に切り替える構成制御回路と、前記分岐合流点と基準電圧出力端子とに一方端子を接続される出力コンデンサと、前記出力コンデンサと前記分岐合流点との間に挿入された充電スイッチと、前記並列構成が構成されることに連動して前記充電スイッチをオンし、前記出力コンデンサの充電を制御する充電制御回路と、を有する構成とすることもできる。

この基準電圧発生回路において、前記組織化スイッチ及び前記充電スイッチは、それぞれトランジスタで構成することができる。

本発明に係る基準電流発生回路は、上記基準電圧発生回路を用いたものであって、前記基準電圧出力端子から前記基準電圧を入力されるインピーダンス変換増幅器と、前記インピーダンス変換増幅器の出力端子に接続されたカレントミラー回路と、を有し、前記カレントミラー回路が、前記基準電圧を一方端子に印加され、当該基準電圧に応じて当該カレントミラー回路の入力電流を設定する基準抵抗を有し、当該カレントミラー回路の出力電流に応じた基準電流を出力する。

本発明の好適な態様は、前記インピーダンス変換増幅器が、演算増幅器からなり、前記演算増幅器が、前記基準電圧出力端子に第１入力端子を接続され、前記基準抵抗の前記一方端子に第２入力端子を接続され、かつ前記基準抵抗に接続され前記カレントミラー回路を構成する入力トランジスタの電流制御端子に出力端子を接続される基準電流発生回路である。

本発明によれば、両端の電圧源間の電圧を分圧回路により分割して微小な電圧を生成する。分圧回路は、電流路に間欠的にしか電流を流さない構成としたり、コンデンサを用いた構成とすることにより消費電力の低減が図られる。分圧回路が生成する微小な電圧は出力コンデンサに保持され、基準電圧として利用される。この微小な基準電圧を利用することで、基準抵抗の増大を抑制しつつ微小な基準電流を生成することが可能となる。

以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。

［第１の実施形態］
図１は、第１の実施形態に係る基準電流発生回路の概略構成を示す回路図である。この回路は半導体基板上に集積形成される。当該回路は、微小な基準電圧Ｖref2を生成する基準電圧発生回路１０と、Ｖref2に基づいて基準電流を生成するカレントミラー回路１２と、基準電圧発生回路１０及びカレントミラー回路１２の間のインピーダンス変換のために設けられたオペアンプＡとを含んで構成される。

カレントミラー回路１２及びオペアンプＡの動作電源として、アースＧＮＤと、所定の正電圧を供給する電源Ｖccとが用いられる。また基準電圧発生回路１０は、電圧源としてレギュレータ１４とＧＮＤとを有し、レギュレータ１４の出力電圧Ｖrefに基づいて新たに基準電圧Ｖref2を生成し出力する。

基準電圧発生回路１０は、レギュレータ１４の他に、抵抗Ｒ１，Ｒ２、ＭＯＳトランジスタＱ３，Ｑ４、コンデンサＣ、及び制御回路１６を含んで構成される。

抵抗Ｒ１と抵抗Ｒ２とは直列に接続され、レギュレータ１４の出力端子とＧＮＤとの間に電流路を形成する。トランジスタＱ３は当該電流路に挿入され、当該電流路の断続を行うスイッチとして機能する。例えば、抵抗Ｒ１の一方端がレギュレータ１４に接続され、他方端が抵抗Ｒ２の一方端に接続される。また抵抗Ｒ２の他方端がトランジスタＱ３のドレインに接続され、そのソースがＧＮＤに接続される。Ｑ３のゲートは制御回路１６の出力端子に接続される。これらＲ１，Ｒ２，Ｑ３，制御回路１６はレギュレータ１４とＧＮＤとの間の電圧を分割する分圧回路として機能する。

コンデンサＣの一方端は、抵抗Ｒ１と抵抗Ｒ２との接続点ＰにトランジスタＱ４を介して接続されると共に、基準電圧発生回路１０の出力端子に接続される。またコンデンサＣの他方端はＧＮＤに接地される。トランジスタＱ４は例えば、ドレインを接続点Ｐに接続され、ソースをコンデンサＣに接続され、コンデンサＣと接続点Ｐとの断続を行う充電スイッチとして機能する。Ｑ４のゲートは制御回路１６の出力端子に接続される。

制御回路１６は、所定周期でクロックパルスを発生し、Ｑ３，Ｑ４のゲートに印加する。このパルスの立ち上がり、立ち下がりに同期して、Ｑ３，Ｑ４は共にオン、オフ動作を行う。

具体的には、クロックパルスが印加されている期間、Ｑ３及びＱ４はオン状態となる。Ｑ３がオン状態となることで、Ｒ１及びＲ２にＶrefに応じた電流が流れ、接続点Ｐには、Ｖrefが抵抗Ｒ１と抵抗Ｒ２とに応じて分割された電圧Ｖpが発生する。Ｖpは次式で与えられる。

Ｖｐ＝Ｖref・Ｒ２／（Ｒ１＋Ｒ２）

また、Ｑ４がオン状態となることで、コンデンサＣは電圧Ｖpを印加され、端子間電圧がＶpとなるように充電される。

一方、クロックパルスオフの期間においては、Ｑ３及びＱ４はオフ状態となる。Ｑ３がオフ状態となることで、Ｒ１及びＲ２には電流が流れない。また、Ｑ４がオフ状態となることで、コンデンサＣは接続点Ｐから分離される。

以上の動作において、基準電圧発生回路１０の出力電圧Ｖref2は、クロックパルスがオンの期間には接続点Ｐから与えられる電圧Ｖpとなり、クロックパルスがオフの期間にはコンデンサＣが保持する電圧によって基本的にＶpとなる。すなわち、基準電圧発生回路１０は、一定に保たれる基準電圧Ｖref2を出力する。

Ｖref2の値は、Ｒ１，Ｒ２の値に応じて設定される。例えば、Ｒ１をＲ２の９倍の抵抗値に設定した場合、Ｖref2はＶrefの１／１０とすることができる。レギュレータ１４の出力電圧Ｖrefは、例えば、１Ｖ程度から数Ｖ程度に設定される。例えば、レギュレータ１４が1.2Ｖを出力し、これをＲ１及びＲ２によって１／１０に抵抗分割する場合には、基準電圧発生回路１０が出力する基準電圧Ｖref2は０．１２Ｖとなる。このようにして、基準電圧発生回路１０は通常のレギュレータが生成する電圧に基づいて、微小な基準電圧Ｖref2を生成し出力する。

このように本回路では、抵抗分割により微小な基準電圧Ｖref2を生成するが、抵抗Ｒ１，Ｒ２には間欠的にしか電流が流れない。これにより、この抵抗分割回路部分での消費電力が抑制される。

生成された基準電圧Ｖref2はオペアンプＡを介してカレントミラー回路１２へ伝達される。ちなみに、オペアンプＡは高入力インピーダンスであるので、コンデンサＣの放電は抑制され、また、制御回路１６がクロックパルスを周期的に発生することにより、コンデンサＣは所定周期で充電し直されるので、コンデンサＣは端子間電圧を良好な精度でＶpに維持することができる。

カレントミラー回路１２は、ＭＯＳトランジスタＱ１，Ｑ２及び抵抗Ｒrefを含んで構成される。トランジスタＱ１，Ｑ２は共にゲートをオペアンプＡの出力端子に接続され、またソースをＶccに接続される。トランジスタＱ１のドレインはオペアンプＡの非反転入力端子に接続される。すなわち、Ｑ１のゲート及びドレインは、オペアンプＡを介在して互いに接続される。また、Ｑ１のドレインとＧＮＤとの間には基準抵抗Ｒrefが接続される。

オペアンプＡの反転入力端子には、基準電圧発生回路１０の出力電圧Ｖref2が入力される。また出力端子と非反転入力端子とにはそれぞれ、上述のように、Ｑ１のゲートと、ドレイン及びＲrefとが接続される。このオペアンプＡの両入力端子間にはバーチャルショートが成り立ち、非反転入力端子の電圧は反転入力端子に入力されるＶref2に基本的に等しくなる。

基準抵抗Ｒrefは非反転入力端子の電圧Ｖref2を印加され、その電圧に応じた基準電流Ｉrefを生じる。この基準電流がカレントミラー回路１２の入力電流となり、カレントミラー回路１２の出力側のトランジスタＱ２のドレインから基準電流Ｉrefに応じた出力電流が取り出される。

このように、基準電流Ｉrefの大きさは基準電圧Ｖref2及び基準抵抗Ｒrefの大きさによって決定される。具体的には、ＩrefはＶref2に比例し、Ｒrefに反比例する。本回路は上述のように基準電圧Ｖref2を微小に設定することができるので、基準抵抗Ｒrefの値の増大を抑制・回避しつつ微小な基準電流Ｉrefを生成することができる。基準抵抗Ｒrefの値を小さく設定できることにより、温度特性が良好であるがシート抵抗が比較的小さいポリシリコンを用いて基準抵抗Ｒrefとなる抵抗素子を形成しても、半導体基板上での当該抵抗素子の面積の増大が回避され、チップサイズやコストを抑制することが可能となる。

上述の構成では、トランジスタＱ３，Ｑ４を制御回路１６からの共通のクロックパルスでスイッチ動作し、互いに同じ期間、オン状態となる。これに対して、例えば、トランジスタＱ３のゲートへクロックパルスを供給する電流路制御回路と、トランジスタＱ４のゲートへクロックパルスを供給する充電制御回路とを別個に設け、Ｑ３，Ｑ４を別々のクロックパルスでスイッチ動作させる構成も可能である。その場合、Ｑ４のオン期間がＱ３のオン期間に包含されるようにすることができる。そうすることにより、接続点Ｐの電圧がＱ３のオンにより定まった後に、コンデンサＣが接続点Ｐに接続され、一方、コンデンサＣが接続点Ｐから切り離された後に、抵抗分割回路に流れる電流が停止される。よって、安定した接続点Ｐの電圧がコンデンサＣに印加される。

また、上述の構成では、抵抗分割回路を構成するＲ１及びＲ２の電流の制御は、Ｑ３で構成されるスイッチの断続により行っているが、この構成に限られず、Ｒ１及びＲ２を流れる電流を周期的にオン・オフする他の制御手段を採用してもよい。例えば、レギュレータ１４の電圧出力そのものをオン・オフしてもよい。

［第２の実施形態］
図２は、第２の実施形態に係る基準電流発生回路の概略構成を示す回路図である。この回路は第１の実施形態の基準電流発生回路と同様に半導体基板上に集積形成される。本回路が第１の実施形態の基準電流発生回路と相違する点は、基準電圧発生回路における分割電圧Ｖpを生成する分圧回路の構成である。他の点においては、本回路と第１の実施形態の基準電流発生回路とは基本的に同一の構成とすることができる。本回路の特徴の理解を容易とするために、以下の説明では第１の実施形態の基準電流発生回路と同一の構成要素には同一の符号を付して、第１の実施形態の上述の説明を援用し、説明の簡素化を図る。

本実施形態の基準電流発生回路は、微小な基準電圧Ｖref2を生成する基準電圧発生回路２０と、Ｖref2に基づいて基準電流を生成するカレントミラー回路１２と、基準電圧発生回路２０及びカレントミラー回路１２の間のインピーダンス変換のために設けられたオペアンプＡとを含んで構成される。

基準電圧発生回路２０は、電圧源としてレギュレータ１４とＧＮＤとを有し、レギュレータ１４の出力電圧Ｖrefに基づいて新たに基準電圧Ｖref2を生成し出力する。

また、基準電圧発生回路２０は、基準電圧発生回路１０と同様に、ＭＯＳトランジスタＱ４及びコンデンサＣを有する。さらに、基準電圧発生回路２０は、分圧回路の構成要素として、３つのコンデンサＣ１〜Ｃ３、ＭＯＳトランジスタＱ５〜Ｑ１１、制御回路２２、及びインバータ２４を有する。Ｑ５〜Ｑ１１は、Ｃ１〜Ｃ３の接続関係を定め回路を組織するための一群のスイッチである。Ｑ５〜Ｑ１１は、ゲート電圧に応じて、ソース−ドレイン間の導通状態を変化させ、ソースに接続された配線とドレインに接続された配線との間の断続を切り替える。制御回路２２は、当該ゲート電圧によりＱ５〜Ｑ１１のオン・オフを制御して、Ｃ１〜Ｃ３の直列接続及び並列接続を選択的に形成する。

Ｃ１〜Ｃ３の直列構成及び並列構成について以下、具体的に説明する。Ｑ５はレギュレータ１４とＣ１との間の断続を制御し、Ｑ６はＣ１とＣ２との間の断続を制御し、Ｑ７はＣ２とＣ３との間の断続を制御する。

また、Ｑ８は、Ｃ１のＱ６に接続された端子とＧＮＤとの間の断続を制御する。Ｑ９は、Ｃ２のＱ７に接続された端子とＧＮＤとの間の断続を制御する。

Ｑ１０は、Ｃ１のＱ５に接続された端子と接続点Ｐとの間の断続を制御する。Ｑ１１は、Ｃ３のＱ７に接続された端子と接続点Ｐとの間の断続を制御する。また、Ｃ２のＱ６に接続された端子は接続点Ｐにも接続される。

例えば、トランジスタＱ４〜Ｑ１１はｎ−ＭＯＳであり、ゲートに所定のHigh（Ｈ）レベルの電圧を印加されるとオンし、一方、所定のLow（Ｌ）レベルの電圧を印加されるとオフする。制御回路２２は、Ｈレベル又はＬレベルの電圧を出力する。インバータ２４は、制御回路２２から入力された電圧レベルを反転して出力する。Ｑ５〜Ｑ７は制御回路２２の出力を直接、それらのゲートに印加される。一方、Ｑ４及びＱ８〜Ｑ１１はインバータ２４の出力をそれらのゲートに印加される。

制御回路２２がＨレベルを出力する期間では、Ｑ５〜Ｑ７がオンし、レギュレータ１４とＧＮＤとの間にＣ１〜Ｃ３の直列接続が形成される。図３（ａ）は、レギュレータ１４とＧＮＤとの間に形成されるＣ１〜Ｃ３の直列構成を模式的に示す回路図である。例えば、Ｃ１〜Ｃ３の容量は同じに設定することができ、その場合、Ｃ１〜Ｃ３はそれぞれ、レギュレータ１４とＧＮＤとの電圧差Ｖrefの１／３の端子間電圧に充電される。なお、このとき、Ｑ４はオフであり、コンデンサＣと、Ｃ１〜Ｃ３との間は分離されている。よって、コンデンサCは基本的にそれまでの充電電圧を維持する。

制御回路２２は、Ｈレベルに続いてＬレベルを出力する。制御回路２２がＬレベルを出力する期間では、Ｑ５〜Ｑ７がオフする一方、Ｑ４及びＱ８〜Ｑ１１がオンする。この状態では、Ｃ１〜Ｃ３それぞれの一方端子が点Ｐに接続され、他方端子がＧＮＤに接続される。すなわち、Ｃ１〜Ｃ３は点ＰとＧＮＤとの間に互いに並列接続される。図３（ｂ）は、点ＰとＧＮＤとの間に形成されるＣ１〜Ｃ３の並列構成を模式的に示す回路図である。ここで、Ｃ１〜Ｃ３は先の直列接続時に充電された電荷を基本的に保持したまま並列接続されるので、接続点Ｐの電圧ＶpはＶref／３となる。以上述べたように、直列接続されたコンデンサＣ１〜Ｃ３を並列接続に切り替えることにより、レギュレータ１４の供給電圧を分圧することができる。並列接続時にはＱ４はオン状態であり、コンデンサＣは点Ｐに接続されて、その端子間電圧がＶpとなるように充電される。

以上の動作により、基準電圧発生回路２０の出力電圧Ｖref2は、制御回路２２の出力がＬレベルの期間には接続点Ｐから与えられる電圧Ｖpとなり、制御回路２２の出力がＨレベルの期間にはコンデンサＣが保持する電圧によって基本的にＶpとなる。すなわち、基準電圧発生回路２０は、一定に保たれる基準電圧Ｖref2を出力する。

また、制御回路２２は、ＨレベルとＬレベルとを交互に発生させて、上記動作を周期的に繰り返す。これにより、コンデンサＣの充電状態はリフレッシュされ、リーク電流等によるコンデンサＣの電圧変化が抑制され、基準電圧Ｖref2が良好に一定に保たれる。

上述の構成において、互いに接続される複数のコンデンサの個数は３個に限られず、その個数は任意の値とすることができる。また、それぞれの容量も必ずしも等しくなくても良い。Ｖref2の値は、コンデンサの当該個数やそれぞれの容量に応じて設定される。例えば、互いに等しい容量のｍ個のコンデンサを用いて、Ｖref2がＶrefの１／ｍとなる基準電圧発生回路２０を構成することができる。すなわち、基準電圧発生回路２０は通常のレギュレータが生成する電圧に基づいて、微小な基準電圧Ｖref2を生成し出力することが可能である。

基準電圧発生回路２０においてコンデンサを直列接続すると、各コンデンサが充電され飽和状態に達するまでは、レギュレータ１４から電流が流れるが、飽和状態に達した後は基本的に電流は流れない。よって、基準電圧発生回路２０のコンデンサを用いた分圧回路は、消費電力を抑制することができる。

生成された基準電圧Ｖref2はオペアンプＡを介して、基準抵抗Ｒrefに印加される。基準抵抗Ｒrefは印加された基準電圧Ｖref2に応じた基準電流Ｉrefを生じる。この基準電流がカレントミラー回路１２の入力電流となり、カレントミラー回路１２の出力側のトランジスタＱ２のドレインから基準電流Ｉrefに応じた出力電流が取り出される。

本回路は上述のように基準電圧Ｖref2を微小に設定することができるので、基準抵抗Ｒrefの値の増大を抑制・回避しつつ微小な基準電流Ｉrefを生成することができる。基準抵抗Ｒrefの値を小さく設定できることにより、温度特性が良好であるがシート抵抗が比較的小さいポリシリコンを用いて基準抵抗Ｒrefとなる抵抗素子を形成しても、半導体基板上での当該抵抗素子の面積の増大が回避され、チップサイズやコストを抑制することが可能となる。

本発明の第１の実施形態に係る基準電流発生回路の概略構成を示す回路図である。 本発明の第２の実施形態に係る基準電流発生回路の概略構成を示す回路図である。 Ｑ５〜Ｑ１１の切り替えで実現されるコンデンサの直列構成及び並列構成を模式的に示す回路図である。 従来の基準電流発生回路の構成を示す回路図である。

符号の説明

１０，２０ 基準電圧発生回路、１２ カレントミラー回路、１４ レギュレータ、１６，２２ 制御回路、２４ インバータ。

Claims (10)

1. それぞれ所定電圧を発生する２つの電圧源と、
   前記２つの電圧源間に接続され、当該両電圧源間に生じる電圧を周期的に分圧し、分割電圧を分割電圧出力端子から出力する分圧回路と、
   前記分割電圧出力端子と基準電圧出力端子とに一方端子を接続される出力コンデンサと、
   前記出力コンデンサと前記分割電圧出力端子との間に挿入された充電スイッチと、
   前記分圧回路の前記分割電圧の出力に連動して前記充電スイッチをオンし、前記出力コンデンサを充電する充電制御回路と、
   を有し、前記基準電圧出力端子から前記分割電圧に応じた基準電圧を出力することを特徴とする基準電圧発生回路。
2. それぞれ所定電圧を発生する２つの電圧源と、
   前記２つの電圧源間に互いに直列に接続される第１抵抗及び第２抵抗を含む電流路と、
   前記電流路を流れるバイアス電流を周期的にオン・オフ制御するバイアス電流制御回路と、
   前記第１抵抗及び前記第２抵抗の接続点と基準電圧出力端子とに一方端子を接続される出力コンデンサと、
   前記出力コンデンサと前記接続点との間に挿入された充電スイッチと、
   前記バイアス電流のオン制御に連動して前記充電スイッチをオンし、前記出力コンデンサの充電を制御する充電制御回路と、
   を有し、前記基準電圧出力端子から基準電圧を出力することを特徴とする基準電圧発生回路。
3. それぞれ所定電圧を発生する２つの電圧源と、
   前記２つの電圧源間に互いに直列に接続される第１抵抗及び第２抵抗を含む電流路と、
   前記電流路に直列に挿入された電流路スイッチと、
   前記電流路スイッチを周期的にオン・オフ制御する電流路制御回路と、
   前記第１抵抗及び前記第２抵抗の接続点と基準電圧出力端子とに一方端子を接続される出力コンデンサと、
   前記出力コンデンサと前記接続点との間に挿入された充電スイッチと、
   前記電流路スイッチのオン動作に連動して、前記充電スイッチをオンし、前記出力コンデンサの充電を制御する充電制御回路と、
   を有し、前記基準電圧出力端子から基準電圧を出力することを特徴とする基準電圧発生回路。
4. 請求項３に記載の基準電圧発生回路において、
   前記電流路スイッチ及び前記充電スイッチは、それぞれトランジスタで構成されることを特徴とする基準電圧発生回路。
5. 請求項４に記載の基準電圧発生回路において、
   前記電流路制御回路及び前記充電制御回路は、前記各トランジスタのゲート端子に共通のクロック信号を供給し、当該各トランジスタの導通をオン・オフ制御すること、を特徴とする基準電圧発生回路。
6. 請求項３又は請求項４に記載の基準電圧発生回路において、
   前記充電制御回路は、前記電流路スイッチがオン状態の期間に包含して設定される充電期間だけ前記充電スイッチをオン状態とすること、を特徴とする基準電圧発生回路。
7. それぞれ所定電圧を発生する２つの電圧源と、
   複数の要素コンデンサと、
   前記複数の要素コンデンサが前記２つの電圧源間に互いに直列に接続される直列構成と、前記複数の要素コンデンサが一方の前記電圧源と分岐合流点との間に互いに並列に接続される並列構成とを選択的に構成可能な一群の組織化スイッチと、
   前記一群の組織化スイッチを制御して、前記直列構成と前記並列構成とを周期的に切り替える構成制御回路と、
   前記分岐合流点と基準電圧出力端子とに一方端子を接続される出力コンデンサと、
   前記出力コンデンサと前記分岐合流点との間に挿入された充電スイッチと、
   前記並列構成が構成されることに連動して前記充電スイッチをオンし、前記出力コンデンサの充電を制御する充電制御回路と、
   を有し、前記基準電圧出力端子から基準電圧を出力することを特徴とする基準電圧発生回路。
8. 請求項７に記載の基準電圧発生回路において、
   前記組織化スイッチ及び前記充電スイッチは、それぞれトランジスタで構成されることを特徴とする基準電圧発生回路。
9. 請求項１から請求項８のいずれか１つに記載の基準電圧発生回路を用いた基準電流発生回路であって、
   前記基準電圧出力端子から前記基準電圧を入力されるインピーダンス変換増幅器と、
   前記インピーダンス変換増幅器の出力端子に接続されたカレントミラー回路と、
   を有し、
   前記カレントミラー回路は、
   前記基準電圧を一方端子に印加され、当該基準電圧に応じて当該カレントミラー回路の入力電流を設定する基準抵抗を有し、
   当該カレントミラー回路の出力電流に応じた基準電流を出力することを特徴とする基準電流発生回路。
10. 請求項９に記載の基準電流発生回路において、
    前記インピーダンス変換増幅器は、演算増幅器からなり、
    前記演算増幅器は、
    前記基準電圧出力端子に第１入力端子を接続され、前記基準抵抗の前記一方端子に第２入力端子を接続され、かつ前記基準抵抗に接続され前記カレントミラー回路を構成する入力トランジスタの電流制御端子に出力端子を接続されること、
    を特徴とする基準電流発生回路。
    

Images