JP2009135889A - 信号形成回路 - Google Patents
信号形成回路 Download PDFInfo
- Publication number
- JP2009135889A JP2009135889A JP2008224708A JP2008224708A JP2009135889A JP 2009135889 A JP2009135889 A JP 2009135889A JP 2008224708 A JP2008224708 A JP 2008224708A JP 2008224708 A JP2008224708 A JP 2008224708A JP 2009135889 A JP2009135889 A JP 2009135889A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- capacitor
- current
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
【解決手段】第1トランジスタ7のソース端子7aは電源電圧Vddと接続され、ドレイン端子7cは、第3トランジスタ8および直流抵抗9を介して接地されている。第3トランジスタ8のソース端子8cと直流抵抗9との間には、基準電圧Vsが印加されている。第2トランジスタ10は第1トランジスタ7と同特性のFETであり、そのソース端子10aには電源電圧Vddが印加されるとともに、ゲート端子10bには第1トランジスタ7のゲート端子7bが接続され、さらに、ドレイン端子10cにはコンデンサ11が接続されている。これにより、コンデンサ11の充電電流は基準電圧Vsの変動に応じて変化することができる。比較部5には基準電圧Vsおよびコンデンサ11の電圧が入力され、双方の電圧の間の大小関係が逆転した場合に出力信号が反転する。
【選択図】図2
Description
図1乃至図3に基づいて、本発明の実施形態1について説明する。図1において、クロック信号形成回路1の基準電圧部2(本発明の基準電圧供給手段に該当する)は、後述するように、充電されたコンデンサの端子間電圧と比較するための所定の基準電圧Vsを供給する直流定電圧電源である。基準電圧部2と接続された定電流発生部3(本発明の電圧電流変換手段に該当する)は、基準電圧部2により供給された基準電圧Vsに応じた電流を形成することのできる電圧電流変換回路により構成されている。
次に、図4に基いて、本発明の実施形態2によるクロック信号形成回路について説明する。本実施形態は上述した実施形態1によるクロック信号形成回路1の性能をさらに向上させるものである。前述した実施形態1によるクロック信号形成回路1においては、コンデンサ11の充電が進行することにより、第2トランジスタ10のドレイン端子10c(図2におけるB点)の電圧が上昇すると、第2トランジスタ10のドレイン端子10c−ソース端子10a間電圧が低下して、第2トランジスタ10を流れるドレイン電流が減少する。従って、第2トランジスタ10のドレイン端子10c−ソース端子10a間電圧が極端に低下した場合には、コンデンサ11の充電電流が基準電圧Vsの変動に対して追従することが困難になる。
次に、図5に基いて、本発明の実施形態3によるクロック信号形成回路について説明する。本実施形態は、コンデンサ11の放電により、その端子間電圧と基準電圧Vtとの間の大小関係が逆転した場合に、外部に対し反転信号を出力する回路に適用したものである。図5において、定電流発生部20は、実施形態1と同様に、第1トランジスタ7、第3トランジスタ8および直流抵抗9を有しており、これらは実施形態1と同様に接続されている。これにより、第1トランジスタ7には基準電圧部2により供給される基準電圧Vs、Vtに応じた電流を流すことができる。
次に、図6に基いて、本発明の実施形態2の変形例によるクロック信号形成回路について説明する。本変形例は図4に示した実施形態2による制御部14を制御部28に置き換えた構成であるため、以下、主に制御部28の制御部14に対する相違点について説明する。
本発明は、上述した実施形態に限定されるものではなく、次のように変形または拡張することができる。
本発明によるクロック信号形成回路に使用される各トランジスタは、pチャネルのFETであっても、nチャネルのFETであってもよいし、デプレッションタイプのMOSFETであってもよい。また、接合型のFETであってもよいし、さらに、バイポーラトランジスタであってもよい。
図4に示した第2直流抵抗19の抵抗値は、直流抵抗9の抵抗値rと全く同一でなくともよく、第5トランジスタ16および第6トランジスタ17を流れる電流が、第1トランジスタ7を流れる電流と実質的に等しくなるように、双方の抵抗値が近似していればよい。
Claims (4)
- 所定の基準電圧を供給する基準電圧供給手段と、
前記基準電圧供給手段に接続され、供給された前記基準電圧に応じた電流を形成する電圧電流変換手段と、
一端が接地されたコンデンサを有するとともに、前記電圧電流変換手段に接続されることにより、前記電圧電流変換手段によって形成された電流に比例した電流を電源から前記コンデンサに流して充電する、または前記電圧電流変換手段によって形成された電流に比例した電流を前記コンデンサから流して放電させる容量充放電手段と、
前記コンデンサの電圧と前記基準電圧がともに入力され、前記コンデンサの電圧と前記基準電圧との間の大小関係が逆転したことを検出する比較手段とを備えたことを特徴とする信号形成回路。 - 前記電圧電流変換手段は、一端が接地された抵抗素子と前記抵抗素子と電源との間に配置された第1トランジスタとを有し、前記基準電圧供給手段により供給された前記基準電圧を前記抵抗素子の他端に加えることにより、前記抵抗素子に前記第1トランジスタを介して前記基準電圧に応じた電流を流し、前記容量充放電手段は、電源と前記コンデンサとの間に配置された第2トランジスタとを有するとともに、前記第1トランジスタおよび前記第2トランジスタの制御端子同士を接続し双方の前記制御端子の電圧を等しくすることにより、前記抵抗素子に流れる電流に比例した電流を、前記第2トランジスタを介して電源から前記コンデンサに対して流すことを特徴とする請求項1記載の信号形成回路。
- 前記電圧電流変換手段および前記容量充放電手段に接続された制御手段を備え、前記電圧電流変換手段は、前記第1トランジスタと前記抵抗素子との間に介装された第3トランジスタを有するとともに、前記容量充放電手段は、前記第2トランジスタと前記コンデンサとの間に配置された第4トランジスタを有し、前記制御手段は一端が接地された第2抵抗素子を有するとともに、前記第2抵抗素子の他端と電源との間には、電源側から順に直列に接続された第5トランジスタ、第6トランジスタおよび第7トランジスタを有しており、前記第3トランジスタの制御端子を前記第7トランジスタの制御端子と接続し、前記第4トランジスタの制御端子を前記第6トランジスタの制御端子と接続したことを特徴とする請求項2記載の信号形成回路。
- 前記電圧電流変換手段および前記容量充放電手段に接続された制御手段を備え、前記電圧電流変換手段は、前記第1トランジスタと前記抵抗素子との間に介装された第3トランジスタを有するとともに、前記容量充放電手段は、前記第2トランジスタと前記コンデンサとの間に配置された第4トランジスタを有し、前記制御手段は、一対の電源線間に直列に接続された第5トランジスタ、第6トランジスタおよび第7トランジスタ並びに前記一対の電源線間に直列に接続された第8トランジスタおよび第9トランジスタを有しており、前記第1トランジスタ、前記第2トランジスタおよび前記第8トランジスタの制御端子同士を接続し、前記第4トランジスタの制御端子を前記第6トランジスタの制御端子と接続し、前記第7トランジスタの制御端子を前記第9トランジスタの制御端子と接続したことを特徴とする請求項2記載の信号形成回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008224708A JP5120154B2 (ja) | 2007-11-01 | 2008-09-02 | 信号形成回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007285049 | 2007-11-01 | ||
JP2007285049 | 2007-11-01 | ||
JP2008224708A JP5120154B2 (ja) | 2007-11-01 | 2008-09-02 | 信号形成回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009135889A true JP2009135889A (ja) | 2009-06-18 |
JP5120154B2 JP5120154B2 (ja) | 2013-01-16 |
Family
ID=40867317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008224708A Expired - Fee Related JP5120154B2 (ja) | 2007-11-01 | 2008-09-02 | 信号形成回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5120154B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011087064A (ja) * | 2009-10-14 | 2011-04-28 | Sharp Corp | 検知装置及びそれを内蔵した電子機器 |
JP2014165254A (ja) * | 2013-02-22 | 2014-09-08 | Lapis Semiconductor Co Ltd | 試験回路、半導体集積装置、及び試験方法 |
JP2015056692A (ja) * | 2013-09-10 | 2015-03-23 | 日立オートモティブシステムズ株式会社 | 発振回路、それを用いた半導体集積回路装置および回転角検出装置 |
JPWO2020104885A1 (ja) * | 2018-11-22 | 2021-11-04 | 株式会社半導体エネルギー研究所 | 二次電池の異常検知装置、および、半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01157612A (ja) * | 1987-12-14 | 1989-06-20 | Mitsubishi Electric Corp | 電圧制御発振回路 |
JPH06140884A (ja) * | 1992-10-26 | 1994-05-20 | Nec Corp | Cmos型半導体cr発振回路 |
JPH11103239A (ja) * | 1997-05-30 | 1999-04-13 | St Microelectron Inc | 制御可能なデューティサイクルを有する精密オシレータ回路及び関連方法 |
-
2008
- 2008-09-02 JP JP2008224708A patent/JP5120154B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01157612A (ja) * | 1987-12-14 | 1989-06-20 | Mitsubishi Electric Corp | 電圧制御発振回路 |
JPH06140884A (ja) * | 1992-10-26 | 1994-05-20 | Nec Corp | Cmos型半導体cr発振回路 |
JPH11103239A (ja) * | 1997-05-30 | 1999-04-13 | St Microelectron Inc | 制御可能なデューティサイクルを有する精密オシレータ回路及び関連方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011087064A (ja) * | 2009-10-14 | 2011-04-28 | Sharp Corp | 検知装置及びそれを内蔵した電子機器 |
JP2014165254A (ja) * | 2013-02-22 | 2014-09-08 | Lapis Semiconductor Co Ltd | 試験回路、半導体集積装置、及び試験方法 |
JP2015056692A (ja) * | 2013-09-10 | 2015-03-23 | 日立オートモティブシステムズ株式会社 | 発振回路、それを用いた半導体集積回路装置および回転角検出装置 |
JPWO2020104885A1 (ja) * | 2018-11-22 | 2021-11-04 | 株式会社半導体エネルギー研究所 | 二次電池の異常検知装置、および、半導体装置 |
JP7352568B2 (ja) | 2018-11-22 | 2023-09-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US11973198B2 (en) | 2018-11-22 | 2024-04-30 | Semiconductor Energy Laboratory Co., Ltd. | Device detecting abnormality of secondary battery and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP5120154B2 (ja) | 2013-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4424546B2 (ja) | パルス幅変調回路 | |
US8098057B2 (en) | Constant voltage circuit including supply unit having plural current sources | |
US9785176B2 (en) | Small-circuit-scale reference voltage generating circuit | |
KR100779886B1 (ko) | 개선된 전원 제거비 특성 및 협응답 대역을 갖는 전압조정기 | |
JP4796927B2 (ja) | クロック信号出力回路 | |
US10530297B2 (en) | Semiconductor device and control method of semiconductor device | |
US8648639B2 (en) | Duty adjustment circuits and signal generation devices using the same | |
JP2009130879A (ja) | レベルシフト回路 | |
JP4824599B2 (ja) | 三角波生成回路 | |
JP5120154B2 (ja) | 信号形成回路 | |
US7250808B2 (en) | Differential charge pump circuit | |
US20070046337A1 (en) | Comparator circuit and semiconductor apparatus | |
KR20150106348A (ko) | Dc/dc 컨버터 | |
US20170117888A1 (en) | Voltage comparison circuit | |
JP2007059625A (ja) | 半導体装置 | |
JP4504930B2 (ja) | チャージポンプ回路 | |
JP7085911B2 (ja) | コンパレータ及び発振回路 | |
US9716501B2 (en) | CR oscillation circuit | |
JP4392894B2 (ja) | 半導体記憶装置 | |
JP2013121174A (ja) | 発振回路、およびdc−dcコンバータ | |
US20080238517A1 (en) | Oscillator Circuit and Semiconductor Device | |
JP2011065208A (ja) | 定電流発生回路および該定電流発生回路を用いた半導体装置ならびに電子機器 | |
JP4884942B2 (ja) | 発振回路 | |
JP3767697B2 (ja) | 半導体集積回路装置 | |
US7119626B2 (en) | Oscillation circuit and operation method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121008 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |