JP4504930B2 - チャージポンプ回路 - Google Patents
チャージポンプ回路 Download PDFInfo
- Publication number
- JP4504930B2 JP4504930B2 JP2006020991A JP2006020991A JP4504930B2 JP 4504930 B2 JP4504930 B2 JP 4504930B2 JP 2006020991 A JP2006020991 A JP 2006020991A JP 2006020991 A JP2006020991 A JP 2006020991A JP 4504930 B2 JP4504930 B2 JP 4504930B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- current
- push
- charge pump
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 91
- 230000003071 parasitic effect Effects 0.000 description 14
- 239000000243 solution Substances 0.000 description 10
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Amplifiers (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Description
本発明は、チャージポンプ回路に関し、特に、ＰＬＬ（Phase Locked Loop）回路やＤＬＬ（Delay Locked Loop）回路などのフィードバックシステムに好適なチャージポンプ
回路に関する。
回路に関する。
一般に、ＰＬＬ回路やＤＬＬ回路などのフィードバックシステムにおいて、電圧制御発振器（ＶＣＯ）や電圧制御遅延回路（ＶＣＤ）などを制御する信号を生成するためにチャージポンプ回路が用いられる。図６は、従来のチャージポンプ回路の構成を示す。信号ＵＰが活性化するとスイッチ１０１がターンオンし、電流源１０２から電流が供給される、いわゆるプッシュ動作が行われる。一方、信号ＤＮが活性化するとスイッチ１０３がターンオンし、電流源１０４によって電流が引き抜かれる、いわゆるプル動作が行われる。このプッシュプル動作に係る電流は、ローパスフィルタ１０５によってフィルタリング処理され、電圧Ｖｏが生成される。そして、この電圧ＶｏがＶＣＯやＶＣＤの制御信号となる（例えば、特許文献１参照）。
特開２０００―８２９５４号公報（第６頁、第６図）
チャージポンプ回路における各スイッチを制御するとき、プッシュプル動作によって流れる電流にスイッチングノイズが発生する。以下、このスイッチングノイズについて、図７を参照しながら説明する。
ｐＭＯＳトランジスタで構成されたスイッチを例にとると、まず、スイッチがターンオンするまでの期間、スイッチにおけるフリンジ容量などを通じて、出力容量の電荷がディスチャージし、ゲート側に移動する、いわゆるフィードスルーノイズが発生する。さらに、スイッチがターンオンした後は、スイッチにおけるゲート容量などを通じて、出力容量の電荷がディスチャージし、ゲート側に移動する、いわゆるインジェクションノイズが加わる（図７においてＡで示した期間）。このため、出力電流は、すぐには規定値Ｉｏとして負荷容量に供給されず、しばらくの間、フリンジ容量やゲート容量の充電に充てられながら、残りの電荷が負荷容量にチャージされる（図７においてＢで示した期間）。そして、もし理想電流源ではない場合、時間が経過すると、今度はスイッチのオン抵抗の影響により、電流源の出力電圧値が変化するため、電流値が規定値Ｉｏに達しない状態が続く（図７においてＣで示した期間）。
次に、スイッチがターンオフした瞬間、フリンジ容量やゲート容量などに蓄積された電荷が一気に出力され（フィードスルーノイズ及びインジェクションノイズ）、短期間、出力電流が規定値Ｉｏを超えてしまう（図７においてＤで示した期間）。その後、フィードスルーノイズ及びインジェクションノイズは収束し、出力電流の値はゼロに収束する（図７においてＥで示した期間）。
チャージポンプ回路を高速に動作させる場合、プッシュプル動作によって移動する電荷に対して、スイッチングノイズに起因する電荷誤差が無視できないほど大きくなってしまう。例えば、電流源の電流値を５μＡとし、チャージポンプ回路を２５０ＭＨｚで動作させる場合を考える。この場合、１回のスイッチングで供給される電荷は５ｆクローン（＝５μＡ×１ｎｓ）である。これに対し、スイッチのフリンジ容量を１ｆＦとし、スイッチを４Ｖで駆動する場合のフィードスルーノイズに起因する電荷は４ｆクーロン（＝４Ｖ×１ｆＦ）となる。この場合、ノイズによる電荷誤差が、電流源から供給される電荷とほぼ同じ大きさとなってしまう。すなわち、チャージポンプ回路のプッシュプル動作によって移動する電荷は、ノイズに起因する誤差を多分に含んだものであると言える。
ここで問題となるのは、トランジスタの極性によってノイズに起因する電荷誤差が異なるという点である。特に、ｎチャネルトランジスタとｐチャネルトランジスタとでは、ターンオン及びターンオフを決定する制御電圧と各トランジスタの閾値電圧との関係が、互いに異なるため、チャージインジェクションノイズによる電荷量は大きく異なる。トランジスタの特性上、フィードスルーノイズ及びインジェクションノイズの発生を抑制することは、事実上不可能である。さらに、インジェクションノイズは、電源やプロセス変動に対して変化するため、ｐチャネルトランジスタ及びｎチャネルトランジスタのスイッチングノイズを等しくすることは極めて困難である。したがって、従来のチャージポンプ回路では、トランジスタの極性の違いによりスイッチングノイズが非対称であるため、プッシュ動作によりチャージされる電荷とプル動作によりディスチャージされる電荷との平衡性若しくは所定比の関係を確保することは事実上不可能である。
上記問題に鑑み、本発明は、チャージポンプ回路について、プッシュ動作によりチャージされる電荷とプル動作によりディスチャージされる電荷とを平衡若しくは所定比にすることを課題とする。
上記課題を解決するために講じた手段は、第１及び第２の制御信号に基づいてプッシュプル動作を行うチャージポンプ回路として、前記第１の制御信号に基づいて、プッシュ動作及びプル動作のいずれか一方を制御する第１のスイッチと、前記第１のスイッチとは異極性のトランジスタで構成されたカレントミラー回路と、前記第１のスイッチを構成するトランジスタと同じ特性のトランジスタで構成され、前記第２の制御信号に基づいて、前記カレントミラー回路への電流入力を制御する第２のスイッチと、一端が前記カレントミラー回路の入力側に接続された第１のＭＯＳ容量と、一端にプッシュプル動作に係る電流を受ける第２のＭＯＳ容量と、入力端が前記第２のＭＯＳ容量の他端に接続されるとともに出力端が前記第１のＭＯＳ容量の他端に接続された電圧バッファとを備え、前記カレントミラー回路の出力電流によって、プッシュ動作及びプル動作の他方を行うものとする。
この発明によると、第１のスイッチによってプッシュ動作及びプル動作のいずれか一方が制御され、第２のスイッチによって、カレントミラー回路を通じて、プッシュ動作及びプル動作の他方が制御される。ここで、第１のスイッチと第２のスイッチとは同じ特性のトランジスタで構成されるため、それぞれのスイッチングによって発生するスイッチングノイズの特性もまた同じである。したがって、プッシュ動作及びプル動作によりチャージ及びディスチャージされる電荷に、スイッチングノイズに起因する電荷誤差が同程度含まれることとなり、プッシュ動作及びプル動作に係る電荷が平衡になる。また、第１及び第２のＭＯＳ容量が電圧バッファを介して接続されているため、両者の他端の電圧を等しくして両者の容量値を同じにすることができ、出力精度が向上する。
また、本発明が講じた手段は、第１及び第２の制御信号に基づいてプッシュプル動作を行うチャージポンプ回路として、前記第１の制御信号に基づいて、プッシュ動作及びプル動作のいずれか一方を制御する第１のスイッチと、前記第１のスイッチとは異極性のトランジスタで構成されたカレントミラー回路と、前記第１のスイッチを構成するトランジスタと同じ特性のトランジスタで構成され、前記第２の制御信号に基づいて、前記カレントミラー回路への電流入力を制御する第２のスイッチと、与えられた信号に基づいて、複数の電圧のいずれか一つを選択的に供給する電圧セレクタと、一端が前記カレントミラー回路の入力側に接続されるとともに他端が前記電圧セレクタに接続された第１のＭＯＳ容量と、前記第１のＭＯＳ容量と同じ容量値を持ち、プッシュプル動作に係る電流を受ける第２のＭＯＳ容量とを備え、前記カレントミラー回路の出力電流によって、プッシュ動作及びプル動作の他方を行うものとする。
この発明によると、電圧セレクタによって第１のＭＯＳ容量に適宜電圧が選択されて供給されることにより、両者の他端の電圧をほぼ等しくして両者の容量値をほぼ等しくすることができ、出力精度が向上する。
また、本発明が講じた手段は、第１及び第２の制御信号に基づいてプッシュプル動作を行うチャージポンプ回路として、前記第１の制御信号に基づいて、プッシュ動作及びプル動作のいずれか一方を制御する第１のスイッチと、前記第１のスイッチとは異極性のトランジスタで構成されたカレントミラー回路と、前記第１のスイッチを構成するトランジスタと同じ特性のトランジスタで構成され、前記第２の制御信号に基づいて、前記カレントミラー回路への電流入力を制御する第２のスイッチと、一端が前記カレントミラー回路の入力側に接続されるとともに他端が所定の電圧源に接続された第１の容量と、プッシュプル動作に係る電流を受ける第２の容量とを備え、前記第１のスイッチに供給される電流の大きさと前記第２のスイッチに供給される電流の大きさとの比率はｎ：ｍ（ｎ及びｍは互いに異なる正数）であり、前記カレントミラー回路の出力電流によって、プッシュ動作及びプル動作の他方を行うものとする。
また、本発明が講じた手段は、第１及び第２の制御信号に基づいてプッシュプル動作を行うチャージポンプ回路として、所定の電流を供給するｎ（ｎは自然数）個の電流源にそれぞれ接続され、前記第１の制御信号に基づいて、プッシュ動作及びプル動作のいずれか一方を制御するｎ個の第１のスイッチと、前記第１のスイッチとは異極性のトランジスタで構成されたカレントミラー回路と、前記第１のスイッチを構成するトランジスタと同じ特性のトランジスタで構成され、所定の電流を供給するｍ（ｍはｎとは異なる自然数）個の電流源にそれぞれ接続され、前記第２の制御信号に基づいて、前記カレントミラー回路への電流入力を制御するｍ個の第２のスイッチと、一端が前記カレントミラー回路の入力側に接続されるとともに他端が所定の電圧源に接続された第１の容量と、プッシュプル動作に係る電流を受ける第２の容量とを備え、前記カレントミラー回路の出力電流によって、プッシュ動作及びプル動作の他方を行うものとする。
これらによると、プッシュ動作及びプル動作に係る電流の大きさ比を所望の整数比あるいは正数比にすることができる。
また、本発明が講じた手段は、第１及び第２の制御信号に基づいてプッシュプル動作を行うチャージポンプ回路として、前記第１の制御信号に基づいて、プッシュ動作及びプル動作のいずれか一方を制御する第１のスイッチと、前記第１のスイッチとは異極性のトランジスタで構成されたカレントミラー回路と、前記第１のスイッチを構成するトランジスタと同じ特性のトランジスタで構成され、前記第２の制御信号に基づいて、前記カレントミラー回路への電流入力を制御する第２のスイッチと、前記第１のスイッチを構成するトランジスタと同じ特性のトランジスタで構成され、一端が前記第１のスイッチに電流を供給する電流源に接続されるとともに他端に所定の電圧が供給され、前記第１の制御信号の反転に基づいて、開閉動作をする第３のスイッチと、前記第１のスイッチを構成するトランジスタと同じ特性のトランジスタで構成され、一端が前記第２のスイッチに電流を供給する電流源に接続されるとともに他端に所定の電圧が供給され、前記第２の制御信号の反転に基づいて、開閉動作をする第４のスイッチと、一端が前記カレントミラー回路の入力側に接続されるとともに他端が所定の電圧源に接続された第１の容量と、プッシュプル動作に係る電流を受ける第２の容量とを備え、前記カレントミラー回路の出力電流によって、プッシュ動作及びプル動作の他方を行うものとする。
この発明によると、チャージポンプ回路のプッシュ動作及びプル動作に係る電荷を高精度に平衡にすることができ、さらに、高速動作が可能となる。
好ましくは、前記第３のスイッチの他端及び前記第４のスイッチの他端には、共通の電圧が供給されているものとする。
本発明によると、プッシュ動作によりチャージされる電荷とプル動作によりディスチャージされる電荷とが平衡若しくは所定比にすることができる。また、プッシュ動作及びプル動作の制御に係るスイッチが同じタイプのトランジスタで構成される、すなわち、片側スイッチとなるため、低電圧動作が可能となり、消費電力が低減される。
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
（第１の実施形態）
図１は、第１の実施形態に係るチャージポンプ回路の構成を示す。本実施形態に係るチャージポンプ回路は、電流源１１ａ及び１１ｂ、スイッチ１２ａ及び１２ｂ、カレントミラー回路１３、及び演算増幅器１４、容量１５及び１６、及び電圧バッファ１７を備えている。容量１５はＭＯＳ容量であり、その一端はカレントミラー回路１３の入力側に接続され、他端は電圧バッファ１７の出力端に接続されている。また、容量１６はＭＯＳ容量であり、その一端は演算増幅器１４の反転入力端に接続され、他端は演算増幅器１４の出力端及び電圧バッファ１７の入力端に接続されている。
図１は、第１の実施形態に係るチャージポンプ回路の構成を示す。本実施形態に係るチャージポンプ回路は、電流源１１ａ及び１１ｂ、スイッチ１２ａ及び１２ｂ、カレントミラー回路１３、及び演算増幅器１４、容量１５及び１６、及び電圧バッファ１７を備えている。容量１５はＭＯＳ容量であり、その一端はカレントミラー回路１３の入力側に接続され、他端は電圧バッファ１７の出力端に接続されている。また、容量１６はＭＯＳ容量であり、その一端は演算増幅器１４の反転入力端に接続され、他端は演算増幅器１４の出力端及び電圧バッファ１７の入力端に接続されている。
スイッチ１２ａは、ｐチャネルトランジスタで構成され、信号ＵＰによって制御される。具体的には、スイッチ１２ａは、信号ＵＰが活性化したときにターンオンし、電流源１１ａからの電流を容量１６に供給する。一方、信号ＵＰが非活性化したとき、スイッチ１２ａはターンオフし、容量１６への電流供給動作を停止する。すなわち、スイッチ１２ａは、容量１６に対する電流のプッシュ動作を制御する。
スイッチ１２ｂは、スイッチ１２ａと同じくｐチャネルトランジスタで構成され、信号ＤＮによって制御される。スイッチ１２ｂは、具体的に、信号ＤＮが活性化したときにターンオンし、電流源１１ｂから供給される電流をカレントミラー回路１３に入力する。なお、電流源１１ｂの電流値は、電流源１１ａの電流値と等しいものとする。一方、スイッチ１２ｂは、信号ＤＮが非活性化したときにターンオフし、カレントミラー回路１３への電流入力を停止する。すなわち、スイッチ１２ｂは、カレントミラー回路１３への電流の入力を制御する。
カレントミラー回路１３は、スイッチ１２ａ及び１２ｂとは異なる極性のトランジスタ、すなわち、ｎチャネルトランジスタ１３１ａ及び１３１ｂを出力側及び入力側にそれぞれ備え、さらに、トランジスタ１３１ｂのドレイン−ゲート間に挿入された演算増幅器１３２を備えている。演算増幅器１３２の反転入力端には基準電圧Ｖｒｅｆが与えられており、非反転入力端にはカレントミラー回路１３の入力側の電圧が与えられている。また、ｎチャネルトランジスタ１３１ａ及び１３１ｂのそれぞれのゲートと、演算増幅器１３２の出力端とは互いに接続されている。演算増幅器１３２は、カレントミラー回路１３の入力側の電圧がＶｒｅｆとなるように動作するとともに、スイッチ１２ｂがターンオンして電流源１１ｂから供給される電流によって容量１５に生じた電圧と、基準電圧Ｖｒｅｆとの差分電圧を増幅し、増幅の結果得られた出力電圧をｎチャネルトランジスタ１３１ａ及び１３１ｂのそれぞれのゲートに与える。上記構成のカレントミラー回路１３は、入力電流と同じ大きさの電流を、出力電流として出力側に引き込む。
カレントミラー回路１３の出力側は容量１６に接続されている。容量１６から見たカレントミラー回路１３の出力電流の向きは、スイッチ１２ａの制御によって電流源１１ａから供給される電流の向きとは逆となっている。すなわち、カレントミラー回路１３の出力電流によって、容量１６に対する電流のプル動作が行われる。上述したように、カレントミラー回路１３の電流入力はスイッチ１２ｂによって制御されるため、容量１６に対する電流のプル動作は、実質的に、スイッチ１２ｂが制御している。
演算増幅器１３２の非反転入力端には、容量１５が接続されている。容量１５は、スイッチ１２ｂがターンオンすることによって電流源１１ｂから供給される電流を受けて電荷を蓄積し、スイッチ１２ｂがターンオフすることによって蓄積した電荷を放出するといった、フィルタの役割を果たす。
一方、演算増幅器１４の非反転入力端には基準電圧Ｖｒｅｆが与えられており、演算増幅器１４は、カレントミラー回路１３の出力側の電圧がＶｒｅｆとなるように動作する。なお、演算増幅器１４は、容量１６とともに、ローパスフィルタとして動作する。また、演算増幅器１４は、カレントミラー回路１３の出力側の電圧がＶｒｅｆとなるように動作し、上述した演算増幅器１３２の動作と併せて、カレントミラー回路１３の入力側及び出力側の電圧が等しくされる。これにより、カレントミラー回路１３のミラー比精度が向上し、結果として、プッシュ動作及びプル動作に係る電荷の平衡性が向上する。
好ましくは、上記構成のチャージポンプ回路において、スイッチ１２ａ及び１２ｂを、同じトランジスタサイズ、同じ特性のｐチャネルトランジスタで構成する。このように構成することによって、スイッチ１２ａ及び１２ｂのスイッチングノイズ特性は互いに等しくなる。上述したように、本実施形態に係るチャージポンプ回路では、プッシュ動作はスイッチ１２ａによって制御され、プル動作はスイッチ１２ｂによって制御される。ここで、スイッチ１２ａ及び１２ｂのスイッチングノイズ特性が互いに等しくなることにより、プッシュ動作によりチャージされる電荷とプル動作によりディスチャージされる電荷とが、スイッチングノイズに起因する電荷誤差をも含めて等しくなる。
さらに好ましくは、容量１５及び１６の容量値を等しく設定する。これにより、基準電圧及びグランド電圧の変動に対する耐電源ノイズ特性が向上する。しかし、ＭＯＳ容量はＭＩＭ容量よりも面積効率がよい反面、ゲート−基板間電圧依存性が大きく、印加電圧に応じて容量値が変わり得る。容量１５及び１６の容量値が異なると、これら容量に流れ込むゲートリーク電流もまた異なってしまい、結果として、プッシュ動作及びプル動作に係る電荷の平衡性が劣化してしまう。そこで、図１に示したように、容量１５及び１６のそれぞれの基板側端子を電圧バッファ１７を介して接続することで、両者の印加電圧はほぼ等しくなり、容量値を等しく設定することができる。また、容量１５及び１６のゲートリーク電流もまた互いに等しくなるため、プッシュ動作及びプル動作に係る電荷の平衡性を向上することができる。以下、本実施形態に係るチャージポンプ回路の耐電源ノイズ特性について、従来のチャージポンプ回路と比較しながら説明する。
まず、基準電圧の変動に対する応答について説明する。図６に示した従来のチャージポンプ回路において、基準電圧ＶｒｅｆがΔＶだけ下がると、スイッチ１０１とスイッチ１０３との接続点に寄生する寄生容量（容量値Ｃｐとする）に蓄積された電荷の一部（ΔＶＣｐ）が容量１６（容量値Ｃ２とする）に移動し、出力電圧がＶｏからＶｏｘに変化する。この場合、電荷保存則より次の関係式が成り立つ。
(Vref-Vo)C2+ΔVCp = (Vref-ΔV-Vox)C2
この関係式を展開すると次の解を得る。
Vox = Vo-ΔV-ΔVCp/C2
ここで、容量１６の容量値Ｃ２は寄生容量の容量値Ｃｐよりも十分に大きいため（Ｃ２＞＞Ｃｐ）、上記解の右辺第３項は無視することができる。この結果、次式で表される近似解を得る。
Vox = Vo-ΔV
このように、従来のチャージポンプ回路では、基準電圧の変動がほぼそのまま出力電圧の変動となって現れてしまう。すなわち、グランド電圧Ｖｓｓと出力電圧Ｖｏとの電圧差Ｖｏ−Ｖｓｓは、基準電圧が変動すると、それに応じて変化してしまうこととなる。このことから、従来のチャージポンプ回路は、基準電圧の変動、すなわち、基準電圧に加わるノイズに弱いと言える。
(Vref-Vo)C2+ΔVCp = (Vref-ΔV-Vox)C2
この関係式を展開すると次の解を得る。
Vox = Vo-ΔV-ΔVCp/C2
ここで、容量１６の容量値Ｃ２は寄生容量の容量値Ｃｐよりも十分に大きいため（Ｃ２＞＞Ｃｐ）、上記解の右辺第３項は無視することができる。この結果、次式で表される近似解を得る。
Vox = Vo-ΔV
このように、従来のチャージポンプ回路では、基準電圧の変動がほぼそのまま出力電圧の変動となって現れてしまう。すなわち、グランド電圧Ｖｓｓと出力電圧Ｖｏとの電圧差Ｖｏ−Ｖｓｓは、基準電圧が変動すると、それに応じて変化してしまうこととなる。このことから、従来のチャージポンプ回路は、基準電圧の変動、すなわち、基準電圧に加わるノイズに弱いと言える。
一方、本実施形態に係るチャージポンプ回路では、基準電圧ＶｒｅｆがΔＶだけ下がると、上記と同様に、スイッチ１１ａとトランジスタ１３１ａとの接続点に寄生する寄生容量（容量値Ｃｐとする）に蓄積された電荷の一部（ΔＶＣｐ）が容量１６（容量値Ｃ２とする）に移動する。さらに、特筆すべきは、演算増幅器１３２に与えられた基準電圧ＶｒｅｆもまたΔＶだけ下がるため、容量１５（容量値Ｃ１とする）に蓄積された電荷の一部（ΔＶＣ１）がトランジスタ１３１ｂを通じてグランドに流れ込み、これに応じて、トランジスタ１３１ａは外部、すなわち、容量１６から同じ量の電荷（ΔＶＣ１）を引き込む。この結果、チャージポンプ回路の出力電圧がＶｏからＶｏｘに変化したとする。この場合、電荷保存則により次の関係式が成り立つ。
(Vref-Vo)C2+ΔVCp-ΔVC1 = (Vref-ΔV-Vox)C2
この関係式を展開すると次の解を得る。
Vox = Vo+ΔV(C1-C2-Cp)/C2
ここで、容量１５の容量値Ｃ１及び容量１６の容量値Ｃ２は、いずれも寄生容量の容量値Ｃｐよりも十分に大きいため（Ｃ１＞＞Ｃｐ、Ｃ２＞＞Ｃｐ）、上記解の右辺第２項は無視することができる。また、容量１５及び１６の容量値を等しいことを（Ｃ１＝Ｃ２）仮定すると、次式で表される近似解を得る。
Vox = Vo
このように、本実施形態に係るチャージポンプ回路では、容量１５及び１６の容量値を等しく設定することによって、基準電圧に変動が生じても、出力電圧は変化しないことがわかる。すなわち、グランド電圧Ｖｓｓと出力電圧Ｖｏとの電圧差Ｖｏ−Ｖｓｓは、基準電圧が変動しても変化しない。このことから、本実施形態に係るチャージポンプ回路は、基準電圧の変動、すなわち、基準電圧のノイズに強いことがわかる。
(Vref-Vo)C2+ΔVCp-ΔVC1 = (Vref-ΔV-Vox)C2
この関係式を展開すると次の解を得る。
Vox = Vo+ΔV(C1-C2-Cp)/C2
ここで、容量１５の容量値Ｃ１及び容量１６の容量値Ｃ２は、いずれも寄生容量の容量値Ｃｐよりも十分に大きいため（Ｃ１＞＞Ｃｐ、Ｃ２＞＞Ｃｐ）、上記解の右辺第２項は無視することができる。また、容量１５及び１６の容量値を等しいことを（Ｃ１＝Ｃ２）仮定すると、次式で表される近似解を得る。
Vox = Vo
このように、本実施形態に係るチャージポンプ回路では、容量１５及び１６の容量値を等しく設定することによって、基準電圧に変動が生じても、出力電圧は変化しないことがわかる。すなわち、グランド電圧Ｖｓｓと出力電圧Ｖｏとの電圧差Ｖｏ−Ｖｓｓは、基準電圧が変動しても変化しない。このことから、本実施形態に係るチャージポンプ回路は、基準電圧の変動、すなわち、基準電圧のノイズに強いことがわかる。
次に、グランド電圧の変動に対する応答について説明する。図６に示した従来のチャージポンプ回路において、グランド電圧ＶｓｓがΔＶだけ上がると、スイッチ１０１とスイッチ１０３との接続点に寄生する寄生容量（容量値Ｃｐとする）に蓄積された電荷の一部（ΔＶＣｐ）が容量１６（容量値Ｃ２とする）に移動し、出力電圧がＶｏからＶｏｘに変化する。この場合、電荷保存則より次の関係式が成り立つ。
(Vref-Vo)C2+ΔVCp = (Vref-Vox)C2
この関係式を展開すると次の解を得る。
Vox = Vo-ΔVCp/C2
ここで、容量１６の容量値Ｃ２は寄生容量の容量値Ｃｐよりも十分に大きいため（Ｃ２＞＞Ｃｐ）、上記解の右辺第２項は無視することができる。この結果、次式で表される近似解を得る。
Vox = Vo
このように、従来のチャージポンプ回路では、グランド電圧が変動しても、それによって出力電圧は変動することがない。すなわち、グランド電圧Ｖｓｓと出力電圧Ｖｏとの電圧差Ｖｏ−Ｖｓｓは、グランド電圧が変動すると、それに応じて変化してしまうこととなる。このことから、従来のチャージポンプ回路は、グランド電圧の変動、すなわち、グランド電圧に加わるノイズに弱いと言える。
(Vref-Vo)C2+ΔVCp = (Vref-Vox)C2
この関係式を展開すると次の解を得る。
Vox = Vo-ΔVCp/C2
ここで、容量１６の容量値Ｃ２は寄生容量の容量値Ｃｐよりも十分に大きいため（Ｃ２＞＞Ｃｐ）、上記解の右辺第２項は無視することができる。この結果、次式で表される近似解を得る。
Vox = Vo
このように、従来のチャージポンプ回路では、グランド電圧が変動しても、それによって出力電圧は変動することがない。すなわち、グランド電圧Ｖｓｓと出力電圧Ｖｏとの電圧差Ｖｏ−Ｖｓｓは、グランド電圧が変動すると、それに応じて変化してしまうこととなる。このことから、従来のチャージポンプ回路は、グランド電圧の変動、すなわち、グランド電圧に加わるノイズに弱いと言える。
一方、本実施形態に係るチャージポンプ回路では、グランド電圧ＶｓｓがΔＶだけ上がると、上記と同様に、スイッチ１１ａとトランジスタ１３１ａとの接続点に寄生する寄生容量（容量値Ｃｐとする）に蓄積された電荷の一部（ΔＶＣｐ）が容量１６（容量値Ｃ２とする）に移動する。さらに、特筆すべきは、カレントミラー回路１３に与えられたグランド電圧ＶｓｓもまたΔＶだけ上がるため、容量１５（容量値Ｃ１とする）に蓄積された電荷の一部（ΔＶＣ１）がトランジスタ１３１ｂを通じてグランドに流れ込み、これに応じて、トランジスタ１３１ａは外部、すなわち、容量１６から同じ量の電荷（ΔＶＣ１）を引き込む。この結果、チャージポンプ回路の出力電圧がＶｏからＶｏｘに変化したとする。この場合、電荷保存則により次の関係式が成り立つ。
(Vref-Vo)C2+ΔVCp-ΔVC1 = (Vref-Vox)C2
この関係式を展開すると次の解を得る。
Vox = Vo+ΔV(C1-Cp)/C2
ここで、容量１５の容量値Ｃ１及び容量１６の容量値Ｃ２は、いずれも寄生容量の容量値Ｃｐよりも十分に大きいため（Ｃ１＞＞Ｃｐ、Ｃ２＞＞Ｃｐ）、上記解の右辺第２項はΔＶに置き換えることができる。また、容量１５及び１６の容量値を等しいこと（Ｃ１＝Ｃ２）を仮定すると、次式で表される近似解を得る。
Vox = Vo+ΔV
このように、本実施形態に係るチャージポンプ回路では、容量１５及び１６の容量値を等しく設定することによって、グランド電圧の変動がほぼそのまま出力電圧の変動となって現れる。すなわち、グランド電圧Ｖｓｓが変動すると出力電圧Ｖｏもまた同じく量だけ変動するため、結果として、グランド電圧Ｖｓｓと出力電圧Ｖｏとの電圧差Ｖｏ−Ｖｓｓは一定に保たれる。このことから、本実施形態に係るチャージポンプ回路は、グランド電圧の変動、すなわち、グランド電圧のノイズに強いことがわかる。
(Vref-Vo)C2+ΔVCp-ΔVC1 = (Vref-Vox)C2
この関係式を展開すると次の解を得る。
Vox = Vo+ΔV(C1-Cp)/C2
ここで、容量１５の容量値Ｃ１及び容量１６の容量値Ｃ２は、いずれも寄生容量の容量値Ｃｐよりも十分に大きいため（Ｃ１＞＞Ｃｐ、Ｃ２＞＞Ｃｐ）、上記解の右辺第２項はΔＶに置き換えることができる。また、容量１５及び１６の容量値を等しいこと（Ｃ１＝Ｃ２）を仮定すると、次式で表される近似解を得る。
Vox = Vo+ΔV
このように、本実施形態に係るチャージポンプ回路では、容量１５及び１６の容量値を等しく設定することによって、グランド電圧の変動がほぼそのまま出力電圧の変動となって現れる。すなわち、グランド電圧Ｖｓｓが変動すると出力電圧Ｖｏもまた同じく量だけ変動するため、結果として、グランド電圧Ｖｓｓと出力電圧Ｖｏとの電圧差Ｖｏ−Ｖｓｓは一定に保たれる。このことから、本実施形態に係るチャージポンプ回路は、グランド電圧の変動、すなわち、グランド電圧のノイズに強いことがわかる。
なお、上記説明において、容量１５の容量値Ｃ１と容量１６の容量値Ｃ２との容量値が等しいこと（Ｃ１＝Ｃ２）を仮定したが、まったく等しくすることを意図するものではない。これら容量値をほぼ等しくすることによって、耐ノイズ特性の向上の効果は十分に奏される。
以上、本実施形態によると、プッシュ動作によりチャージされる電荷とプル動作によりディスチャージされる電荷とが、フィードスルーノイズ及びインジェクションノイズなどのスイッチングノイズ、並びに、ＧＩＤＬ（Gate Induced Drainbarrier Lowering）、ＤＩＢＬ（Drain Induced Barrier Lowering）及びゲートリークなどのスイッチ部分のリークによる電荷誤差をも含めて等しくできる。すなわち、本実施形態に係るチャージポンプ回路では、これらノイズやリークは、プッシュ動作及びプル動作のそれぞれの動作によりチャージ及びディスチャージされる電荷の平衡に特に悪影響を及ぼすことがないため、実質的にキャンセルされたに等しい。また、本実施形態に係るチャージポンプ回路は、基準電圧及びグランド電圧の変動に対して強く、耐ノイズ特性に優れている。
さらに、従来のチャージポンプ回路では、直列に接続された異なるチャネルタイプの二つのトランジスタを相補的にスイッチング制御する構成となっており（図６参照）、各トランジスタの制御信号の振幅を考慮して電源電圧を比較的高く設定する必要があるのに対して、本実施形態に係るチャージポンプ回路では、スイッチング制御すべき二つのトランジスタが同じチャネルタイプであるため、電源電圧を低くすることができる。すなわち、本実施形態に係るチャージポンプ回路は低電圧で動作可能であり、消費電力が比較的少ない。
また、本実施形態に係るチャージポンプ回路では、容量１５及び１６としてＭＯＳ容量を用いるため、回路規模を小さくすることができ、特に、ＭＩＭ容量の使用が不可能なプロセスには有効である。
本実施形態に係るチャージポンプ回路では、プッシュ動作及びプル動作に係る電荷の平衡性は、電流源１１ａ及び１１ｂの電流の比精度、及びカレントミラー回路１３のミラー比精度に左右される。しかし、これら比精度は、トランジスタサイズを大きくすることなどによって向上させることができるため、電荷の平衡性の確保は比較的容易である。
（第２の実施形態）
図２は、第２の実施形態に係るチャージポンプ回路の構成を示す。本実施形態に係るチャージポンプ回路は、図１に示したチャージポンプ回路から電圧バッファ１７を省略し、代わりに電圧セレクタ１８を備えた構成をしている。以下、第１の実施形態と異なる点についてのみ説明する。
図２は、第２の実施形態に係るチャージポンプ回路の構成を示す。本実施形態に係るチャージポンプ回路は、図１に示したチャージポンプ回路から電圧バッファ１７を省略し、代わりに電圧セレクタ１８を備えた構成をしている。以下、第１の実施形態と異なる点についてのみ説明する。
ＭＯＳ容量である容量１５の基板側端子は電圧セレクタ１８に接続されている。電圧セレクタ１８は、与えられた信号ＳＥＬに基づいて、Ｖ１〜Ｖｎまでの互いに異なるｎ個の電圧のいずれか一つを選択し、容量１５の基板側端子に供給する。特に、本実施形態に係るチャージポンプ回路をＰＬＬ回路において用いる場合、所望の出力周波数からチャージポンプ回路の出力電圧Ｖｏの設定すべき値が求まるため、ＰＬＬ回路の出力周波数の切り替えに応じて、その設定すべき出力電圧Ｖｏを容量１５の基板側端子に供給することで、容量１５及び１６の容量値を等しくすることができる。具体的には、ＰＬＬ回路の出力周波数が信号ＳＥＬによってｎ段階に切り替わるとして、各出力周波数のときに設定すべき出力電圧Ｖｏに相当する電圧Ｖ１〜Ｖｎをあらかじめ用意しておき、電圧セレクタ１８は、信号ＳＥＬに基づいて電圧Ｖ１〜Ｖｎの中からそのときの出力周波数に対応したものを選択する。
以上、本実施形態によると、容量１５及び１６としてＭＯＳ容量を用いながらも両者の基板側端子の電圧を一致させるための電圧バッファを設けなくてよいため、回路規模をより小さくすることができる。また、プッシュ動作及びプル動作に係る電荷の平衡性も十分に高く保つことができる。
（第３の実施形態）
図１に示したチャージポンプ回路において、電流源１１ａの出力電圧は、スイッチ１２ａがオフ状態のときには電源電圧近傍となっている。そして、スイッチ１２ａがターンオンすると、電流源１１ａの出力電圧、すなわち、スイッチ１２ａの出力電圧は、時間をかけて基準電圧Ｖｒｅｆ近傍の定常値に収束する。このように、スイッチ１２ａの出力電圧の収束に時間がかかることは、チャージポンプ回路の高速化の阻害要因となる。また、スイッチ１２ａがターンオンした瞬間にスイッチ１２ａの出力電流にオーバーシュートが発生し、これがノイズ電流となる。チャージポンプ回路の動作周波数が十分に低ければ、オーバーシュートによるノイズ電流は特に問題とはならないが、動作周波数が高くなるにつれ、出力電流に占めるノイズ電流の割合が大きくなる。これはプッシュ動作及びプル動作に係る電荷の平衡性確保の阻害要因となる。これらの事柄は、電流源１１ｂ及びスイッチ１２ｂについても同様である。
図１に示したチャージポンプ回路において、電流源１１ａの出力電圧は、スイッチ１２ａがオフ状態のときには電源電圧近傍となっている。そして、スイッチ１２ａがターンオンすると、電流源１１ａの出力電圧、すなわち、スイッチ１２ａの出力電圧は、時間をかけて基準電圧Ｖｒｅｆ近傍の定常値に収束する。このように、スイッチ１２ａの出力電圧の収束に時間がかかることは、チャージポンプ回路の高速化の阻害要因となる。また、スイッチ１２ａがターンオンした瞬間にスイッチ１２ａの出力電流にオーバーシュートが発生し、これがノイズ電流となる。チャージポンプ回路の動作周波数が十分に低ければ、オーバーシュートによるノイズ電流は特に問題とはならないが、動作周波数が高くなるにつれ、出力電流に占めるノイズ電流の割合が大きくなる。これはプッシュ動作及びプル動作に係る電荷の平衡性確保の阻害要因となる。これらの事柄は、電流源１１ｂ及びスイッチ１２ｂについても同様である。
上記の出力電圧の収束時間及び出力電圧のオーバーシュートは、配線抵抗や電流源１１ａ及び１１ｂ、及びスイッチ１２ａ及び１２ｂにおける寄生容量などに左右される。特に、寄生容量は素子ばらつきが大きいため、スイッチ１２ａ及び１２ｂのそれぞれの出力電流におけるオーバーシュートはその大きさが一致せず、プッシュ動作及びプル動作の電荷の平衡性を高精度に保つことが困難となる。
図３は、第３の実施形態に係るチャージポンプ回路の構成を示す。本実施形態に係るチャージポンプ回路は上記の諸問題を解消するような構成となっている。具体的には、本実施形態に係るチャージポンプ回路は、図１に示したチャージポンプ回路におけるスイッチ１２ａ及び１２ｂのそれぞれに並列にスイッチ１２ｃ及び１２ｄを設けた構成をしている。なお、図１に示したチャージポンプ回路において、容量１５及び１６をＭＯＳ容量以外、例えば、ＭＩＭ容量で実現した場合、特に電圧バッファ１７を設けなくてもよいため、本実施形態に係るチャージポンプ回路ではこれを省略している。以下、第１の実施形態と異なる点についてのみ説明する。
スイッチ１２ｃは、スイッチ１２ａと同じくｐチャネルトランジスタで構成され、その一端は電流源１１ａの出力側に接続され、他端は電圧源１９に接続されている。なお、電圧源１９は、基準電圧Ｖｒｅｆを供給するものである。スイッチ１２ｃは、信号ＵＰの反転（信号／ＵＰ）によって制御される。すなわち、スイッチ１２ｃとスイッチ１２ａとは交互にオン状態になる。具体的には、スイッチ１２ｃは、信号／ＵＰが活性化したときにターンオンし、電流源１１ａを電圧源１９に接続する。一方、信号／ＵＰが非活性化したとき、スイッチ１２ｃはターンオフし、電流源１１ａを電圧源１９から切り離す。
スイッチ１２ｄは、スイッチ１２ｂと同じくｐチャネルトランジスタで構成され、その一端は電流源１１ｂの出力側に接続され、他端は電圧源１９に接続されている。スイッチ１２ｄは、信号ＤＮの反転（信号／ＤＮ）によって制御される。すなわち、スイッチ１２ｂとスイッチ１２ｄとは交互にオン状態になる。スイッチ１２ｄは、具体的に、信号／ＤＮが活性化したときにターンオンし、電流源１１ｂを電流源１９に接続する。一方、信号／ＤＮが非活性化したとき、スイッチ１２ｄはターンオフし、電流源１１ｂを電流源１９から切り離す。
以上、本実施形態によると、電流源１１ａ及び１１ｂは常に電流を供給するようになり、その出力電圧は定常値である基準電圧Ｖｒｅｆの近傍でほぼ一定となる。これにより、スイッチ１２ａ及び１２ｂがターンオンしてからそれぞれの出力電圧及び出力電流が素早く定常値に収束するため、チャージポンプ回路の高速化が可能となる。また、ノイズ電流の要因となるスイッチ１２ａ及び１２ｂの出力電流におけるオーバーシュートが低減するため、高速動作時のプッシュ動作及びプル動作に係る電荷の平衡性を十分に高精度に保つことができる。
好ましくは、スイッチ１２ｃ及び１２ｄを、それぞれ、スイッチ１２ａ及び１２ｂと同じトランジスタサイズ、同じ特性のｐチャネルトランジスタで構成する。このように構成することによって、スイッチ１２ｃ及び１２ｄのそれぞれが発するフィードスルーノイズと、スイッチ１２ａ及び１２ｂのそれぞれが発するフィードスルーノイズとを相殺することができ、出力電流の精度が向上する。
なお、スイッチ１２ｃ及び１２ｄのそれぞれの出力電圧の収束時間の制約が緩やかな場合には、必ずしもスイッチ１２ｃ及び１２ｄに同じ電圧を供給しなくてもよい。この場合、図４に示したように、スイッチ１２ｃ及び１２ｄにそれぞれ異なる基準電圧Ｖｒｅｆ１及びＶｒｅｆ２を与えるようにしてもよい。
（第４の実施形態）
一般的なチャージポンプ回路の場合、プッシュ動作及びプル動作のそれぞれに係る電流の大きさ比は１：１であるが、アプリケーションによってはｎ：ｍ（ｎ及びｍは互いに異なる自然数である）が求められることがある。例えば、特願２００５−２６４１３１に開示された発明に係るＤＬＬ回路では、２：１あるいは３：１の電流比を実現するチャージポンプ回路が求められる。
一般的なチャージポンプ回路の場合、プッシュ動作及びプル動作のそれぞれに係る電流の大きさ比は１：１であるが、アプリケーションによってはｎ：ｍ（ｎ及びｍは互いに異なる自然数である）が求められることがある。例えば、特願２００５−２６４１３１に開示された発明に係るＤＬＬ回路では、２：１あるいは３：１の電流比を実現するチャージポンプ回路が求められる。
図５は、第４の実施形態に係るチャージポンプ回路の構成を示す。本実施形態に係るチャージポンプ回路は上記の問題を解消するような構成となっている。具体的には、本実施形態に係るチャージポンプ回路は、図１に示したチャージポンプ回路における電流源１１ａ及びスイッチ１２ａからなる部分をｎ個、及び電流源１１ｂ及びスイッチ１２ｂからなる部分をｍ個、それぞれ備えた構成をしている。電流源１１ａ１〜１１ａｎ及び１１ｂ１〜１１ｂｍはいずれも同じ特性の電流源である。また、スイッチ１２ａ１〜１２ａｎ及び１２ｂ１〜１２ｂｍはいずれも同じ特性のスイッチである。なお、本実施形態に係るチャージポンプ回路では図１に示したチャージポンプ回路における電圧バッファ１７を省略している。以下、第１の実施形態と異なる点についてのみ説明する。
スイッチ１２ａ１〜１２ａｎはいずれも信号ＵＰが活性化したときにターンオンし、それぞれ、電流源１１ａ１〜１１ａｎからの電流を容量１６に供給する。一方、信号ＵＰが非活性化したとき、スイッチ１２ａ１〜１２ａｎはいずれもターンオフし、容量１６への電流供給動作を停止する。スイッチ１２ｂ１〜１２ｂｍはいずれも信号ＤＮが活性化したときにターンオンし、それぞれ、電流源１１ｂ１〜１１ｂｍから供給される電流をカレントミラー回路１３に入力する。一方、信号ＤＮが非活性化したとき、スイッチ１２ｂ１〜１２ｂｍはいずれもターンオフし、カレントミラー回路１３への電流入力を停止する。
以上、本実施形態によると、プッシュ動作及びプル動作のそれぞれに係る電流の大きさ比をｎ：ｍにすることができる。特に、同じ特性の電流源及びスイッチからなる部分を複数備えることにより、各スイッチのスイッチングノイズまで含めて、プッシュ動作及びプル動作に係る電荷を正確にｎ：ｍにすることができる。
なお、図１に示したチャージポンプ回路において、電流源１１ａ及び１１ｂの電流比を所望比にしてもよい。この場合、図５に示したチャージポンプ回路と比べて、スイッチングノイズの不均一性やカレントミラー比誤差などにより精度は落ちるものの、回路規模が小さくなるといった利点がある。また、プッシュ動作及びプル動作のそれぞれに係る電流の大きさ比を整数比以外に設定できるといった利点がある。
以上の説明では、スイッチ１２ａ及び１２ｂあるいはスイッチ１２ｃ及び１２ｄはｐチャネルトランジスタで構成されるとしたが、本発明はこれに限定されるものではない。信号ＵＰ及びＤＮによってｎチャネルトランジスタで構成されたスイッチのスイッチング動作を制御するようにしてもよい。この場合、カレントミラー回路はｐチャネルトランジスタで構成されることは言うまでもない。このように、スイッチ及びカレントミラー回路を構成するトランジスタの極性を変更した場合であっても、本発明が奏する効果は何ら損なわれるものでない。
本発明に係るチャージポンプ回路は、プッシュ動作によりチャージされる電荷とプル動作によりディスチャージされる電荷とを平衡若しくは所定比に保つことができるため、このような平衡性が特に要求されるＰＬＬ回路やＤＬＬ回路におけるチャージポンプ回路として有用である。
１２ａ スイッチ（第１のスイッチ）
１２ｂ スイッチ（第２のスイッチ）
１２ｃ スイッチ（第３のスイッチ）
１２ｄ スイッチ（第４のスイッチ）
１３ カレントミラー回路
１５ 容量（第２のＭＯＳ容量）
１６ 容量（第１のＭＯＳ容量）
１７ 電圧バッファ
１８ 電圧セレクタ
１２ｂ スイッチ（第２のスイッチ）
１２ｃ スイッチ（第３のスイッチ）
１２ｄ スイッチ（第４のスイッチ）
１３ カレントミラー回路
１５ 容量（第２のＭＯＳ容量）
１６ 容量（第１のＭＯＳ容量）
１７ 電圧バッファ
１８ 電圧セレクタ
Claims (6)
- 第１及び第２の制御信号に基づいてプッシュプル動作を行うチャージポンプ回路であって、
前記第１の制御信号に基づいて、プッシュ動作及びプル動作のいずれか一方を制御する第１のスイッチと、
前記第１のスイッチとは異極性のトランジスタで構成されたカレントミラー回路と、
前記第１のスイッチを構成するトランジスタと同じ特性のトランジスタで構成され、前記第２の制御信号に基づいて、前記カレントミラー回路への電流入力を制御する第２のスイッチと、
一端が前記カレントミラー回路の入力側に接続された第１のＭＯＳ容量と、
一端にプッシュプル動作に係る電流を受ける第２のＭＯＳ容量と、
入力端が前記第２のＭＯＳ容量の他端に接続されるとともに出力端が前記第１のＭＯＳ容量の他端に接続された電圧バッファとを備え、
前記カレントミラー回路の出力電流によって、プッシュ動作及びプル動作の他方を行うことを特徴とするチャージポンプ回路。 - 第１及び第２の制御信号に基づいてプッシュプル動作を行うチャージポンプ回路であって、
前記第１の制御信号に基づいて、プッシュ動作及びプル動作のいずれか一方を制御する第１のスイッチと、
前記第１のスイッチとは異極性のトランジスタで構成されたカレントミラー回路と、
前記第１のスイッチを構成するトランジスタと同じ特性のトランジスタで構成され、前記第２の制御信号に基づいて、前記カレントミラー回路への電流入力を制御する第２のスイッチと、
与えられた信号に基づいて、複数の電圧のいずれか一つを選択的に供給する電圧セレクタと、
一端が前記カレントミラー回路の入力側に接続されるとともに他端が前記電圧セレクタに接続された第１のＭＯＳ容量と、
前記第１のＭＯＳ容量と同じ容量値を持ち、プッシュプル動作に係る電流を受ける第２のＭＯＳ容量とを備え、
前記カレントミラー回路の出力電流によって、プッシュ動作及びプル動作の他方を行うことを特徴とするチャージポンプ回路。 - 第１及び第２の制御信号に基づいてプッシュプル動作を行うチャージポンプ回路であって、
前記第１の制御信号に基づいて、プッシュ動作及びプル動作のいずれか一方を制御する第１のスイッチと、
前記第１のスイッチとは異極性のトランジスタで構成されたカレントミラー回路と、
前記第１のスイッチを構成するトランジスタと同じ特性のトランジスタで構成され、前記第２の制御信号に基づいて、前記カレントミラー回路への電流入力を制御する第２のスイッチと、
一端が前記カレントミラー回路の入力側に接続されるとともに他端が所定の電圧源に接続された第１の容量と、
プッシュプル動作に係る電流を受ける第２の容量とを備え、
前記第１のスイッチに供給される電流の大きさと前記第２のスイッチに供給される電流の大きさとの比率はｎ：ｍ（ｎ及びｍは互いに異なる正数）であり、
前記カレントミラー回路の出力電流によって、プッシュ動作及びプル動作の他方を行うことを特徴とするチャージポンプ回路。 - 第１及び第２の制御信号に基づいてプッシュプル動作を行うチャージポンプ回路であって、
所定の電流を供給するｎ（ｎは自然数）個の電流源にそれぞれ接続され、前記第１の制御信号に基づいて、プッシュ動作及びプル動作のいずれか一方を制御するｎ個の第１のスイッチと、
前記第１のスイッチとは異極性のトランジスタで構成されたカレントミラー回路と、
前記第１のスイッチを構成するトランジスタと同じ特性のトランジスタで構成され、所定の電流を供給するｍ（ｍはｎとは異なる自然数）個の電流源にそれぞれ接続され、前記第２の制御信号に基づいて、前記カレントミラー回路への電流入力を制御するｍ個の第２のスイッチと、
一端が前記カレントミラー回路の入力側に接続されるとともに他端が所定の電圧源に接続された第１の容量と、
プッシュプル動作に係る電流を受ける第２の容量とを備え、
前記カレントミラー回路の出力電流によって、プッシュ動作及びプル動作の他方を行うことを特徴とするチャージポンプ回路。 - 第１及び第２の制御信号に基づいてプッシュプル動作を行うチャージポンプ回路であって、
前記第１の制御信号に基づいて、プッシュ動作及びプル動作のいずれか一方を制御する第１のスイッチと、
前記第１のスイッチとは異極性のトランジスタで構成されたカレントミラー回路と、
前記第１のスイッチを構成するトランジスタと同じ特性のトランジスタで構成され、前記第２の制御信号に基づいて、前記カレントミラー回路への電流入力を制御する第２のスイッチと、
前記第１のスイッチを構成するトランジスタと同じ特性のトランジスタで構成され、一端が前記第１のスイッチに電流を供給する電流源に接続されるとともに他端に所定の電圧が供給され、前記第１の制御信号の反転に基づいて、開閉動作をする第３のスイッチと、
前記第１のスイッチを構成するトランジスタと同じ特性のトランジスタで構成され、一端が前記第２のスイッチに電流を供給する電流源に接続されるとともに他端に所定の電圧が供給され、前記第２の制御信号の反転に基づいて、開閉動作をする第４のスイッチと、
一端が前記カレントミラー回路の入力側に接続されるとともに他端が所定の電圧源に接続された第１の容量と、
プッシュプル動作に係る電流を受ける第２の容量とを備え、
前記カレントミラー回路の出力電流によって、プッシュ動作及びプル動作の他方を行うことを特徴とするチャージポンプ回路。 - 請求項５に記載のチャージポンプ回路において、
前記第３のスイッチの他端及び前記第４のスイッチの他端には、共通の電圧が供給されている
ことを特徴とするチャージポンプ回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006020991A JP4504930B2 (ja) | 2006-01-30 | 2006-01-30 | チャージポンプ回路 |
| KR1020060119509A KR20070078781A (ko) | 2006-01-30 | 2006-11-30 | 충전펌프회로 |
| US11/637,687 US7453313B2 (en) | 2006-01-30 | 2006-12-13 | Charge pumping circuit |
| TW096103132A TW200737734A (en) | 2006-01-30 | 2007-01-29 | Charge pumping circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006020991A JP4504930B2 (ja) | 2006-01-30 | 2006-01-30 | チャージポンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007202057A JP2007202057A (ja) | 2007-08-09 |
| JP4504930B2 true JP4504930B2 (ja) | 2010-07-14 |
Family
ID=38333861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006020991A Expired - Fee Related JP4504930B2 (ja) | 2006-01-30 | 2006-01-30 | チャージポンプ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7453313B2 (ja) |
| JP (1) | JP4504930B2 (ja) |
| KR (1) | KR20070078781A (ja) |
| TW (1) | TW200737734A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7822081B2 (en) | 2002-06-06 | 2010-10-26 | Alfa Exx Ab | Resonator |
| US9742148B2 (en) | 2011-05-17 | 2017-08-22 | Redshift Bioanalytics, Inc. | Thermo-optically tunable laser system |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0804340D0 (en) * | 2008-03-07 | 2008-04-16 | Cambridge Silicon Radio Ltd | Charge pump for a phase-locked loop |
| CN103780080A (zh) * | 2012-10-26 | 2014-05-07 | 晨星软件研发(深圳)有限公司 | 充放电电路以及使用此充放电电路的锁相回路电路 |
| US11044115B1 (en) * | 2019-12-20 | 2021-06-22 | Motorola Solutions, Inc. | System, method, and apparatus providing isolation for a high-speed communication interface with optimized signal integrity |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09298462A (ja) * | 1996-04-30 | 1997-11-18 | Sony Corp | Ｐｌｌ回路 |
| JPH10209858A (ja) * | 1997-01-16 | 1998-08-07 | Fujitsu Ltd | チャージポンプ回路 |
| JPH10322213A (ja) * | 1997-05-20 | 1998-12-04 | Fujitsu Ltd | 電流スイッチ回路及びそれを利用したｐｌｌ回路 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5727037A (en) | 1996-01-26 | 1998-03-10 | Silicon Graphics, Inc. | System and method to reduce phase offset and phase jitter in phase-locked and delay-locked loops using self-biased circuits |
| US5831484A (en) * | 1997-03-18 | 1998-11-03 | International Business Machines Corporation | Differential charge pump for phase locked loop circuits |
| JP4000215B2 (ja) * | 1998-03-24 | 2007-10-31 | 株式会社ルネサステクノロジ | 充放電電流発生回路、チャージポンプ回路、ｐｌｌ回路およびパルス幅変調回路 |
| KR100301043B1 (ko) | 1998-08-08 | 2001-09-06 | 윤종용 | 지연동기루프의위상비교기및지연동기방법 |
| JP3237645B2 (ja) * | 1999-02-26 | 2001-12-10 | 日本電気株式会社 | 位相差‐電流変換回路 |
| US6928128B1 (en) * | 1999-05-03 | 2005-08-09 | Rambus Inc. | Clock alignment circuit having a self regulating voltage supply |
| US6472914B2 (en) * | 2000-01-21 | 2002-10-29 | Texas Instruments Incorporated | Process independent ultralow charge pump |
| KR100374631B1 (ko) * | 2000-06-09 | 2003-03-04 | 삼성전자주식회사 | 전하펌프 회로 |
| US6873214B2 (en) * | 2002-05-03 | 2005-03-29 | Texas Instruments Incorporated | Use of configurable capacitors to tune a self biased phase locked loop |
| US6747506B1 (en) | 2002-12-20 | 2004-06-08 | Intel Corporation | Charge pump architecture |
| KR100574980B1 (ko) * | 2004-04-26 | 2006-05-02 | 삼성전자주식회사 | 빠른 주파수 락을 위한 위상 동기 루프 |
| KR100639677B1 (ko) * | 2004-11-08 | 2006-10-30 | 삼성전자주식회사 | 위상 및 지연 동기 루프와 이를 구비한 반도체 메모리 장치 |
-
2006
- 2006-01-30 JP JP2006020991A patent/JP4504930B2/ja not_active Expired - Fee Related
- 2006-11-30 KR KR1020060119509A patent/KR20070078781A/ko not_active Application Discontinuation
- 2006-12-13 US US11/637,687 patent/US7453313B2/en not_active Expired - Fee Related
-
2007
- 2007-01-29 TW TW096103132A patent/TW200737734A/zh unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09298462A (ja) * | 1996-04-30 | 1997-11-18 | Sony Corp | Ｐｌｌ回路 |
| JPH10209858A (ja) * | 1997-01-16 | 1998-08-07 | Fujitsu Ltd | チャージポンプ回路 |
| JPH10322213A (ja) * | 1997-05-20 | 1998-12-04 | Fujitsu Ltd | 電流スイッチ回路及びそれを利用したｐｌｌ回路 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7822081B2 (en) | 2002-06-06 | 2010-10-26 | Alfa Exx Ab | Resonator |
| US9742148B2 (en) | 2011-05-17 | 2017-08-22 | Redshift Bioanalytics, Inc. | Thermo-optically tunable laser system |
| US10348053B2 (en) | 2011-05-17 | 2019-07-09 | Redshift Bioanalytics, Inc. | Thermo-optically tunable laser system |
| US10720754B2 (en) | 2011-05-17 | 2020-07-21 | Redshift Bioanalytics, Inc. | Thermo-optically tunable laser system |
| US11283236B2 (en) | 2011-05-17 | 2022-03-22 | Redshift Bioanalytics, Inc. | Thermo-optically tunable laser system |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070078781A (ko) | 2007-08-02 |
| US7453313B2 (en) | 2008-11-18 |
| US20070183175A1 (en) | 2007-08-09 |
| TW200737734A (en) | 2007-10-01 |
| JP2007202057A (ja) | 2007-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7304530B2 (en) | Utilization of device types having different threshold voltages | |
| US7199641B2 (en) | Selectably boosted control signal based on supply voltage | |
| EP2385616A2 (en) | Low-noise high efficiency bias generation circuits and method | |
| US9660590B2 (en) | Low-noise high efficiency bias generation circuits and method | |
| US7855538B2 (en) | Method for current sensing in switched DC-to-DC converters | |
| US8098057B2 (en) | Constant voltage circuit including supply unit having plural current sources | |
| KR101805138B1 (ko) | 차지-리사이클링 회로들 | |
| US20060012355A1 (en) | Control circuit for a polarity inverting buck-boost DC-DC converter | |
| US20060125533A1 (en) | Low voltage differential signal driver circuit and method for controlling the same | |
| US7339420B2 (en) | Method of switching PLL characteristics and PLL circuit | |
| US20100182057A1 (en) | Locked loops, bias generators, charge pumps and methods for generating control voltages | |
| US8040168B2 (en) | Charge pump circuit | |
| US20150180483A1 (en) | Oscillator Devices and Methods | |
| JP4504930B2 (ja) | チャージポンプ回路 | |
| US7372319B1 (en) | Constant boosted voltage generator circuit for feedback switches in a switched capacitor circuit | |
| KR101208565B1 (ko) | 높은 개시 이득과 함께 위상 노이즈 및 지터를 줄일 수 있는 전압 제어 발진기 및 그 방법 | |
| US7728651B2 (en) | Drive circuit, voltage conversion device and audio system | |
| JP2009135889A (ja) | 信号形成回路 | |
| CN111224539B (zh) | 电荷泵和用于操作电荷泵的方法 | |
| KR100423011B1 (ko) | 위상 동기 루프용 충전 펌프 회로 | |
| JP2009246606A (ja) | チャージポンプ回路およびｐｌｌ回路 | |
| JP2010231498A (ja) | 定電圧電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100423 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4504930 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |