JP2007202057A - チャージポンプ回路 - Google Patents
チャージポンプ回路 Download PDFInfo
- Publication number
- JP2007202057A JP2007202057A JP2006020991A JP2006020991A JP2007202057A JP 2007202057 A JP2007202057 A JP 2007202057A JP 2006020991 A JP2006020991 A JP 2006020991A JP 2006020991 A JP2006020991 A JP 2006020991A JP 2007202057 A JP2007202057 A JP 2007202057A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- current
- charge pump
- push
- mirror circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 83
- 230000003071 parasitic effect Effects 0.000 description 14
- 239000000243 solution Substances 0.000 description 10
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Amplifiers (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
【解決手段】チャージポンプ回路は、第1の制御信号に基づいてプッシュプル動作の一方を制御する第1のスイッチ(12a)、これとは異極性のトランジスタで構成されたカレントミラー回路(13)、第1のスイッチ(12a)と同じ特性のトランジスタで構成され第2の制御信号に基づいてカレントミラー回路(13)への電流入力を制御する第2のスイッチ(12b)、一端がカレントミラー回路(13)の入力側に接続された第1のMOS容量(15)、一端にプッシュプル動作に係る電流を受ける第2のMOS容量(16)、及び第1及び第2のMOS容量(16、15)に接続された電圧バッファ(17)を備え、カレントミラー回路(13)の出力電流によってプッシュプル動作の他方を行う。
【選択図】図1
Description
図1は、第1の実施形態に係るチャージポンプ回路の構成を示す。本実施形態に係るチャージポンプ回路は、電流源11a及び11b、スイッチ12a及び12b、カレントミラー回路13、及び演算増幅器14、容量15及び16、及び電圧バッファ17を備えている。容量15はMOS容量であり、その一端はカレントミラー回路13の入力側に接続され、他端は電圧バッファ17の出力端に接続されている。また、容量16はMOS容量であり、その一端は演算増幅器14の反転入力端に接続され、他端は演算増幅器14の出力端及び電圧バッファ17の入力端に接続されている。
(Vref-Vo)C2+ΔVCp = (Vref-ΔV-Vox)C2
この関係式を展開すると次の解を得る。
Vox = Vo-ΔV-ΔVCp/C2
ここで、容量16の容量値C2は寄生容量の容量値Cpよりも十分に大きいため(C2>>Cp)、上記解の右辺第3項は無視することができる。この結果、次式で表される近似解を得る。
Vox = Vo-ΔV
(Vref-Vo)C2+ΔVCp-ΔVC1 = (Vref-ΔV-Vox)C2
この関係式を展開すると次の解を得る。
Vox = Vo+ΔV(C1-C2-Cp)/C2
ここで、容量15の容量値C1及び容量16の容量値C2は、いずれも寄生容量の容量値Cpよりも十分に大きいため(C1>>Cp、C2>>Cp)、上記解の右辺第2項は無視することができる。また、容量15及び16の容量値を等しいことを(C1=C2)仮定すると、次式で表される近似解を得る。
Vox = Vo
(Vref-Vo)C2+ΔVCp = (Vref-Vox)C2
この関係式を展開すると次の解を得る。
Vox = Vo-ΔVCp/C2
ここで、容量16の容量値C2は寄生容量の容量値Cpよりも十分に大きいため(C2>>Cp)、上記解の右辺第2項は無視することができる。この結果、次式で表される近似解を得る。
Vox = Vo
(Vref-Vo)C2+ΔVCp-ΔVC1 = (Vref-Vox)C2
この関係式を展開すると次の解を得る。
Vox = Vo+ΔV(C1-Cp)/C2
ここで、容量15の容量値C1及び容量16の容量値C2は、いずれも寄生容量の容量値Cpよりも十分に大きいため(C1>>Cp、C2>>Cp)、上記解の右辺第2項はΔVに置き換えることができる。また、容量15及び16の容量値を等しいこと(C1=C2)を仮定すると、次式で表される近似解を得る。
Vox = Vo+ΔV
図2は、第2の実施形態に係るチャージポンプ回路の構成を示す。本実施形態に係るチャージポンプ回路は、図1に示したチャージポンプ回路から電圧バッファ17を省略し、代わりに電圧セレクタ18を備えた構成をしている。以下、第1の実施形態と異なる点についてのみ説明する。
図1に示したチャージポンプ回路において、電流源11aの出力電圧は、スイッチ12aがオフ状態のときには電源電圧近傍となっている。そして、スイッチ12aがターンオンすると、電流源11aの出力電圧、すなわち、スイッチ12aの出力電圧は、時間をかけて基準電圧Vref近傍の定常値に収束する。このように、スイッチ12aの出力電圧の収束に時間がかかることは、チャージポンプ回路の高速化の阻害要因となる。また、スイッチ12aがターンオンした瞬間にスイッチ12aの出力電流にオーバーシュートが発生し、これがノイズ電流となる。チャージポンプ回路の動作周波数が十分に低ければ、オーバーシュートによるノイズ電流は特に問題とはならないが、動作周波数が高くなるにつれ、出力電流に占めるノイズ電流の割合が大きくなる。これはプッシュ動作及びプル動作に係る電荷の平衡性確保の阻害要因となる。これらの事柄は、電流源11b及びスイッチ12bについても同様である。
一般的なチャージポンプ回路の場合、プッシュ動作及びプル動作のそれぞれに係る電流の大きさ比は1:1であるが、アプリケーションによってはn:m(n及びmは互いに異なる自然数である)が求められることがある。例えば、特願2005−264131に開示された発明に係るDLL回路では、2:1あるいは3:1の電流比を実現するチャージポンプ回路が求められる。
12b スイッチ(第2のスイッチ)
12c スイッチ(第3のスイッチ)
12d スイッチ(第4のスイッチ)
13 カレントミラー回路
15 容量(第2のMOS容量)
16 容量(第1のMOS容量)
17 電圧バッファ
18 電圧セレクタ
Claims (6)
- 第1及び第2の制御信号に基づいてプッシュプル動作を行うチャージポンプ回路であって、
前記第1の制御信号に基づいて、プッシュ動作及びプル動作のいずれか一方を制御する第1のスイッチと、
前記第1のスイッチとは異極性のトランジスタで構成されたカレントミラー回路と、
前記第1のスイッチを構成するトランジスタと同じ特性のトランジスタで構成され、前記第2の制御信号に基づいて、前記カレントミラー回路への電流入力を制御する第2のスイッチと、
一端が前記カレントミラー回路の入力側に接続された第1のMOS容量と、
一端にプッシュプル動作に係る電流を受ける第2のMOS容量と、
入力端が前記第2のMOS容量の他端に接続されるとともに出力端が前記第1のMOS容量の他端に接続された電圧バッファとを備え、
前記カレントミラー回路の出力電流によって、プッシュ動作及びプル動作の他方を行う
ことを特徴とするチャージポンプ回路。 - 第1及び第2の制御信号に基づいてプッシュプル動作を行うチャージポンプ回路であって、
前記第1の制御信号に基づいて、プッシュ動作及びプル動作のいずれか一方を制御する第1のスイッチと、
前記第1のスイッチとは異極性のトランジスタで構成されたカレントミラー回路と、
前記第1のスイッチを構成するトランジスタと同じ特性のトランジスタで構成され、前記第2の制御信号に基づいて、前記カレントミラー回路への電流入力を制御する第2のスイッチと、
与えられた信号に基づいて、複数の電圧のいずれか一つを選択的に供給する電圧セレクタと、
一端が前記カレントミラー回路の入力側に接続されるとともに他端が前記電圧セレクタに接続された第1のMOS容量と、
前記第1のMOS容量と同じ容量値を持ち、プッシュプル動作に係る電流を受ける第2のMOS容量とを備え、
前記カレントミラー回路の出力電流によって、プッシュ動作及びプル動作の他方を行う
ことを特徴とするチャージポンプ回路。 - 第1及び第2の制御信号に基づいてプッシュプル動作を行うチャージポンプ回路であって、
前記第1の制御信号に基づいて、プッシュ動作及びプル動作のいずれか一方を制御する第1のスイッチと、
前記第1のスイッチとは異極性のトランジスタで構成されたカレントミラー回路と、
前記第1のスイッチを構成するトランジスタと同じ特性のトランジスタで構成され、前記第2の制御信号に基づいて、前記カレントミラー回路への電流入力を制御する第2のスイッチとを備え、
前記第1のスイッチに供給される電流の大きさと前記第2のスイッチに供給される電流の大きさとの比率はn:m(n及びmは互いに異なる正数)であり、
前記カレントミラー回路の出力電流によって、プッシュ動作及びプル動作の他方を行う
ことを特徴とするチャージポンプ回路。 - 第1及び第2の制御信号に基づいてプッシュプル動作を行うチャージポンプ回路であって、
前記第1の制御信号に基づいて、プッシュ動作及びプル動作のいずれか一方を制御するn(nは自然数)個の第1のスイッチと、
前記第1のスイッチとは異極性のトランジスタで構成されたカレントミラー回路と、
前記第1のスイッチを構成するトランジスタと同じ特性のトランジスタで構成され、前記第2の制御信号に基づいて、前記カレントミラー回路への電流入力を制御するm(mはnとは異なる自然数)個の第2のスイッチとを備え、
前記カレントミラー回路の出力電流によって、プッシュ動作及びプル動作の他方を行う
ことを特徴とするチャージポンプ回路。 - 第1及び第2の制御信号に基づいてプッシュプル動作を行うチャージポンプ回路であって、
前記第1の制御信号に基づいて、プッシュ動作及びプル動作のいずれか一方を制御する第1のスイッチと、
前記第1のスイッチとは異極性のトランジスタで構成されたカレントミラー回路と、
前記第1のスイッチを構成するトランジスタと同じ特性のトランジスタで構成され、前記第2の制御信号に基づいて、前記カレントミラー回路への電流入力を制御する第2のスイッチと、
一端が前記第1のスイッチに電流を供給する電流源に接続されるとともに他端に所定の電圧が供給され、前記第1の制御信号の反転に基づいて、開閉動作をする第3のスイッチと、
一端が前記第2のスイッチに電流を供給する電流源に接続されるとともに他端に所定の電圧が供給され、前記第2の制御信号の反転に基づいて、開閉動作をする第4のスイッチとを備え、
前記カレントミラー回路の出力電流によって、プッシュ動作及びプル動作の他方を行う
ことを特徴とするチャージポンプ回路。 - 請求項5に記載のチャージポンプ回路において、
前記第3のスイッチの他端及び前記第4のスイッチの他端には、共通の電圧が供給されている
ことを特徴とするチャージポンプ回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006020991A JP4504930B2 (ja) | 2006-01-30 | 2006-01-30 | チャージポンプ回路 |
KR1020060119509A KR20070078781A (ko) | 2006-01-30 | 2006-11-30 | 충전펌프회로 |
US11/637,687 US7453313B2 (en) | 2006-01-30 | 2006-12-13 | Charge pumping circuit |
TW096103132A TW200737734A (en) | 2006-01-30 | 2007-01-29 | Charge pumping circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006020991A JP4504930B2 (ja) | 2006-01-30 | 2006-01-30 | チャージポンプ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007202057A true JP2007202057A (ja) | 2007-08-09 |
JP4504930B2 JP4504930B2 (ja) | 2010-07-14 |
Family
ID=38333861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006020991A Expired - Fee Related JP4504930B2 (ja) | 2006-01-30 | 2006-01-30 | チャージポンプ回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7453313B2 (ja) |
JP (1) | JP4504930B2 (ja) |
KR (1) | KR20070078781A (ja) |
TW (1) | TW200737734A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE524828C2 (sv) | 2002-06-06 | 2004-10-12 | Alfa Exx Ab | Resonator |
GB0804340D0 (en) * | 2008-03-07 | 2008-04-16 | Cambridge Silicon Radio Ltd | Charge pump for a phase-locked loop |
WO2012158802A1 (en) | 2011-05-17 | 2012-11-22 | Redshift Systems Corporation | Thermo-optically tunable laser system |
CN103780080A (zh) * | 2012-10-26 | 2014-05-07 | 晨星软件研发(深圳)有限公司 | 充放电电路以及使用此充放电电路的锁相回路电路 |
US11044115B1 (en) * | 2019-12-20 | 2021-06-22 | Motorola Solutions, Inc. | System, method, and apparatus providing isolation for a high-speed communication interface with optimized signal integrity |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09298462A (ja) * | 1996-04-30 | 1997-11-18 | Sony Corp | Pll回路 |
JPH10209858A (ja) * | 1997-01-16 | 1998-08-07 | Fujitsu Ltd | チャージポンプ回路 |
JPH10322213A (ja) * | 1997-05-20 | 1998-12-04 | Fujitsu Ltd | 電流スイッチ回路及びそれを利用したpll回路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5727037A (en) | 1996-01-26 | 1998-03-10 | Silicon Graphics, Inc. | System and method to reduce phase offset and phase jitter in phase-locked and delay-locked loops using self-biased circuits |
US5831484A (en) * | 1997-03-18 | 1998-11-03 | International Business Machines Corporation | Differential charge pump for phase locked loop circuits |
JP4000215B2 (ja) * | 1998-03-24 | 2007-10-31 | 株式会社ルネサステクノロジ | 充放電電流発生回路、チャージポンプ回路、pll回路およびパルス幅変調回路 |
KR100301043B1 (ko) | 1998-08-08 | 2001-09-06 | 윤종용 | 지연동기루프의위상비교기및지연동기방법 |
JP3237645B2 (ja) * | 1999-02-26 | 2001-12-10 | 日本電気株式会社 | 位相差‐電流変換回路 |
US6928128B1 (en) * | 1999-05-03 | 2005-08-09 | Rambus Inc. | Clock alignment circuit having a self regulating voltage supply |
US6472914B2 (en) * | 2000-01-21 | 2002-10-29 | Texas Instruments Incorporated | Process independent ultralow charge pump |
KR100374631B1 (ko) * | 2000-06-09 | 2003-03-04 | 삼성전자주식회사 | 전하펌프 회로 |
US6873214B2 (en) * | 2002-05-03 | 2005-03-29 | Texas Instruments Incorporated | Use of configurable capacitors to tune a self biased phase locked loop |
US6747506B1 (en) | 2002-12-20 | 2004-06-08 | Intel Corporation | Charge pump architecture |
KR100574980B1 (ko) * | 2004-04-26 | 2006-05-02 | 삼성전자주식회사 | 빠른 주파수 락을 위한 위상 동기 루프 |
KR100639677B1 (ko) * | 2004-11-08 | 2006-10-30 | 삼성전자주식회사 | 위상 및 지연 동기 루프와 이를 구비한 반도체 메모리 장치 |
-
2006
- 2006-01-30 JP JP2006020991A patent/JP4504930B2/ja not_active Expired - Fee Related
- 2006-11-30 KR KR1020060119509A patent/KR20070078781A/ko not_active Application Discontinuation
- 2006-12-13 US US11/637,687 patent/US7453313B2/en not_active Expired - Fee Related
-
2007
- 2007-01-29 TW TW096103132A patent/TW200737734A/zh unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09298462A (ja) * | 1996-04-30 | 1997-11-18 | Sony Corp | Pll回路 |
JPH10209858A (ja) * | 1997-01-16 | 1998-08-07 | Fujitsu Ltd | チャージポンプ回路 |
JPH10322213A (ja) * | 1997-05-20 | 1998-12-04 | Fujitsu Ltd | 電流スイッチ回路及びそれを利用したpll回路 |
Also Published As
Publication number | Publication date |
---|---|
KR20070078781A (ko) | 2007-08-02 |
US7453313B2 (en) | 2008-11-18 |
US20070183175A1 (en) | 2007-08-09 |
JP4504930B2 (ja) | 2010-07-14 |
TW200737734A (en) | 2007-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7304530B2 (en) | Utilization of device types having different threshold voltages | |
US7199641B2 (en) | Selectably boosted control signal based on supply voltage | |
EP2385616A2 (en) | Low-noise high efficiency bias generation circuits and method | |
KR101805138B1 (ko) | 차지-리사이클링 회로들 | |
US9660590B2 (en) | Low-noise high efficiency bias generation circuits and method | |
US8098057B2 (en) | Constant voltage circuit including supply unit having plural current sources | |
US20100182057A1 (en) | Locked loops, bias generators, charge pumps and methods for generating control voltages | |
CN107342685B (zh) | Dcdc转换器 | |
US9444468B2 (en) | Oscillator devices and methods | |
US8040168B2 (en) | Charge pump circuit | |
JP4504930B2 (ja) | チャージポンプ回路 | |
US7372319B1 (en) | Constant boosted voltage generator circuit for feedback switches in a switched capacitor circuit | |
KR101208565B1 (ko) | 높은 개시 이득과 함께 위상 노이즈 및 지터를 줄일 수 있는 전압 제어 발진기 및 그 방법 | |
US7728651B2 (en) | Drive circuit, voltage conversion device and audio system | |
JP2009135889A (ja) | 信号形成回路 | |
US9407137B2 (en) | Charge pump circuit and PLL circuit | |
US10566898B1 (en) | Negative voltage circuit | |
JP2009246606A (ja) | チャージポンプ回路およびpll回路 | |
CN111224539B (zh) | 电荷泵和用于操作电荷泵的方法 | |
JP2010231498A (ja) | 定電圧電源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100423 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4504930 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |